JPH05324489A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH05324489A JPH05324489A JP12302392A JP12302392A JPH05324489A JP H05324489 A JPH05324489 A JP H05324489A JP 12302392 A JP12302392 A JP 12302392A JP 12302392 A JP12302392 A JP 12302392A JP H05324489 A JPH05324489 A JP H05324489A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- prom
- writing
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
Abstract
(57)【要約】
【目的】 本発明はＥ2 ＰＲＯＭへのデータ書き込み回
数の限度を結果的に引き上げることができる記憶装置を
提供することを目的としている。 【構成】 本発明はデータを書き込む複数の記憶領域に
区分けされたメモリ（Ｅ2 ＰＲＯＭ２に相当）を有する
記憶装置において、前記各記憶領域毎に前記データが正
しく書き込まれたか否かを判定する判定手段（ＣＰＵ１
に相当）と、この判定手段によってデータが正しく書き
込まれていないと判定された記憶領域を抜かして前記デ
ータを各記憶領域に書き込む書込手段（ＣＰＵ１に相
当）とを具備した構成を有する。
数の限度を結果的に引き上げることができる記憶装置を
提供することを目的としている。 【構成】 本発明はデータを書き込む複数の記憶領域に
区分けされたメモリ（Ｅ2 ＰＲＯＭ２に相当）を有する
記憶装置において、前記各記憶領域毎に前記データが正
しく書き込まれたか否かを判定する判定手段（ＣＰＵ１
に相当）と、この判定手段によってデータが正しく書き
込まれていないと判定された記憶領域を抜かして前記デ
ータを各記憶領域に書き込む書込手段（ＣＰＵ１に相
当）とを具備した構成を有する。
Description
【０００１】
【産業上の利用分野】本発明は電気的に消去可能なＲＯ
Ｍ（略称名Ｅ2 ＰＲＯＭ）に対するデータの書込方式に
関する。
Ｍ（略称名Ｅ2 ＰＲＯＭ）に対するデータの書込方式に
関する。
【０００２】
【従来の技術】従来、小型電子機器に使用される記憶素
子として電気的に消去可能なＥ2 ＰＲＯＭ（Ｅｌｅｃｔ
ｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍａ
ｂｌｅＲＯＭ）が用いられることがあった。このような
記憶素子はＳ−ＲＡＭのようにバックアップ電源を用い
ることなく、データを保存できるため、小型の電子機器
等で不揮発性メモリとして使用されることがあった。し
かし、このＥ2 ＰＲＯＭには各アドレス毎にデータを書
き込める回数に限度（１万回程度）があるため、データ
を書き込む頻度が高い機器には前記限度が直ぐにきてし
まうので使用できないという不具合があった。
子として電気的に消去可能なＥ2 ＰＲＯＭ（Ｅｌｅｃｔ
ｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍａ
ｂｌｅＲＯＭ）が用いられることがあった。このような
記憶素子はＳ−ＲＡＭのようにバックアップ電源を用い
ることなく、データを保存できるため、小型の電子機器
等で不揮発性メモリとして使用されることがあった。し
かし、このＥ2 ＰＲＯＭには各アドレス毎にデータを書
き込める回数に限度（１万回程度）があるため、データ
を書き込む頻度が高い機器には前記限度が直ぐにきてし
まうので使用できないという不具合があった。
【０００３】
【発明が解決しようとする課題】上記の如く従来のＥ2
ＰＲＯＭには各アドレス毎に書き込み回数の限度（１万
回程度）があり、データの書き込み頻度が高い機器には
使用できないという不具合があった。
ＰＲＯＭには各アドレス毎に書き込み回数の限度（１万
回程度）があり、データの書き込み頻度が高い機器には
使用できないという不具合があった。
【０００４】そこで本発明は上記の欠点を除去するもの
で、Ｅ2 ＰＲＯＭへのデータ書き込み回数の限度を結果
的に引き上げることができる記憶装置を提供することを
目的としている。
で、Ｅ2 ＰＲＯＭへのデータ書き込み回数の限度を結果
的に引き上げることができる記憶装置を提供することを
目的としている。
【０００５】
【課題を解決するための手段】本発明はデータを書き込
む複数の記憶領域に区分けされたメモリを有する記憶装
置において、前記各記憶領域毎に前記データが正しく書
き込まれたか否かを判定する判定手段と、この判定手段
によってデータが正しく書き込まれていないと判定され
た記憶領域を抜かして前記データを各記憶領域に書き込
む書込手段とを具備した構成を有する。
む複数の記憶領域に区分けされたメモリを有する記憶装
置において、前記各記憶領域毎に前記データが正しく書
き込まれたか否かを判定する判定手段と、この判定手段
によってデータが正しく書き込まれていないと判定され
た記憶領域を抜かして前記データを各記憶領域に書き込
む書込手段とを具備した構成を有する。
【０００６】上記構成とは別の構成として、データを書
き込む複数の記憶領域に区分けされたメモリを有する記
憶装置において、前記各記憶領域毎に前記データが正し
く書き込まれたか否かを判定する判定手段と、この判定
手段によってデータが正しく書き込まれていないと判定
された記憶領域が出ると、前記メモリへのデータの書き
込みを停止する制御手段とを具備した構成を有する。
き込む複数の記憶領域に区分けされたメモリを有する記
憶装置において、前記各記憶領域毎に前記データが正し
く書き込まれたか否かを判定する判定手段と、この判定
手段によってデータが正しく書き込まれていないと判定
された記憶領域が出ると、前記メモリへのデータの書き
込みを停止する制御手段とを具備した構成を有する。
【０００７】
【作用】本発明の記憶装置において、判定手段は各記憶
領域毎にデータが正しく書き込まれたか否かを判定す
る。書込手段は前記判定手段によってデータが正しく書
き込まれていないと判定された記憶領域を抜かして前記
データを各記憶領域に書き込む。
領域毎にデータが正しく書き込まれたか否かを判定す
る。書込手段は前記判定手段によってデータが正しく書
き込まれていないと判定された記憶領域を抜かして前記
データを各記憶領域に書き込む。
【０００８】上記作用とは別の作用として、判定手段は
各記憶領域毎にデータが正しく書き込まれたか否かを判
定する。制御手段は前記判定手段によってデータが正し
く書き込まれていないと判定された記憶領域が出ると、
前記メモリへのデータの書き込みを停止する。
各記憶領域毎にデータが正しく書き込まれたか否かを判
定する。制御手段は前記判定手段によってデータが正し
く書き込まれていないと判定された記憶領域が出ると、
前記メモリへのデータの書き込みを停止する。
【０００９】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の記憶装置の一実施例を示したブ
ロック図である。１はＥ2 ＰＲＯＭ２に対するデータの
読み出し書込制御を行なうＣＰＵ、２はＥ2 ＰＲＯＭ
で、ｎ個のデータ書き込み領域２−１〜２−ｎに区分け
されているものとする。但し、この領域２−１〜２−ｎ
は最小でもアドレス単位以上とする。
明する。図１は本発明の記憶装置の一実施例を示したブ
ロック図である。１はＥ2 ＰＲＯＭ２に対するデータの
読み出し書込制御を行なうＣＰＵ、２はＥ2 ＰＲＯＭ
で、ｎ個のデータ書き込み領域２−１〜２−ｎに区分け
されているものとする。但し、この領域２−１〜２−ｎ
は最小でもアドレス単位以上とする。
【００１０】次に本実施例の動作について図２に示した
フローチャートに従って説明する。ステップ２０１にて
ＣＰＵ１は送られてきたデータ１００をＥ2 ＰＲＯＭ２
の領域２−１に書き込み、ステップ２０２に進む。ステ
ップ２０２にてＣＰＵ１は前記領域２−１に書き込んだ
データの一部を読み出して、これを書き込む前のデータ
と比較することにより、データの書き込みが正常か否か
を判定し、正常でない場合はステップ２０７へ進み、正
常である場合ステップ２０３へ進む。ステップ２０３に
てＣＰＵ１は次に送られてきたデータ１００をＥ2 ＰＲ
ＯＭ２の領域２−２に書き込み、ステップ２０４へ進
む。ステップ２０４にてＣＰＵ１は領域２−２に書き込
んだデータの一部を読み出して、これを書き込む前のデ
ータと比較することにより、前記データが正常に書き込
まれたか否かを判断し、正常に書き込まれていないとき
はステップ２０７へ進み、正常に書き込まれている場合
は次のデータの書き込みステップへ進む。
フローチャートに従って説明する。ステップ２０１にて
ＣＰＵ１は送られてきたデータ１００をＥ2 ＰＲＯＭ２
の領域２−１に書き込み、ステップ２０２に進む。ステ
ップ２０２にてＣＰＵ１は前記領域２−１に書き込んだ
データの一部を読み出して、これを書き込む前のデータ
と比較することにより、データの書き込みが正常か否か
を判定し、正常でない場合はステップ２０７へ進み、正
常である場合ステップ２０３へ進む。ステップ２０３に
てＣＰＵ１は次に送られてきたデータ１００をＥ2 ＰＲ
ＯＭ２の領域２−２に書き込み、ステップ２０４へ進
む。ステップ２０４にてＣＰＵ１は領域２−２に書き込
んだデータの一部を読み出して、これを書き込む前のデ
ータと比較することにより、前記データが正常に書き込
まれたか否かを判断し、正常に書き込まれていないとき
はステップ２０７へ進み、正常に書き込まれている場合
は次のデータの書き込みステップへ進む。
【００１１】ここで、ＣＰＵ１は上記ステップ２０１〜
２０４で示したのと同様の書き込み動作をＥ2 ＰＲＯＭ
の残りの領域２−３〜２−（ｎ−１）に対して行ない、
ステップ２０５へ進んだとする。ステップ２０５にてＣ
ＰＵ１は送られてきたデータ１００をステップ２０３に
てＥ2 ＰＲＯＭ２の領域２−ｎに書き込み、ステップ２
０６へ進む。ステップ２０６にてＣＰＵ１は領域２−ｎ
に書き込んだデータの一部を読み出して、これを書き込
む前のデータと比較することにより、前記データが正常
に書き込まれたか否かを判断し、正常に書き込まれてい
ない時はステップ２０７へ進み、正常に書き込まれてい
る場合はステップ２０１へ戻る。ステップ２０７にてＣ
ＰＵ１はＥ2 ＰＲＯＭ２へのデータの書き込みを中止し
て処理を終了する。
２０４で示したのと同様の書き込み動作をＥ2 ＰＲＯＭ
の残りの領域２−３〜２−（ｎ−１）に対して行ない、
ステップ２０５へ進んだとする。ステップ２０５にてＣ
ＰＵ１は送られてきたデータ１００をステップ２０３に
てＥ2 ＰＲＯＭ２の領域２−ｎに書き込み、ステップ２
０６へ進む。ステップ２０６にてＣＰＵ１は領域２−ｎ
に書き込んだデータの一部を読み出して、これを書き込
む前のデータと比較することにより、前記データが正常
に書き込まれたか否かを判断し、正常に書き込まれてい
ない時はステップ２０７へ進み、正常に書き込まれてい
る場合はステップ２０１へ戻る。ステップ２０７にてＣ
ＰＵ１はＥ2 ＰＲＯＭ２へのデータの書き込みを中止し
て処理を終了する。
【００１２】本実施例によれば、Ｅ2 ＰＲＯＭ２の記憶
領域をｎ個に分割し、ＣＰＵ１はデータを各領域に順番
に書き込むため、一つの領域を見るとそのデータの書き
込み回数は１／ｎとなる。従って、各領域へのデータの
書き込み限度回数が例えば１００００回であったとして
も、上記のようなデータの書込方式をとれば、このＥ2
ＰＲＯＭ２に対するデータの書き込み限度回数は１００
００ｎとなり、結果的にＥ2 ＰＲＯＭ２の書き込み限度
回数を上げて、同Ｅ2 ＰＲＯＭ２をデータの書き込み頻
度の高い機器にも使用できるようにしている。
領域をｎ個に分割し、ＣＰＵ１はデータを各領域に順番
に書き込むため、一つの領域を見るとそのデータの書き
込み回数は１／ｎとなる。従って、各領域へのデータの
書き込み限度回数が例えば１００００回であったとして
も、上記のようなデータの書込方式をとれば、このＥ2
ＰＲＯＭ２に対するデータの書き込み限度回数は１００
００ｎとなり、結果的にＥ2 ＰＲＯＭ２の書き込み限度
回数を上げて、同Ｅ2 ＰＲＯＭ２をデータの書き込み頻
度の高い機器にも使用できるようにしている。
【００１３】図３は本発明の他の実施例を示したブロッ
ク図である。ＣＰＵ１はＥ2 ＰＲＯＭ２に対してデータ
の書き込み読み出し制御を行ない。Ｅ2 ＰＲＯＭ２はそ
の記憶領域がｎ個に分割されており、ＣＰＵ１は図４に
示したフローチャートに従った前記Ｅ2 ＰＲＯＭ２に対
するデータの書き込み方式を採る。ＣＰＵ１はステップ
４０１にて送られてきたデータをＥ2 ＰＲＯＭ２の領域
２−１に書き込み、ステップ４０２に進む。ステップ４
０２にてＣＰＵ１は前記領域２−１に書き込んだデータ
の一部を読み出して、これを書き込み前のデータと比較
し、ステップ４０３にて両者が同一であるか否かを判定
し、同一である場合は正常に書き込まれたと判定して、
ステップ４０１に戻る。ステップ４０３にて両データが
一致しなかった場合は正常に書き込まれなかったと判断
してステップ４０４へ進む。この場合、ＣＰＵ１はＥ2
ＰＲＯＭ２の領域２−１が使用不能になったという情報
をメモリ３に格納しておく。ステップ４０４にてＣＰＵ
１は送られてきたデータをＥ2 ＰＲＯＭ２の領域２−２
に書き込み、ステップ４０５に進む。ステップ４０５に
てＣＰＵ１は前記領域２−２に書き込んだデータの一部
を読み出して、これを書き込み前のデータと比較し、ス
テップ４０６にて両者が同一であるか否かを判定し、同
一である場合は正常に書き込まれたと判定して、ステッ
プ４０４に戻る。ステップ４０６にて両データが一致し
なかった場合は正常に書き込まれなかったと判断して次
のステップに進む。この場合、ＣＰＵ１はＥ2 ＰＲＯＭ
２の領域２−２が使用不能になった情報をメモリ３に格
納しておく。但し、メモリ３は不揮発性メモリとする。
ク図である。ＣＰＵ１はＥ2 ＰＲＯＭ２に対してデータ
の書き込み読み出し制御を行ない。Ｅ2 ＰＲＯＭ２はそ
の記憶領域がｎ個に分割されており、ＣＰＵ１は図４に
示したフローチャートに従った前記Ｅ2 ＰＲＯＭ２に対
するデータの書き込み方式を採る。ＣＰＵ１はステップ
４０１にて送られてきたデータをＥ2 ＰＲＯＭ２の領域
２−１に書き込み、ステップ４０２に進む。ステップ４
０２にてＣＰＵ１は前記領域２−１に書き込んだデータ
の一部を読み出して、これを書き込み前のデータと比較
し、ステップ４０３にて両者が同一であるか否かを判定
し、同一である場合は正常に書き込まれたと判定して、
ステップ４０１に戻る。ステップ４０３にて両データが
一致しなかった場合は正常に書き込まれなかったと判断
してステップ４０４へ進む。この場合、ＣＰＵ１はＥ2
ＰＲＯＭ２の領域２−１が使用不能になったという情報
をメモリ３に格納しておく。ステップ４０４にてＣＰＵ
１は送られてきたデータをＥ2 ＰＲＯＭ２の領域２−２
に書き込み、ステップ４０５に進む。ステップ４０５に
てＣＰＵ１は前記領域２−２に書き込んだデータの一部
を読み出して、これを書き込み前のデータと比較し、ス
テップ４０６にて両者が同一であるか否かを判定し、同
一である場合は正常に書き込まれたと判定して、ステッ
プ４０４に戻る。ステップ４０６にて両データが一致し
なかった場合は正常に書き込まれなかったと判断して次
のステップに進む。この場合、ＣＰＵ１はＥ2 ＰＲＯＭ
２の領域２−２が使用不能になった情報をメモリ３に格
納しておく。但し、メモリ３は不揮発性メモリとする。
【００１４】ここで、ＣＰＵ１は、上記ステップ４０１
〜４０６で示す如く、データ書き込み動作を行っている
現領域が使えなくなる毎に書き込み先の領域を更新し、
Ｅ2ＰＲＯＭ２の領域（ｎ−１）にデータが書き込めな
くなると、ステップ４０７へ進む。ＣＰＵ１はステップ
４０７にて送られてきたデータをＥ2 ＰＲＯＭ２の領域
２−ｎに書き込み、ステップ４０８に進む。ステップ４
０８にてＣＰＵ１は前記領域２−ｎに書き込んだデータ
の一部を読み出して、これを書き込み前のデータと比較
し、ステップ４０９にて両者が同一であるか否かを判定
し、同一である場合は正常に書き込まれたと判定して、
ステップ４０７に戻る。ステップ４０９にて両データが
一致しなかった場合は正常に書き込まれなかったと判断
してステップ４１０へ進み、ここでＥ2 ＰＲＯＭ２を使
用不能としてデータ書き込み処理を終了する。尚、前記
記憶装置の電源を一旦オンして再度使用するような場
合、ＣＰＵ１はメモリ３に格納されている領域使用不能
情報により、今回書き込むべき領域を判断して図４に示
したフロ−チャ−トに従ったデ−タ書き込み動作を行な
う。
〜４０６で示す如く、データ書き込み動作を行っている
現領域が使えなくなる毎に書き込み先の領域を更新し、
Ｅ2ＰＲＯＭ２の領域（ｎ−１）にデータが書き込めな
くなると、ステップ４０７へ進む。ＣＰＵ１はステップ
４０７にて送られてきたデータをＥ2 ＰＲＯＭ２の領域
２−ｎに書き込み、ステップ４０８に進む。ステップ４
０８にてＣＰＵ１は前記領域２−ｎに書き込んだデータ
の一部を読み出して、これを書き込み前のデータと比較
し、ステップ４０９にて両者が同一であるか否かを判定
し、同一である場合は正常に書き込まれたと判定して、
ステップ４０７に戻る。ステップ４０９にて両データが
一致しなかった場合は正常に書き込まれなかったと判断
してステップ４１０へ進み、ここでＥ2 ＰＲＯＭ２を使
用不能としてデータ書き込み処理を終了する。尚、前記
記憶装置の電源を一旦オンして再度使用するような場
合、ＣＰＵ１はメモリ３に格納されている領域使用不能
情報により、今回書き込むべき領域を判断して図４に示
したフロ−チャ−トに従ったデ−タ書き込み動作を行な
う。
【００１５】本実施例によれば、Ｅ2 ＰＲＯＭ２の記憶
領域をｎ個に分割し、ＣＰＵ１はデータを当初領域２−
１に書き込み、この領域が使用不能になると次の領域２
−２にデータを書き込み、この領域が使用不能になると
次の領域にデータを書き込む動作を、領域２−ｎまで繰
り返すため、各領域へのデータの書き込み限度回数が例
えば１００００回であったとしても、上記のようなデー
タの書込方式をとれば、このＥ2 ＰＲＯＭ２に対するデ
ータの書き込み限度回数は１００００ｎとなり、結果的
にＥ2 ＰＲＯＭ２の書き込み限度を上げてデータの書き
込み頻度の高い機器にも使用することができるようにな
る。特にこの例ではＥ2 ＰＲＯＭ２の全ての領域が書き
込み不能になったとき、このＥ2 ＰＲＯＭ２を書き込み
不能処理とするため、前実施例に比べてＥ2 ＰＲＯＭ２
を有効に使用することができる。
領域をｎ個に分割し、ＣＰＵ１はデータを当初領域２−
１に書き込み、この領域が使用不能になると次の領域２
−２にデータを書き込み、この領域が使用不能になると
次の領域にデータを書き込む動作を、領域２−ｎまで繰
り返すため、各領域へのデータの書き込み限度回数が例
えば１００００回であったとしても、上記のようなデー
タの書込方式をとれば、このＥ2 ＰＲＯＭ２に対するデ
ータの書き込み限度回数は１００００ｎとなり、結果的
にＥ2 ＰＲＯＭ２の書き込み限度を上げてデータの書き
込み頻度の高い機器にも使用することができるようにな
る。特にこの例ではＥ2 ＰＲＯＭ２の全ての領域が書き
込み不能になったとき、このＥ2 ＰＲＯＭ２を書き込み
不能処理とするため、前実施例に比べてＥ2 ＰＲＯＭ２
を有効に使用することができる。
【００１６】図５は本発明の他の実施例を示したブロッ
ク図である。ＣＰＵ１はＥ2 ＰＲＯＭ２に対してデータ
の書き込み読み出し制御を行ない。Ｅ2 ＰＲＯＭ２はそ
の記憶領域がｎ個に分割されており、ＣＰＵ１は図６に
示したフローチャートに従った前記Ｅ2 ＰＲＯＭ２に対
するデータの書き込み方式を採る。まず、ＣＰＵ１は送
られてきたデ−タ１００をステップ６０１にてＥ2 ＰＲ
ＯＭ２の領域２−１に書き込み、ステップ６０２に進
む。ステップ６０２にてＣＰＵ１はＥ2 ＰＲＯＭ２の領
域２−１からデ−タの一部を読み出して、これを書き込
み前のデ−タと比較し、ステップ６０３にて前記比較し
た両デ−タが同一であるかないかを判定し、同一でない
場合はステップ６０４へ進み、同一である場合はステッ
プ６０５に進む。ステップ６０４ではＥ2 ＰＲＯＭ２の
領域２−１は使用不能であると判断して、この情報をメ
モリ３に書き込んだ後ステップ６０５へ進む。ＣＰＵ１
はステップ６０５にて送られてきたデ−タ１００をＥ2
ＰＲＯＭ２の領域２−２に書き込み、ステップ６０６に
進む。ステップ６０６にてＣＰＵ１はＥ2 ＰＲＯＭ２の
領域２−２からデ−タの一部を読み出して、これを書き
込み前のデ−タと比較し、ステップ６０７にて前記比較
した両デ−タが同一であるかないかを判定し、同一であ
る場合は次の書き込みステップへ進み、同一でない場合
はステップ608に進む。ステップ６０８ではＥ2 ＰＲＯ
Ｍ２の領域２−２は使用不能であると判断して、この情
報をメモリ３に書き込んだ後、次のステップへ進む。
ク図である。ＣＰＵ１はＥ2 ＰＲＯＭ２に対してデータ
の書き込み読み出し制御を行ない。Ｅ2 ＰＲＯＭ２はそ
の記憶領域がｎ個に分割されており、ＣＰＵ１は図６に
示したフローチャートに従った前記Ｅ2 ＰＲＯＭ２に対
するデータの書き込み方式を採る。まず、ＣＰＵ１は送
られてきたデ−タ１００をステップ６０１にてＥ2 ＰＲ
ＯＭ２の領域２−１に書き込み、ステップ６０２に進
む。ステップ６０２にてＣＰＵ１はＥ2 ＰＲＯＭ２の領
域２−１からデ−タの一部を読み出して、これを書き込
み前のデ−タと比較し、ステップ６０３にて前記比較し
た両デ−タが同一であるかないかを判定し、同一でない
場合はステップ６０４へ進み、同一である場合はステッ
プ６０５に進む。ステップ６０４ではＥ2 ＰＲＯＭ２の
領域２−１は使用不能であると判断して、この情報をメ
モリ３に書き込んだ後ステップ６０５へ進む。ＣＰＵ１
はステップ６０５にて送られてきたデ−タ１００をＥ2
ＰＲＯＭ２の領域２−２に書き込み、ステップ６０６に
進む。ステップ６０６にてＣＰＵ１はＥ2 ＰＲＯＭ２の
領域２−２からデ−タの一部を読み出して、これを書き
込み前のデ−タと比較し、ステップ６０７にて前記比較
した両デ−タが同一であるかないかを判定し、同一であ
る場合は次の書き込みステップへ進み、同一でない場合
はステップ608に進む。ステップ６０８ではＥ2 ＰＲＯ
Ｍ２の領域２−２は使用不能であると判断して、この情
報をメモリ３に書き込んだ後、次のステップへ進む。
【００１７】ここで、ＣＰＵ１は上記ステップ６０１〜
６０８までの動作をＥ2 ＰＲＯＭ２の残りの領域に対し
て順次行ない、これを領域（ｎ−１）のところまで行う
とステップ６０９へ進む。ＣＰＵ１はステップ６０９に
て送られてきたデ−タ１００をＥ2 ＰＲＯＭ２の領域２
−ｎに書き込み、ステップ６１０に進む。ステップ６１
０にてＣＰＵ１はＥ2 ＰＲＯＭ２の領域２−ｎからデ−
タの一部を読み出して、これを書き込み前のデ−タと比
較し、ステップ６１１にて前記比較した両デ−タが同一
であるかないかを判定し、同一でない場合はステップ６
１２へ進み、同一である場合はステップ６０１へ戻る。
ステップ６１２ではＥ2 ＰＲＯＭ２の領域２−ｎは使用
不能であると判断して、ステップ６１３へ進み、Ｅ2 Ｐ
ＲＯＭ２の全領域を使用不能として処理を終了する。
尚、ＣＰＵ１は送られてきたデ−タ１００をＥ2 ＰＲＯ
Ｍ２の領域２−１〜２−ｎに順次書き込んでステップ60
1〜ステップ６１１の動作を行うとメモリ３の内容を見
て、使用不能の領域がない場合は図５に示した通りステ
ップ６０１へ戻るが、例えば、領域２−１が使用不能で
あるという情報がメモリ３に入っていた場合はステップ
６１１からステップ６０５へ戻る。即ち、ＣＰＵ１はメ
モリ３内に入っている使用不能の領域を抜かして送られ
てきたデ−タ１００をＥ2 ＰＲＯＭ２の各領域に書き込
み、全ての領域が使用不能になった時点でデ−タ１００
のＥ2 ＰＲＯＭ２への書き込み動作を停止する。又、電
源オン時にもＣＰＵ１はメモリ３の内容をチェックし
て、前記したＥ2 ＰＲＯＭ２に対する書き込み動作を行
なう。但し、メモリ３は不揮発性メモリとする。
６０８までの動作をＥ2 ＰＲＯＭ２の残りの領域に対し
て順次行ない、これを領域（ｎ−１）のところまで行う
とステップ６０９へ進む。ＣＰＵ１はステップ６０９に
て送られてきたデ−タ１００をＥ2 ＰＲＯＭ２の領域２
−ｎに書き込み、ステップ６１０に進む。ステップ６１
０にてＣＰＵ１はＥ2 ＰＲＯＭ２の領域２−ｎからデ−
タの一部を読み出して、これを書き込み前のデ−タと比
較し、ステップ６１１にて前記比較した両デ−タが同一
であるかないかを判定し、同一でない場合はステップ６
１２へ進み、同一である場合はステップ６０１へ戻る。
ステップ６１２ではＥ2 ＰＲＯＭ２の領域２−ｎは使用
不能であると判断して、ステップ６１３へ進み、Ｅ2 Ｐ
ＲＯＭ２の全領域を使用不能として処理を終了する。
尚、ＣＰＵ１は送られてきたデ−タ１００をＥ2 ＰＲＯ
Ｍ２の領域２−１〜２−ｎに順次書き込んでステップ60
1〜ステップ６１１の動作を行うとメモリ３の内容を見
て、使用不能の領域がない場合は図５に示した通りステ
ップ６０１へ戻るが、例えば、領域２−１が使用不能で
あるという情報がメモリ３に入っていた場合はステップ
６１１からステップ６０５へ戻る。即ち、ＣＰＵ１はメ
モリ３内に入っている使用不能の領域を抜かして送られ
てきたデ−タ１００をＥ2 ＰＲＯＭ２の各領域に書き込
み、全ての領域が使用不能になった時点でデ−タ１００
のＥ2 ＰＲＯＭ２への書き込み動作を停止する。又、電
源オン時にもＣＰＵ１はメモリ３の内容をチェックし
て、前記したＥ2 ＰＲＯＭ２に対する書き込み動作を行
なう。但し、メモリ３は不揮発性メモリとする。
【００１８】本実施例によれば、Ｅ2 ＰＲＯＭ２の記憶
領域をｎ個に分割し、ＣＰＵ１はデータを各領域に順番
に書き込むため、一つの領域を見るとそのデータの書き
込み回数は１／ｎとなる。従って、各領域へのデータの
書き込み限度回数が例えば１００００回であったとして
も、上記のようなデータの書込方式をとれば、このＥ2
ＰＲＯＭ２に対するデータの書き込み限度回数は１００
００ｎとなり、結果的にＥ2 ＰＲＯＭ２の書き込み限度
回数を上げてデータの書き込み頻度の高い機器にも使用
することができるようになる。しかも、本例ではＥ2 Ｐ
ＲＯＭ２の各領域にデ−タを順番に書き込んでいって、
ある領域が使用不可能になった場合、次はこの領域を抜
かして前記デ−タをＥ2 ＰＲＯＭ２の残りの領域に順番
に書き込んでいくため、図１に示した実施例に比べてＥ
2 ＰＲＯＭ２の書き込み領域を全て有効に使うことがで
きる。
領域をｎ個に分割し、ＣＰＵ１はデータを各領域に順番
に書き込むため、一つの領域を見るとそのデータの書き
込み回数は１／ｎとなる。従って、各領域へのデータの
書き込み限度回数が例えば１００００回であったとして
も、上記のようなデータの書込方式をとれば、このＥ2
ＰＲＯＭ２に対するデータの書き込み限度回数は１００
００ｎとなり、結果的にＥ2 ＰＲＯＭ２の書き込み限度
回数を上げてデータの書き込み頻度の高い機器にも使用
することができるようになる。しかも、本例ではＥ2 Ｐ
ＲＯＭ２の各領域にデ−タを順番に書き込んでいって、
ある領域が使用不可能になった場合、次はこの領域を抜
かして前記デ−タをＥ2 ＰＲＯＭ２の残りの領域に順番
に書き込んでいくため、図１に示した実施例に比べてＥ
2 ＰＲＯＭ２の書き込み領域を全て有効に使うことがで
きる。
【００１９】
【発明の効果】以上記述した如く本発明の記憶装置によ
れば、Ｅ2 ＰＲＯＭへのデータ書き込み回数の限度を結
果的に引き上げることができる。
れば、Ｅ2 ＰＲＯＭへのデータ書き込み回数の限度を結
果的に引き上げることができる。
【図１】本発明の記憶装置の一実施例を示したブロック
図。
図。
【図２】図１に示した記憶装置のメモリ書き込み方式を
示したフロ−チャ−ト。
示したフロ−チャ−ト。
【図３】本発明の他の実施例を示したブロック図。
【図４】図３に示した記憶装置のメモリ書き込み方式を
示したフロ−チャ−ト。
示したフロ−チャ−ト。
【図５】本発明の更に他の実施例を示したブロック図。
【図６】図５に示した記憶装置のメモリ書き込み方式を
示したフロ−チャ−ト。
示したフロ−チャ−ト。
１…ＣＰＵ ２…Ｅ2 ＰＲＯＭ ３…メモリ
Claims (2)
- 【請求項１】 データを書き込む複数の記憶領域に区分
けされたメモリを有する記憶装置において、前記各記憶
領域毎に前記データが正しく書き込まれたか否かを判定
する判定手段と、この判定手段によってデータが正しく
書き込まれていないと判定された記憶領域を抜かして前
記データを各記憶領域に書き込む書込手段とを具備した
ことを特徴とする記憶装置。 - 【請求項２】 データを書き込む複数の記憶領域に区分
けされたメモリを有する記憶装置において、前記各記憶
領域毎に前記データが正しく書き込まれたか否かを判定
する判定手段と、この判定手段によってデータが正しく
書き込まれていないと判定された記憶領域が出ると、前
記メモリへのデータの書き込みを停止する制御手段とを
具備したことを特徴とする記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12302392A JPH05324489A (ja) | 1992-05-15 | 1992-05-15 | 記憶装置 |
| US08/060,831 US5809556A (en) | 1992-05-15 | 1993-05-14 | Data storage system for highly frequent repetitive data writing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12302392A JPH05324489A (ja) | 1992-05-15 | 1992-05-15 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324489A true JPH05324489A (ja) | 1993-12-07 |
Family
ID=14850312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12302392A Withdrawn JPH05324489A (ja) | 1992-05-15 | 1992-05-15 | 記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5809556A (ja) |
| JP (1) | JPH05324489A (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7177189B2 (en) * | 2004-03-01 | 2007-02-13 | Intel Corporation | Memory defect detection and self-repair technique |
| US8560125B2 (en) | 2008-10-27 | 2013-10-15 | Lennox Industries | Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8600558B2 (en) | 2008-10-27 | 2013-12-03 | Lennox Industries Inc. | System recovery in a heating, ventilation and air conditioning network |
| US9268345B2 (en) | 2008-10-27 | 2016-02-23 | Lennox Industries Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US8295981B2 (en) | 2008-10-27 | 2012-10-23 | Lennox Industries Inc. | Device commissioning in a heating, ventilation and air conditioning network |
| US8655491B2 (en) | 2008-10-27 | 2014-02-18 | Lennox Industries Inc. | Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network |
| US8892797B2 (en) | 2008-10-27 | 2014-11-18 | Lennox Industries Inc. | Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8433446B2 (en) | 2008-10-27 | 2013-04-30 | Lennox Industries, Inc. | Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8437877B2 (en) | 2008-10-27 | 2013-05-07 | Lennox Industries Inc. | System recovery in a heating, ventilation and air conditioning network |
| US8655490B2 (en) | 2008-10-27 | 2014-02-18 | Lennox Industries, Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US9432208B2 (en) | 2008-10-27 | 2016-08-30 | Lennox Industries Inc. | Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system |
| US8452456B2 (en) | 2008-10-27 | 2013-05-28 | Lennox Industries Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US8615326B2 (en) | 2008-10-27 | 2013-12-24 | Lennox Industries Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US8774210B2 (en) | 2008-10-27 | 2014-07-08 | Lennox Industries, Inc. | Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8788100B2 (en) | 2008-10-27 | 2014-07-22 | Lennox Industries Inc. | System and method for zoning a distributed-architecture heating, ventilation and air conditioning network |
| US8255086B2 (en) | 2008-10-27 | 2012-08-28 | Lennox Industries Inc. | System recovery in a heating, ventilation and air conditioning network |
| US8452906B2 (en) | 2008-10-27 | 2013-05-28 | Lennox Industries, Inc. | Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8463442B2 (en) | 2008-10-27 | 2013-06-11 | Lennox Industries, Inc. | Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network |
| US9261888B2 (en) | 2008-10-27 | 2016-02-16 | Lennox Industries Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US8855825B2 (en) | 2008-10-27 | 2014-10-07 | Lennox Industries Inc. | Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system |
| US8352080B2 (en) | 2008-10-27 | 2013-01-08 | Lennox Industries Inc. | Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8543243B2 (en) | 2008-10-27 | 2013-09-24 | Lennox Industries, Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US8661165B2 (en) | 2008-10-27 | 2014-02-25 | Lennox Industries, Inc. | Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system |
| US8994539B2 (en) | 2008-10-27 | 2015-03-31 | Lennox Industries, Inc. | Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8564400B2 (en) | 2008-10-27 | 2013-10-22 | Lennox Industries, Inc. | Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8798796B2 (en) | 2008-10-27 | 2014-08-05 | Lennox Industries Inc. | General control techniques in a heating, ventilation and air conditioning network |
| US8694164B2 (en) | 2008-10-27 | 2014-04-08 | Lennox Industries, Inc. | Interactive user guidance interface for a heating, ventilation and air conditioning system |
| US9152155B2 (en) | 2008-10-27 | 2015-10-06 | Lennox Industries Inc. | Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system |
| US9632490B2 (en) | 2008-10-27 | 2017-04-25 | Lennox Industries Inc. | System and method for zoning a distributed architecture heating, ventilation and air conditioning network |
| US9651925B2 (en) | 2008-10-27 | 2017-05-16 | Lennox Industries Inc. | System and method for zoning a distributed-architecture heating, ventilation and air conditioning network |
| US8977794B2 (en) | 2008-10-27 | 2015-03-10 | Lennox Industries, Inc. | Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8600559B2 (en) | 2008-10-27 | 2013-12-03 | Lennox Industries Inc. | Method of controlling equipment in a heating, ventilation and air conditioning network |
| US8802981B2 (en) | 2008-10-27 | 2014-08-12 | Lennox Industries Inc. | Flush wall mount thermostat and in-set mounting plate for a heating, ventilation and air conditioning system |
| US8744629B2 (en) | 2008-10-27 | 2014-06-03 | Lennox Industries Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US8725298B2 (en) | 2008-10-27 | 2014-05-13 | Lennox Industries, Inc. | Alarm and diagnostics system and method for a distributed architecture heating, ventilation and conditioning network |
| US8548630B2 (en) | 2008-10-27 | 2013-10-01 | Lennox Industries, Inc. | Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US8463443B2 (en) | 2008-10-27 | 2013-06-11 | Lennox Industries, Inc. | Memory recovery scheme and data structure in a heating, ventilation and air conditioning network |
| US8874815B2 (en) | 2008-10-27 | 2014-10-28 | Lennox Industries, Inc. | Communication protocol system and method for a distributed architecture heating, ventilation and air conditioning network |
| US8762666B2 (en) | 2008-10-27 | 2014-06-24 | Lennox Industries, Inc. | Backup and restoration of operation control data in a heating, ventilation and air conditioning network |
| US9377768B2 (en) | 2008-10-27 | 2016-06-28 | Lennox Industries Inc. | Memory recovery scheme and data structure in a heating, ventilation and air conditioning network |
| US8442693B2 (en) | 2008-10-27 | 2013-05-14 | Lennox Industries, Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US8437878B2 (en) | 2008-10-27 | 2013-05-07 | Lennox Industries Inc. | Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network |
| US8239066B2 (en) | 2008-10-27 | 2012-08-07 | Lennox Industries Inc. | System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network |
| US9325517B2 (en) | 2008-10-27 | 2016-04-26 | Lennox Industries Inc. | Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system |
| US8352081B2 (en) | 2008-10-27 | 2013-01-08 | Lennox Industries Inc. | Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network |
| US9678486B2 (en) | 2008-10-27 | 2017-06-13 | Lennox Industries Inc. | Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system |
| USD648641S1 (en) | 2009-10-21 | 2011-11-15 | Lennox Industries Inc. | Thin cover plate for an electronic system controller |
| USD648642S1 (en) | 2009-10-21 | 2011-11-15 | Lennox Industries Inc. | Thin cover plate for an electronic system controller |
| US8260444B2 (en) | 2010-02-17 | 2012-09-04 | Lennox Industries Inc. | Auxiliary controller of a HVAC system |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848838A (ja) * | 1981-09-18 | 1983-03-22 | Fujitsu Ltd | レチクルおよびフオトマスクの検査方法 |
| JPS59162695A (ja) * | 1983-03-07 | 1984-09-13 | Nec Corp | 記憶装置 |
| JPS59165207A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | 情報記録方式 |
| JPS6047299A (ja) * | 1983-08-26 | 1985-03-14 | Hitachi Ltd | 半導体集積回路 |
| JPS6151695A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体集積回路装置 |
| US4841498A (en) * | 1985-03-11 | 1989-06-20 | Matsushita Electric Industrial Co., Ltd. | Information recording/reproducing apparatus with means for substituting predetermined good sectors for defective ones |
| JPS61208673A (ja) * | 1985-03-12 | 1986-09-17 | Matsushita Electric Ind Co Ltd | 情報記録再生装置 |
| EP0195324B1 (de) * | 1985-03-18 | 1990-05-30 | Siemens Aktiengesellschaft | Kontrolleinheit für einen Magnetplattenspeicher |
| JPH0756734B2 (ja) * | 1985-05-27 | 1995-06-14 | 松下電器産業株式会社 | 情報記録再生装置 |
| US4752871A (en) * | 1985-09-30 | 1988-06-21 | Motorola, Inc. | Single-chip microcomputer having a program register for controlling two EEPROM arrays |
| DE3687156T2 (de) * | 1985-10-03 | 1993-06-24 | Canon Kk | Anordnung zur informationsaufzeichnung und wiedergabe. |
| JPS62102482A (ja) * | 1985-10-28 | 1987-05-12 | Matsushita Electric Ind Co Ltd | 情報記録再生装置 |
| JPS62202294A (ja) * | 1986-02-28 | 1987-09-05 | Casio Comput Co Ltd | カウンタ装置 |
| JP2650891B2 (ja) * | 1986-04-16 | 1997-09-10 | 株式会社日立製作所 | 回転形記憶装置の制御方法 |
| US5261110A (en) * | 1986-10-10 | 1993-11-09 | Hitachi, Ltd. | System for performing writes to non-volatile memory elements in a minimal time |
| US5313420A (en) * | 1987-04-24 | 1994-05-17 | Kabushiki Kaisha Toshiba | Programmable semiconductor memory |
| US5321845A (en) * | 1987-09-09 | 1994-06-14 | Hitachi, Ltd. | Single-chip microcomputer including non-volatile memory elements |
| US5034922A (en) * | 1987-12-21 | 1991-07-23 | Motorola, Inc. | Intelligent electrically erasable, programmable read-only memory with improved read latency |
| US4922456A (en) * | 1988-04-29 | 1990-05-01 | Scientific-Atlanta, Inc. | Method of reducing wearout in a non-volatile memory with double buffer |
| US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| US5293560A (en) * | 1988-06-08 | 1994-03-08 | Eliyahou Harari | Multi-state flash EEPROM system using incremental programing and erasing methods |
| DE69034191T2 (de) * | 1989-04-13 | 2005-11-24 | Sandisk Corp., Sunnyvale | EEPROM-System mit aus mehreren Chips bestehender Blocklöschung |
| US5200959A (en) * | 1989-10-17 | 1993-04-06 | Sundisk Corporation | Device and method for defect handling in semi-conductor memory |
| US5161157A (en) * | 1990-03-12 | 1992-11-03 | Xicor, Inc. | Field-programmable redundancy apparatus for memory arrays |
| US5303198A (en) * | 1990-09-28 | 1994-04-12 | Fuji Photo Film Co., Ltd. | Method of recording data in memory card having EEPROM and memory card system using the same |
| GB2251324B (en) * | 1990-12-31 | 1995-05-10 | Intel Corp | File structure for a non-volatile semiconductor memory |
| KR960002004B1 (ko) * | 1991-02-19 | 1996-02-09 | 가부시키가이샤 도시바 | 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램가능한 독출전용 기억장치 |
| KR960002006B1 (ko) * | 1991-03-12 | 1996-02-09 | 가부시끼가이샤 도시바 | 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치 |
| US5270979A (en) * | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
| US5357462A (en) * | 1991-09-24 | 1994-10-18 | Kabushiki Kaisha Toshiba | Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller |
| US5263003A (en) * | 1991-11-12 | 1993-11-16 | Allen-Bradley Company, Inc. | Flash memory circuit and method of operation |
| JP2897560B2 (ja) * | 1992-10-22 | 1999-05-31 | 村田機械株式会社 | 台車へのパッケージ移載装置 |
-
1992
- 1992-05-15 JP JP12302392A patent/JPH05324489A/ja not_active Withdrawn
-
1993
- 1993-05-14 US US08/060,831 patent/US5809556A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5809556A (en) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05324489A (ja) | 記憶装置 | |
| JP4227106B2 (ja) | フラッシュメモリのデータ復旧装置及び方法 | |
| US6883060B1 (en) | Microcomputer provided with flash memory and method of storing program into flash memory | |
| JPH03240127A (ja) | プログラム制御システム | |
| JP2006114043A (ja) | フラッシュメモリのデータ処理装置及び方法 | |
| JPH11328982A (ja) | フラッシュメモリのデ―タ管理方式 | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JP2004264912A (ja) | 記録媒体の記録制御方法および記録媒体の記録制御装置 | |
| JPH04251347A (ja) | ディスクファイル制御装置およびアップデート方法 | |
| JP4239754B2 (ja) | 不揮発メモリシステム | |
| JPH06131886A (ja) | 半導体ファイル装置 | |
| CN110442471B (zh) | 一种检测网络系统中内存信息的方法、设备和介质 | |
| JPH1027225A (ja) | 非接触ｉｃカードのメモリ管理方式 | |
| JPH0227596A (ja) | 半導体メモリ | |
| JPH07141120A (ja) | 情報記憶媒体障害処理方法 | |
| JPH043218A (ja) | データ書き込み方法およびその装置 | |
| JP2835159B2 (ja) | 携帯可能記憶媒体 | |
| JPS59163663A (ja) | 簡易フアイル破壊検知方式 | |
| JPH0651927U (ja) | 不揮発性メモリ制御装置 | |
| CN116669224A (zh) | 网络连接方法、智能设备以及存储介质 | |
| JP2982134B2 (ja) | 主記憶装置の割り当てサイズ決定方法 | |
| JP2871998B2 (ja) | プログラム修正方式 | |
| JPH08174926A (ja) | 印刷装置 | |
| JP2006048447A (ja) | キャッシュメモリ装置およびそれを用いる集積回路ならびにデータのキャッシュメモリ方法およびプログラム | |
| JPH04257030A (ja) | 読み出し専用メモリパッチ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |