JPH0529614A - 横型絶縁ゲートトランジスタ - Google Patents
横型絶縁ゲートトランジスタInfo
- Publication number
- JPH0529614A JPH0529614A JP3186106A JP18610691A JPH0529614A JP H0529614 A JPH0529614 A JP H0529614A JP 3186106 A JP3186106 A JP 3186106A JP 18610691 A JP18610691 A JP 18610691A JP H0529614 A JPH0529614 A JP H0529614A
- Authority
- JP
- Japan
- Prior art keywords
- main electrode
- semiconductor region
- longitudinal direction
- main
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 80
- 238000013459 approach Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 230000002265 prevention Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】本発明は横型絶縁ゲートトランジスタに関し、
特にラッチアップ防止性能の向上を図る構造を提供する
ことにある。 【構成】櫛型形状を有し、歯部が互いに噛み合った状態
に組合されたエミッタ電極(２)及びコレクタ電極（３）
の、歯部の長手方向の単位長さ当りの抵抗を略等しく
し、これによってコレクタ電極（３）からエミッタ電極
（２）に流れるオン電流の一部集中を防止するようにし
た。 【効果】コレクタ電極（３）からエミッタ電極（２）に
流れるオン電流が一部に集中せず平均して流れるので、
ラッチアップ防止性能を大幅に向上することができる。
特にラッチアップ防止性能の向上を図る構造を提供する
ことにある。 【構成】櫛型形状を有し、歯部が互いに噛み合った状態
に組合されたエミッタ電極(２)及びコレクタ電極（３）
の、歯部の長手方向の単位長さ当りの抵抗を略等しく
し、これによってコレクタ電極（３）からエミッタ電極
（２）に流れるオン電流の一部集中を防止するようにし
た。 【効果】コレクタ電極（３）からエミッタ電極（２）に
流れるオン電流が一部に集中せず平均して流れるので、
ラッチアップ防止性能を大幅に向上することができる。
Description
【０００１】
【産業上の利用分野】本発明は横型絶縁ゲートトランジ
スタに係り、特にラッチアップの防止に優れた横型絶縁
ゲートトランジスタに関する。
スタに係り、特にラッチアップの防止に優れた横型絶縁
ゲートトランジスタに関する。
【０００２】
【従来の技術】近年比較的大きな電流を高速に制御でき
る半導体装置として絶縁ゲートバイポーラトランジスタ
(Insulated Gate Bipolar Transistor：以下ＩＧＢＴと
称す）が注目を浴びている。ＩＧＢＴは、ドリフト領域
となるｎ形半導体基体の一方の主表面側に該主表面から
内部に延びるｐ形のベース領域及び該ベース領域の表面
から内部に延びるｎ形のエミッタ領域を形成し、半導体
基体の他方の主表面側にベース領域から離れてｐ形のコ
レクタ領域を形成し、エミッタ領域とベース領域にエミ
ッタ電極を、コレクタ領域にコレクタ電極がそれぞれ設
けられ、ベース領域及びその近傍のエミッタ領域及びド
リフト領域上に絶縁膜を介してゲート電極が設けられた
構造を有している。ＩＢＧＴは、ゲート電極に正の電位
を加えると、絶縁膜下のベース領域の表面部分がｎ形に
反転しチャネルが形成される。この時、コレクタ電極と
エミッタ電極との間にコレクタ電極がエミッタ電極より
正電位となる電圧が印加されていると、エミッタ領域の
電子がチャネル及びドリフト領域を通ってコレクタ領域
に達する。コレクタ領域に達した電子はコレクタ領域か
ら正孔の注入を促し、これにより高抵抗のドリフト領域
は伝導度変調されて低抵抗領域となり、ほぼ同じ構造
で、コレクタ領域を正孔の注入機能のないｎ形のドレイ
ン領域に変えたＭＯＳＦＥＴより低オン抵抗が実現でき
るという特徴を有する。
る半導体装置として絶縁ゲートバイポーラトランジスタ
(Insulated Gate Bipolar Transistor：以下ＩＧＢＴと
称す）が注目を浴びている。ＩＧＢＴは、ドリフト領域
となるｎ形半導体基体の一方の主表面側に該主表面から
内部に延びるｐ形のベース領域及び該ベース領域の表面
から内部に延びるｎ形のエミッタ領域を形成し、半導体
基体の他方の主表面側にベース領域から離れてｐ形のコ
レクタ領域を形成し、エミッタ領域とベース領域にエミ
ッタ電極を、コレクタ領域にコレクタ電極がそれぞれ設
けられ、ベース領域及びその近傍のエミッタ領域及びド
リフト領域上に絶縁膜を介してゲート電極が設けられた
構造を有している。ＩＢＧＴは、ゲート電極に正の電位
を加えると、絶縁膜下のベース領域の表面部分がｎ形に
反転しチャネルが形成される。この時、コレクタ電極と
エミッタ電極との間にコレクタ電極がエミッタ電極より
正電位となる電圧が印加されていると、エミッタ領域の
電子がチャネル及びドリフト領域を通ってコレクタ領域
に達する。コレクタ領域に達した電子はコレクタ領域か
ら正孔の注入を促し、これにより高抵抗のドリフト領域
は伝導度変調されて低抵抗領域となり、ほぼ同じ構造
で、コレクタ領域を正孔の注入機能のないｎ形のドレイ
ン領域に変えたＭＯＳＦＥＴより低オン抵抗が実現でき
るという特徴を有する。
【０００３】このようなＩＧＢＴを他の回路素子と共に
集積化してＩＣを実現する場合には、相互の結線を容易
にするためにエミッタ電極，コレクタ電極及びゲート御
電極を半導体基体の同一表面上に設けたラテラル構造が
望ましい。この構造は特開昭63−173365号公報に記載さ
れている。
集積化してＩＣを実現する場合には、相互の結線を容易
にするためにエミッタ電極，コレクタ電極及びゲート御
電極を半導体基体の同一表面上に設けたラテラル構造が
望ましい。この構造は特開昭63−173365号公報に記載さ
れている。
【０００４】一方、ＩＧＢＴは１個で流し得る電流値に
は限界があるため、半導体基体内に多くの単位ＩＧＢＴ
を集積化することにより所望の電流容量のＩＧＢＴを実
現している。このため、ＩＧＢＴにおいては、単位ＩＧ
ＢＴをできるだけ小さくして単位面積当りの電流容量を
大きくするすることが望まれている。
は限界があるため、半導体基体内に多くの単位ＩＧＢＴ
を集積化することにより所望の電流容量のＩＧＢＴを実
現している。このため、ＩＧＢＴにおいては、単位ＩＧ
ＢＴをできるだけ小さくして単位面積当りの電流容量を
大きくするすることが望まれている。
【０００５】
【発明が解決しようとする課題】上記ＩＧＢＴでは、コ
レクタ電極とエミッタ電極との間に流れる電流が大きく
なると、正孔による電流とエミッタ領域下の横方向抵抗
による電圧降下が大きくなり、エミッタ領域とベース領
域との間のｐｎ接合が順バイアスされ、エミッタ領域か
らベース領域へ電子の注入が生じ、これによりエミッタ
領域、ベース領域，ドリフト領域及びコレクタ領域から
なる寄生サイリスタがターンオンし、ゲート電極で電流
が制御できなくなる、いわゆるラッチアップ現象が起こ
る。IGBTはこれによって制御できる電流の大きさが制限
される問題がある。
レクタ電極とエミッタ電極との間に流れる電流が大きく
なると、正孔による電流とエミッタ領域下の横方向抵抗
による電圧降下が大きくなり、エミッタ領域とベース領
域との間のｐｎ接合が順バイアスされ、エミッタ領域か
らベース領域へ電子の注入が生じ、これによりエミッタ
領域、ベース領域，ドリフト領域及びコレクタ領域から
なる寄生サイリスタがターンオンし、ゲート電極で電流
が制御できなくなる、いわゆるラッチアップ現象が起こ
る。IGBTはこれによって制御できる電流の大きさが制限
される問題がある。
【０００６】特開昭63−173365号公報に記載されている
ＩＧＢＴは、半導体基体表面においてエミッタ領域及び
ベース領域とコレクタ領域が櫛型形状を有し、両者の歯
部が組合わさった形状となっている。ドリフト領域は主
表面においてベース領域及びコレクタ領域間を蛇行する
ような形状で露出している。エミッタ領域とベース領域
上及びコレクタ領域上にはそれぞれエミッタ電極及びコ
レクタ電極が設けられ、両電極も櫛型形状を有し、両者
の歯部が組合わさった形状となっている。この場合、コ
レクタ電極の歯部の幅（長手方向と直角方向の寸法）は
エミッタ電極の歯部のそれに比較して著しく狭くなって
いる。両電極の厚さは略同一となっているため、コレク
タ電極の歯部の長手方向の抵抗はエミッタ電極のそれに
比較して著しく大きくなる。このため、オン時の電流は
コレクタ電極の歯部をバイパスして、コレクタ電極の歯
部の根元の部分からエミッタ電極の歯部の先端に向かっ
て流れることになる。よって、エミッタ電極の歯部の先
端付近の電流密度が他の部分に比較して高くなり、この
部分でラッチアップが生じ、ＩＧＢＴの制御できる電流
が設計値より低いレベルにとどまってしまう問題があっ
た。
ＩＧＢＴは、半導体基体表面においてエミッタ領域及び
ベース領域とコレクタ領域が櫛型形状を有し、両者の歯
部が組合わさった形状となっている。ドリフト領域は主
表面においてベース領域及びコレクタ領域間を蛇行する
ような形状で露出している。エミッタ領域とベース領域
上及びコレクタ領域上にはそれぞれエミッタ電極及びコ
レクタ電極が設けられ、両電極も櫛型形状を有し、両者
の歯部が組合わさった形状となっている。この場合、コ
レクタ電極の歯部の幅（長手方向と直角方向の寸法）は
エミッタ電極の歯部のそれに比較して著しく狭くなって
いる。両電極の厚さは略同一となっているため、コレク
タ電極の歯部の長手方向の抵抗はエミッタ電極のそれに
比較して著しく大きくなる。このため、オン時の電流は
コレクタ電極の歯部をバイパスして、コレクタ電極の歯
部の根元の部分からエミッタ電極の歯部の先端に向かっ
て流れることになる。よって、エミッタ電極の歯部の先
端付近の電流密度が他の部分に比較して高くなり、この
部分でラッチアップが生じ、ＩＧＢＴの制御できる電流
が設計値より低いレベルにとどまってしまう問題があっ
た。
【０００７】本発明の目的はラッチアップ防止性能を改
善した横型絶縁ゲートトランジスタを提供することにあ
る。
善した横型絶縁ゲートトランジスタを提供することにあ
る。
【０００８】本発明の他の目的は高耐圧特性を維持しつ
つラッチアップ防止性能を向上した横型絶縁ゲートトラ
ンジスタを提供することにある。
つラッチアップ防止性能を向上した横型絶縁ゲートトラ
ンジスタを提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明横型絶縁ゲートトランジスタの特徴とするところは、
櫛型形状を有し、その歯部が互に噛み合さったエミッタ
電極及びコレクタ電極の歯部の長手方向の単位長さ当り
の抵抗を略等しくした点にある。両者の単位長さ当りの
抵抗の比を０.５〜２.０にするのが好ましい。
明横型絶縁ゲートトランジスタの特徴とするところは、
櫛型形状を有し、その歯部が互に噛み合さったエミッタ
電極及びコレクタ電極の歯部の長手方向の単位長さ当り
の抵抗を略等しくした点にある。両者の単位長さ当りの
抵抗の比を０.５〜２.０にするのが好ましい。
【００１０】エミッタ電極及びコレクタ電極の歯部の長
手方向の単位長さ当りの抵抗を略等しくする手段は、エ
ミッタ電極の歯部の断面積とコレクタ電極の歯部の断面
積とを略等しくすること、具体的にはエミッタ電極の歯
部の幅と厚さ及びコレクタ電極の歯部の幅と厚さを任意
に選択することによって行われる。
手方向の単位長さ当りの抵抗を略等しくする手段は、エ
ミッタ電極の歯部の断面積とコレクタ電極の歯部の断面
積とを略等しくすること、具体的にはエミッタ電極の歯
部の幅と厚さ及びコレクタ電極の歯部の幅と厚さを任意
に選択することによって行われる。
【００１１】この発明の実施に当っては、エミッタ電極
及びコレクタ電極の歯部をドリフト領域上に絶縁物を介
して延長するフィールドプレート構成にするのが、ラッ
チアップ防止性能と高耐圧特性を共に向上し得る点で好
ましい。
及びコレクタ電極の歯部をドリフト領域上に絶縁物を介
して延長するフィールドプレート構成にするのが、ラッ
チアップ防止性能と高耐圧特性を共に向上し得る点で好
ましい。
【００１２】
【作用】上述のように、互に歯部が噛み合さった櫛型形
状のエミッタ電極及びコレクタ電極の歯部の長手方向の
単位長さ当りの抵抗を略等しくすることによって、オン
時にコレクタ電極からエミッタ電極に流れる電流は歯部
の一部に集中することなく一様に分布してながれること
になる。
状のエミッタ電極及びコレクタ電極の歯部の長手方向の
単位長さ当りの抵抗を略等しくすることによって、オン
時にコレクタ電極からエミッタ電極に流れる電流は歯部
の一部に集中することなく一様に分布してながれること
になる。
【００１３】これにより、ラッチアップ防止性能を改善
することができ、大きな電流を制御可能な横型絶縁ゲー
トトランジスタを実現できる。
することができ、大きな電流を制御可能な横型絶縁ゲー
トトランジスタを実現できる。
【００１４】また、エミッタ電極及びコレクタ電極の歯
部の長手方向の単位長さ当りの抵抗を略等しくすると共
に両電極にフィールドプレート構造を採用することによ
り、高耐圧で大きな電流を制御可能な横型絶縁ゲートト
ランジスタを実現できる。
部の長手方向の単位長さ当りの抵抗を略等しくすると共
に両電極にフィールドプレート構造を採用することによ
り、高耐圧で大きな電流を制御可能な横型絶縁ゲートト
ランジスタを実現できる。
【００１５】
【実施例】以下、本発明の実施例を図面により説明す
る。
る。
【００１６】図１及び図２は本発明横型絶縁ゲートトラ
ンジスタの一実施例を示す平面図及び縦断面図である。
ンジスタの一実施例を示す平面図及び縦断面図である。
【００１７】図において、１は半導体基体でその主表面
１１に隣接するｎ型導電性のドリフト領域１２，主表面
１１からドリフト領域１２内に延び互いに離れて設けら
れたドリフト領域１２より高不純物濃度を有するｐ型導
電性のベース領域１３及びコレクタ領域１４、及び主表
面１１からベース領域１３内に延びベース領域１３より
高不純物濃度を有するｎ型導電性のエミッタ領域１５を
具備している。ベース領域１３及びコレクタ領域１４は
それぞれストライプ形状を有し、長手方向を揃えて交互
に長手方向と直角方向に並設されている。エミッタ領域
１５はストライプ形状を有し、ベース領域内にその長手
方向をベース領域の長手方向に沿うように２個配置され
ている。２は櫛型形状を有し、その歯部２ａが主表面１
１においてベース領域１３に沿って設けられエミッタ領
域１５及びベース領域１３にコンタクトしたエミッタ電
極、３は櫛型形状を有し、その歯部３ａが主表面１１に
おいてコレクタ領域１４に沿って設けられコレクタ領域
１４にコンタクトしたコレクタ電極、４は主表面１１に
おいてゲート絶縁膜５を介してベース領域１３とその両
側のドリフト領域１２及びエミッタ領域１５上に形成さ
れたゲート電極、６はドリフト領域１２，エミッタ領域
１５のエミッタ電極２が設けられていない個所、コレク
タ領域１４のコレクタ電極２が設けられていない個所及
びゲート電極４上に形成された第１の絶縁膜である。エ
ミッタ電極２の歯部２ａ及びはコレクタ電極３の歯部３
ａはそれぞれ第１の絶縁膜６上に延びドリフト領域１２
上に達している。この結果、エミッタ電極２及びコレク
タ電極３は図１に示すようにそれぞれ複数個の歯部２ａ
及び３ａが互いに噛み合った状態になっている。また、
エミッタ電極２の歯部２ａ及びはコレクタ電極３の歯部
３ａは同一材料で略同一厚さ（Ｔｅ＝Ｔｃ）及び略同一
幅（長手方向と直角方向の幅２Ｌｅ＝２Ｌｃ）に形成さ
れている。
１１に隣接するｎ型導電性のドリフト領域１２，主表面
１１からドリフト領域１２内に延び互いに離れて設けら
れたドリフト領域１２より高不純物濃度を有するｐ型導
電性のベース領域１３及びコレクタ領域１４、及び主表
面１１からベース領域１３内に延びベース領域１３より
高不純物濃度を有するｎ型導電性のエミッタ領域１５を
具備している。ベース領域１３及びコレクタ領域１４は
それぞれストライプ形状を有し、長手方向を揃えて交互
に長手方向と直角方向に並設されている。エミッタ領域
１５はストライプ形状を有し、ベース領域内にその長手
方向をベース領域の長手方向に沿うように２個配置され
ている。２は櫛型形状を有し、その歯部２ａが主表面１
１においてベース領域１３に沿って設けられエミッタ領
域１５及びベース領域１３にコンタクトしたエミッタ電
極、３は櫛型形状を有し、その歯部３ａが主表面１１に
おいてコレクタ領域１４に沿って設けられコレクタ領域
１４にコンタクトしたコレクタ電極、４は主表面１１に
おいてゲート絶縁膜５を介してベース領域１３とその両
側のドリフト領域１２及びエミッタ領域１５上に形成さ
れたゲート電極、６はドリフト領域１２，エミッタ領域
１５のエミッタ電極２が設けられていない個所、コレク
タ領域１４のコレクタ電極２が設けられていない個所及
びゲート電極４上に形成された第１の絶縁膜である。エ
ミッタ電極２の歯部２ａ及びはコレクタ電極３の歯部３
ａはそれぞれ第１の絶縁膜６上に延びドリフト領域１２
上に達している。この結果、エミッタ電極２及びコレク
タ電極３は図１に示すようにそれぞれ複数個の歯部２ａ
及び３ａが互いに噛み合った状態になっている。また、
エミッタ電極２の歯部２ａ及びはコレクタ電極３の歯部
３ａは同一材料で略同一厚さ（Ｔｅ＝Ｔｃ）及び略同一
幅（長手方向と直角方向の幅２Ｌｅ＝２Ｌｃ）に形成さ
れている。
【００１８】かかる構成によれば、コレクタ電極３の歯
部３ａの長手方向の単位長さ当たりの配線抵抗Ｒc とエ
ミッタ電極２の歯部２ａの長手方向の単位長さ当たりの
配線抵抗Ｒe とが略等しくなり、オン時の電流はコレク
タ電極３の歯部３ａからエミッタ電極２の歯部２ａに全
対向個所で略均等な電流密度で流れ、局所的に電流密度
が高くなることがなくなる。その結果、図３に示すよう
にコレクタ領域１４側の電流密度とエミッタ領域１３側
の電流密度をほぼ等しくなり、ラッチアップ防止性能を
大幅に向上できる。図４は、本発明者らがエミッタ電極
２の幅２Ｌe 、コレクタ電極３の幅２Ｌc 、電極の長さ
を種々変えたＩＧＢＴを使って、ラッチアップする電流
（電極の単位長さ当たりの電流値に換算）との関係を調
べた結果を示す。この結果、Ｌc／Ｌe＝０.５〜２.０の
間においてラッチアップ防止効果が著しいことが分かっ
た。
部３ａの長手方向の単位長さ当たりの配線抵抗Ｒc とエ
ミッタ電極２の歯部２ａの長手方向の単位長さ当たりの
配線抵抗Ｒe とが略等しくなり、オン時の電流はコレク
タ電極３の歯部３ａからエミッタ電極２の歯部２ａに全
対向個所で略均等な電流密度で流れ、局所的に電流密度
が高くなることがなくなる。その結果、図３に示すよう
にコレクタ領域１４側の電流密度とエミッタ領域１３側
の電流密度をほぼ等しくなり、ラッチアップ防止性能を
大幅に向上できる。図４は、本発明者らがエミッタ電極
２の幅２Ｌe 、コレクタ電極３の幅２Ｌc 、電極の長さ
を種々変えたＩＧＢＴを使って、ラッチアップする電流
（電極の単位長さ当たりの電流値に換算）との関係を調
べた結果を示す。この結果、Ｌc／Ｌe＝０.５〜２.０の
間においてラッチアップ防止効果が著しいことが分かっ
た。
【００１９】また、エミッタ電極２及びコレクタ電極３
が第１の絶縁膜６を介してドリフト領域１２上に達する
所謂フィールドプレート構造を有しているため、所望の
耐圧を得ることも可能である。
が第１の絶縁膜６を介してドリフト領域１２上に達する
所謂フィールドプレート構造を有しているため、所望の
耐圧を得ることも可能である。
【００２０】更に、エミッタ電極２の歯部２ａ及びはコ
レクタ電極３の歯部３ａは同一材料で略同一厚さ（Ｔｅ
＝Ｔｃ）及び略同一幅（突出方向と直角方向の幅２Ｌｅ
＝２Ｌｃ）に形成されているため、これら電極を形成す
る工程を簡略化できる効果を有すると共に単位長さ当た
りの配線抵抗を略等しくするのが容易となる利点を有す
る。
レクタ電極３の歯部３ａは同一材料で略同一厚さ（Ｔｅ
＝Ｔｃ）及び略同一幅（突出方向と直角方向の幅２Ｌｅ
＝２Ｌｃ）に形成されているため、これら電極を形成す
る工程を簡略化できる効果を有すると共に単位長さ当た
りの配線抵抗を略等しくするのが容易となる利点を有す
る。
【００２１】図５は本発明横型絶縁ゲートトランジスタ
の異なる実施例を示す縦断面図である。図１では、コレ
クタ電極３の歯部３ａが第１の絶縁膜６を介してドリフ
ト領域１２上に延びる寸法を大きくすることによりコレ
クタ電極３の歯部３ａの幅とエミッタ電極２の歯部２ａ
の幅を略等しくしたため、エミッタ電極２によるフィー
ルドプレート効果が多少弱まり、耐圧を重要視する場合
には不都合があった。また、コレクタ電極３の歯部３ａ
の幅を大きくする手段としてコレクタ領域１４の幅を大
きくすることが考えられるが、この場合にはＡ−Ａ′で
示す単位IGBTの寸法が大きくなり、多数個の単位ＩＧＢ
Ｔの集合体から構成されるＩＧＢＴの集積度が低下する
という新たな問題が生じる。図５はこれらの不都合及び
問題を解決するもので、第１の絶縁膜６とコレクタ領域
１４の一部及びドリフト領域１２との間にゲート絶縁膜
５より厚い第２の絶縁膜７を形成し、この第２の絶縁膜
７上にゲート電極４の一部を延ばした構成としたもので
ある。この構成によりゲート電極４とエミッタ電極２に
よって段階的に電界を緩和でき、図１と同一寸法で高耐
圧のＩＧＢＴを実現できる。勿論、エミッタ電極２の歯
部２ａの幅２Ｌe とコレクタ電極３の歯部３ａの幅２Ｌ
c が図１及び図２と同様に略等しくされているのでラッ
チアップ防止性能を向上できることは言うまでもない。
の異なる実施例を示す縦断面図である。図１では、コレ
クタ電極３の歯部３ａが第１の絶縁膜６を介してドリフ
ト領域１２上に延びる寸法を大きくすることによりコレ
クタ電極３の歯部３ａの幅とエミッタ電極２の歯部２ａ
の幅を略等しくしたため、エミッタ電極２によるフィー
ルドプレート効果が多少弱まり、耐圧を重要視する場合
には不都合があった。また、コレクタ電極３の歯部３ａ
の幅を大きくする手段としてコレクタ領域１４の幅を大
きくすることが考えられるが、この場合にはＡ−Ａ′で
示す単位IGBTの寸法が大きくなり、多数個の単位ＩＧＢ
Ｔの集合体から構成されるＩＧＢＴの集積度が低下する
という新たな問題が生じる。図５はこれらの不都合及び
問題を解決するもので、第１の絶縁膜６とコレクタ領域
１４の一部及びドリフト領域１２との間にゲート絶縁膜
５より厚い第２の絶縁膜７を形成し、この第２の絶縁膜
７上にゲート電極４の一部を延ばした構成としたもので
ある。この構成によりゲート電極４とエミッタ電極２に
よって段階的に電界を緩和でき、図１と同一寸法で高耐
圧のＩＧＢＴを実現できる。勿論、エミッタ電極２の歯
部２ａの幅２Ｌe とコレクタ電極３の歯部３ａの幅２Ｌ
c が図１及び図２と同様に略等しくされているのでラッ
チアップ防止性能を向上できることは言うまでもない。
【００２２】図６は本発明横型絶縁ゲートトランジスタ
の更に異なる実施例を示す縦断断面図である。図１の実
施例では、上述のように耐圧及び集積度が悪くなる問題
があったが、本実施例はこれを解決するものである。図
１及び図２に示すものとはコレクタ電極３の歯部３ａを
エミッタ電極２の歯部２ａより厚くかつ幅を小さく形成
した点で相違している。勿論、両電極の歯部の長手方向
と直角をなす断面積は本発明の思想に沿って略等しくさ
れている。この構成により、コレクタ電極３の歯部３ａ
の幅２Ｌcは短くともコレクタ電極３を厚さを大きく形
成することでエミッタ電極２の歯部２ａとコレクタ電極
３の歯部３ａの断面積を等しくでき、それぞれの歯部の
単位長さ当たりの抵抗を等しくできるので、ラッチアッ
プ防止性能を改善でき、加えて、上述の問題点を解決す
ることができ高耐圧化及び高集積化を達成できるのであ
る。
の更に異なる実施例を示す縦断断面図である。図１の実
施例では、上述のように耐圧及び集積度が悪くなる問題
があったが、本実施例はこれを解決するものである。図
１及び図２に示すものとはコレクタ電極３の歯部３ａを
エミッタ電極２の歯部２ａより厚くかつ幅を小さく形成
した点で相違している。勿論、両電極の歯部の長手方向
と直角をなす断面積は本発明の思想に沿って略等しくさ
れている。この構成により、コレクタ電極３の歯部３ａ
の幅２Ｌcは短くともコレクタ電極３を厚さを大きく形
成することでエミッタ電極２の歯部２ａとコレクタ電極
３の歯部３ａの断面積を等しくでき、それぞれの歯部の
単位長さ当たりの抵抗を等しくできるので、ラッチアッ
プ防止性能を改善でき、加えて、上述の問題点を解決す
ることができ高耐圧化及び高集積化を達成できるのであ
る。
【００２３】図７は２層配線技術を使った本発明横型絶
縁ゲートトランジスタの更に別の実施例を示す縦断面図
である。図１及び図２とは、エミッタ電極２，コレクタ
電極３及び両電極間に露出する第１の絶縁膜６上に第３
の絶縁膜８層を形成し、少なくともエミッタ電極２の歯
部２ａ及びにコレクタ電極３の歯部３ａにそれぞれコン
タクトし第３の絶縁膜８上に延びる補助エミッタ電極２
１及びに補助コレクタ電極３１を設けた点にある。もう
少し具体的に言えば、第１の絶縁膜６上に延びるエミッ
タ電極２の歯部２ａの寸法を大きくし第１の絶縁膜６上
に延びるコレクタ電極３の歯部３ａの寸法を小さくした
点で図１及び図２と異なっている。補助エミッタ電極２
１及びに補助コレクタ電極３１は同一材料で略同一の厚
さを有している。これにより、補助電極形成に要する工
程を短縮することができる。更に、補助コレクタ電極３
１の幅２Ｌｃ２はコレクタ電極３の歯部３ａのそれ2Lc1
と略同一であり、補助エミッタ電極２１の幅２Ｌｅ２は
エミッタ電極２の歯部２ａのそれ２Ｌｅ１より小さくさ
れている。これによって、エミッタ電極２の歯部２ａ及
び補助エミッタ電極２１の長手方向と直角をなす断面積
の和とコレクタ電極３の歯部３ａ及び補助コレクタ電極
３１の長手方向と直角をなす断面積の和とを略等しくす
ると共にエミッタ電極２の歯部２ａの幅を大きくコレク
タ電極３の歯部３ａの幅を小さくすることができる。換
言すれば、この実施例の構成により、ラッチアップ防止
性能の改善、高耐圧化及び高集積化に加えて製造が容易
な横型絶縁ゲートトランジスタを実現できるのである。
また、本実施例では、フィールドプレート効果を考慮す
る必要のない第２層目の補助エミッタ電極２１と補助コ
レクタ電極３１を使って、コレクタ電極の歯部３ａの配
線抵抗とエミッタ電極の歯部２ａの配線抵抗が略等しく
なるように両電極の幅２Ｌｅ２，２Ｌｃ２を制御できる
ので、通常の２層配線技術で本発明の目的を容易に達成
することができる効果がある。
縁ゲートトランジスタの更に別の実施例を示す縦断面図
である。図１及び図２とは、エミッタ電極２，コレクタ
電極３及び両電極間に露出する第１の絶縁膜６上に第３
の絶縁膜８層を形成し、少なくともエミッタ電極２の歯
部２ａ及びにコレクタ電極３の歯部３ａにそれぞれコン
タクトし第３の絶縁膜８上に延びる補助エミッタ電極２
１及びに補助コレクタ電極３１を設けた点にある。もう
少し具体的に言えば、第１の絶縁膜６上に延びるエミッ
タ電極２の歯部２ａの寸法を大きくし第１の絶縁膜６上
に延びるコレクタ電極３の歯部３ａの寸法を小さくした
点で図１及び図２と異なっている。補助エミッタ電極２
１及びに補助コレクタ電極３１は同一材料で略同一の厚
さを有している。これにより、補助電極形成に要する工
程を短縮することができる。更に、補助コレクタ電極３
１の幅２Ｌｃ２はコレクタ電極３の歯部３ａのそれ2Lc1
と略同一であり、補助エミッタ電極２１の幅２Ｌｅ２は
エミッタ電極２の歯部２ａのそれ２Ｌｅ１より小さくさ
れている。これによって、エミッタ電極２の歯部２ａ及
び補助エミッタ電極２１の長手方向と直角をなす断面積
の和とコレクタ電極３の歯部３ａ及び補助コレクタ電極
３１の長手方向と直角をなす断面積の和とを略等しくす
ると共にエミッタ電極２の歯部２ａの幅を大きくコレク
タ電極３の歯部３ａの幅を小さくすることができる。換
言すれば、この実施例の構成により、ラッチアップ防止
性能の改善、高耐圧化及び高集積化に加えて製造が容易
な横型絶縁ゲートトランジスタを実現できるのである。
また、本実施例では、フィールドプレート効果を考慮す
る必要のない第２層目の補助エミッタ電極２１と補助コ
レクタ電極３１を使って、コレクタ電極の歯部３ａの配
線抵抗とエミッタ電極の歯部２ａの配線抵抗が略等しく
なるように両電極の幅２Ｌｅ２，２Ｌｃ２を制御できる
ので、通常の２層配線技術で本発明の目的を容易に達成
することができる効果がある。
【００２４】図８は２層配線技術を使った本発明横型絶
縁ゲートトランジスタの図７とは異なる実施例を示す縦
断面図である。図８は図５に示す構成に図７に示す補助
エミッタ電極２１と補助コレクタ電極３１を追加した構
成となっている。この構成にすれば、図７に比較して電
界を段階的に緩和できることから更に高耐圧化を図るこ
とができる。
縁ゲートトランジスタの図７とは異なる実施例を示す縦
断面図である。図８は図５に示す構成に図７に示す補助
エミッタ電極２１と補助コレクタ電極３１を追加した構
成となっている。この構成にすれば、図７に比較して電
界を段階的に緩和できることから更に高耐圧化を図るこ
とができる。
【００２５】図９は誘電体分離基板内に本発明横型絶縁
ゲートトランジスタを形成した場合の実施例を示す縦断
面図である。図において、９は例えばポリシリコンから
なる支持体９１とそれにシリコン酸化膜９２を介して支
持された単結晶島９３とからなる誘電体分離基板で、単
結晶島９３内に上述の横型絶縁ゲートトランジスタが形
成されている。図では図１と同じ横型絶縁ゲートトラン
ジスタが形成されている。各部の符号は図１と同一部分
は同一符号としてある。この構成は例えば200Ｖ以上の
高耐圧ＩＧＢＴを集積回路化する時に適用される。支持
体９１の代わりにシリコン単結晶，無機酸化物，シリコ
ン酸化膜９２の代わりに他の無機酸化物，有機及び無機
接着剤を使用することができる。また、耐圧の低いＩＧ
ＢＴを集積回路化する時には誘電体分離基板の代わりに
ｐｎ分離基板を使用することができる。
ゲートトランジスタを形成した場合の実施例を示す縦断
面図である。図において、９は例えばポリシリコンから
なる支持体９１とそれにシリコン酸化膜９２を介して支
持された単結晶島９３とからなる誘電体分離基板で、単
結晶島９３内に上述の横型絶縁ゲートトランジスタが形
成されている。図では図１と同じ横型絶縁ゲートトラン
ジスタが形成されている。各部の符号は図１と同一部分
は同一符号としてある。この構成は例えば200Ｖ以上の
高耐圧ＩＧＢＴを集積回路化する時に適用される。支持
体９１の代わりにシリコン単結晶，無機酸化物，シリコ
ン酸化膜９２の代わりに他の無機酸化物，有機及び無機
接着剤を使用することができる。また、耐圧の低いＩＧ
ＢＴを集積回路化する時には誘電体分離基板の代わりに
ｐｎ分離基板を使用することができる。
【００２６】図１０及び図１１は、それぞれ本発明横型
絶縁ゲートトランジスタを使用した高耐圧３相インバー
タＩＣの回路ブロック図及びチップレイアウト図をそれ
ぞれ示す。一つのＩＣ基板（誘電体分離基板）１０内に
それぞれ６個のIGBT101a，１０１ｂ，１０１ｃ，１０１
ｄ，１０１ｅ，１０１ｆとダイオード１０２ａ，１０２
ｂ，１０２ｃ，１０２ｄ，１０２ｅ，１０２ｆ及び制御
回路１０３が集積化されている。これにより、この１個
のＩＣで、商用１００Ｖを整流した電源を使って、モー
タをインバータ制御できる駆動回路を実現できる。この
場合、IGBTには商用１００Ｖを整流した直流約１４０Ｖ
電圧が印加される。そのためIGBTは約２５０Ｖの耐圧が
要求され、また、例えば５０Ｗのモータの場合、約１Ａ
の電流を各ＩＧＢＴから出力する必要がある。本発明横
型絶縁ゲートトランジスタは、ラッチアップせずに大電
流を制御でき、耐圧の確保が容易で、かつ集積化しやす
いことから、このような高耐圧３相インバータＩＣに好
適である。
絶縁ゲートトランジスタを使用した高耐圧３相インバー
タＩＣの回路ブロック図及びチップレイアウト図をそれ
ぞれ示す。一つのＩＣ基板（誘電体分離基板）１０内に
それぞれ６個のIGBT101a，１０１ｂ，１０１ｃ，１０１
ｄ，１０１ｅ，１０１ｆとダイオード１０２ａ，１０２
ｂ，１０２ｃ，１０２ｄ，１０２ｅ，１０２ｆ及び制御
回路１０３が集積化されている。これにより、この１個
のＩＣで、商用１００Ｖを整流した電源を使って、モー
タをインバータ制御できる駆動回路を実現できる。この
場合、IGBTには商用１００Ｖを整流した直流約１４０Ｖ
電圧が印加される。そのためIGBTは約２５０Ｖの耐圧が
要求され、また、例えば５０Ｗのモータの場合、約１Ａ
の電流を各ＩＧＢＴから出力する必要がある。本発明横
型絶縁ゲートトランジスタは、ラッチアップせずに大電
流を制御でき、耐圧の確保が容易で、かつ集積化しやす
いことから、このような高耐圧３相インバータＩＣに好
適である。
【００２７】以上は本発明を代表的な実施例を挙げて説
明したが、本発明はこれに限定されることなく本発明の
技術思想の範囲内で種々の変形が可能である。
明したが、本発明はこれに限定されることなく本発明の
技術思想の範囲内で種々の変形が可能である。
【００２８】
【発明の効果】本発明によれば、耐圧及び集積度を損な
うことなくラッチアップ防止性能を改善し、大電流を制
御可能な横型絶縁ゲートトランジスタを得ることができ
る。
うことなくラッチアップ防止性能を改善し、大電流を制
御可能な横型絶縁ゲートトランジスタを得ることができ
る。
【図１】本発明横型絶縁ゲートトランジスタの一実施例
を示す平面図である。
を示す平面図である。
【図２】図１のＡ−Ａ′線に沿う縦断面図である。
【図３】図１及び図２の本発明横型絶縁ゲートトランジ
スタのオン電流の流れを説明する概略平面図である。
スタのオン電流の流れを説明する概略平面図である。
【図４】コレクタ電極の幅とエミッタ電極の幅との比と
ラッチアップ電流との関係を示す特性図である。
ラッチアップ電流との関係を示す特性図である。
【図５】本発明横型絶縁ゲートトランジスタの異なる実
施例を示す縦断面図である。
施例を示す縦断面図である。
【図６】本発明横型絶縁ゲートトランジスタの更に異な
る実施例を示す縦断断面図である。
る実施例を示す縦断断面図である。
【図７】２層配線技術を使った本発明横型絶縁ゲートト
ランジスタの更に別の実施例を示す縦断面図である。
ランジスタの更に別の実施例を示す縦断面図である。
【図８】２層配線技術を使った本発明横型絶縁ゲートト
ランジスタの異なる実施例を示す縦断面図である。
ランジスタの異なる実施例を示す縦断面図である。
【図９】誘電体分離基板内に本発明横型絶縁ゲートトラ
ンジスタを形成した場合の実施例を示す縦断面図であ
る。
ンジスタを形成した場合の実施例を示す縦断面図であ
る。
【図１０】本発明横型絶縁ゲートトランジスタを使用し
た高耐圧３相インバータＩＣの回路ブロック図である。
た高耐圧３相インバータＩＣの回路ブロック図である。
【図１１】本発明横型絶縁ゲートトランジスタを使用し
た高耐圧３相インバータＩＣのチップレイアウト図であ
る。
た高耐圧３相インバータＩＣのチップレイアウト図であ
る。
１…半導体基体、１１…主表面、１２…ドリフト領域、
１３…ベース領域、１４…コレクタ、１５…エミッタ領
域、２…エミッタ電極、２ａ…エミッタ電極の歯部、３
…コレクタ電極、３ａ…コレクタ電極の歯部、２１…補
助エミッタ電極、３１…補助コレクタ電極、４…ゲート
電極。
１３…ベース領域、１４…コレクタ、１５…エミッタ領
域、２…エミッタ電極、２ａ…エミッタ電極の歯部、３
…コレクタ電極、３ａ…コレクタ電極の歯部、２１…補
助エミッタ電極、３１…補助コレクタ電極、４…ゲート
電極。
Claims (23)
- 【請求項１】主表面を有する第１導電型の第１の半導体
領域と、主表面から第１の半導体領域内に延びて設けら
れ、それぞれストライプ形状を有する複数個の部分を有
し、各部分が長手方向を揃えて長手方向と直角方向に交
互に並設された第２導電型の第２の半導体領域及び第３
の半導体領域と、主表面から第２の半導体領域の各部分
内に延びかつ第２の半導体領域の長手方向に沿って形成
された第１導電型の第４の半導体領域と、主表面上にお
いて第１，第２及び第４の半導体領域にまたがって形成
された第１の絶縁層と、第１の絶縁層を介して第１，第
２及び第４の半導体領域にまたがって形成された制御電
極と、櫛型形状を有しその歯部が主表面において第２及
び第４の半導体領域に電気的に接続された第１の主電極
と、櫛型形状を有しその歯部が主表面において第３の半
導体領域に電気的に接続された第２の主電極とを有し、
第１の主電極の歯部の長手方向に沿った単位長さ当りの
抵抗と、第２の主電極の歯部の長手方向に沿った単位長
さ当りの抵抗が略等しいことを特徴とする横型絶縁ゲー
トトランジスタ。 - 【請求項２】第１の主電極が第２及び第４の半導体領域
に電気的に接続する個所と第２の主電極が第３の半導体
領域に電気的に接続する個所との間に制御電極が配置さ
れていることを特徴とする請求項１記載の横型絶縁ゲー
トトランジスタ。 - 【請求項３】第１の主電極と第２の主電極が同一材料か
ら成り、両主電極の歯部の長手方向と直角をなす断面積
が略等しいことを特徴とする請求項１または２記載の横
型絶縁ゲートトランジスタ。 - 【請求項４】第１の主電極と第２の主電極が同一材料か
ら成り、両主電極の歯部の厚さ及び長手方向と直角をな
す幅が略等しいことを特徴とする請求項１２または３記
載の横型絶縁ゲートトランジスタ。 - 【請求項５】第１の主電極と第２の主電極が同一材料か
ら成り、両主電極の歯部の厚さは第２の主電極が第１の
主電極より大きく、歯部の長手方向と直角をなす幅は第
１の主電極が第２の主電極より大きくなっていることを
特徴とする請求項１、２または３記載の横型絶縁ゲート
トランジスタ。 - 【請求項６】第１の主電極と第２の主電極の各歯部の長
手方向に沿った単位長さ当りの抵抗の比が０.５から２.
０の間にあることを特徴とする請求項１，２，３，４ま
たは５記載の横型絶縁ゲートトランジスタ。 - 【請求項７】主表面を有する第１導電型の第１の半導体
領域と、主表面から第１の半導体領域内に延びて設けら
れ、それぞれストライプ形状を有する複数個の部分を有
し、各部分が長手方向を揃えて長手方向と直角方向に交
互に並設された第２導電型の第２の半導体領域及び第３
の半導体領域と、主表面から第２の半導体領域の各部分
内に延びかつ第２の半導体領域の長手方向に沿って形成
された第１導電型の第４の半導体領域と、主表面上にお
いて第１，第２及び第４の半導体領域にまたがって形成
された第１の絶縁層と、第１の絶縁層を介して第１，第
２及び第４の半導体領域にまたがって形成された制御電
極と、櫛型形状を有しその歯部が主表面において第２及
び第４の半導体領域に電気的に接続され、第２の絶縁層
を介して第１の半導体領域上に延びた第１の主電極と、
櫛型形状を有しその歯部が主表面において第３の半導体
領域に電気的に接続され、第３の絶縁層を介して第１の
半導体領域上に延びた第２の主電極とを有し、第１の主
電極の歯部の長手方向に沿った単位長さ当りの抵抗と、
第２の主電極の歯部の長手方向に沿った単位長さ当りの
抵抗が略等しいことを特徴とする横型絶縁ゲートトラン
ジスタ。 - 【請求項８】第１の主電極が第２及び第４の半導体領域
に電気的に接続する個所と第２の主電極が第３の半導体
領域に電気的に接続する個所との間に制御電極が配置さ
れていることを特徴とする請求項７記載の横型絶縁ゲー
トトランジスタ。 - 【請求項９】第１の主電極と第２の主電極が同一材料か
ら成り、両主電極の歯部の長手方向と直角をなす断面積
が略等しいことを特徴とする請求項７または８記載の横
型絶縁ゲートトランジスタ。 - 【請求項１０】第１の主電極と第２の主電極が同一材料
から成り、両主電極の歯部の厚さ及び長手方向と直角を
なす幅が略等しいことを特徴とする請求項７，８または
９記載の横型絶縁ゲートトランジスタ。 - 【請求項１１】第１の主電極と第２の主電極が同一材料
から成り、両主電極の各歯部の厚さは第２の主電極が第
１の主電極より大きく、各歯部の長手方向と直角をなす
幅は第１の主電極が第２の主電極より大きくなっている
ことを特徴とする請求項７，８または９記載の横型絶縁
ゲートトランジスタ。 - 【請求項１２】第１の主電極と第２の主電極の各歯部の
長手方向に沿った単位長さ当りの抵抗の比が０.５から
２.０の間にあることを特徴とする請求項７，８，９，
１０または１１記載の横型絶縁ゲートトランジスタ。 - 【請求項１３】第１の主電極の歯部が長手方向の先端に
近づくに従って主表面から遠ざかっていることを特徴と
する請求項７，８，９，１０，１１または１２記載の横
型絶縁ゲートトランジスタ。 - 【請求項１４】主表面を有する第１導電型の第１の半導
体領域と、主表面から第１の半導体領域内に延びそれぞ
れストライプ形状を有する複数個の部分を有し、各部分
が長手方向を揃えて長手方向と直角方向に交互に並設さ
れた第２導電型の第２の半導体領域及び第３の半導体領
域と、主表面から第２の半導体領域の各部分内に延びか
つ第２の半導体領域の長手方向い沿って形成された第１
導電型の第４の半導体領域と、主表面上において第１，
第２及び第４の半導体領域にまたがって形成された第１
の絶縁層と、第１の絶縁層を介して第１，第２及び第４
の半導体領域にまたがって形成された制御電極と、櫛型
形状を有しその歯部が主表面において第２及び第４の半
導体領域に電気的に接続され、第２の絶縁層を介して第
１の半導体領域上に延びた第１の主電極と、櫛型形状を
有しその歯部が主表面において第３の半導体領域に電気
的に接続され、第３の絶縁層を介して第１の半導体領域
上に延びた第２の主電極と、第１の主電極の歯部の一部
上に積層され第４の絶縁層を介して第１の主電極の歯部
の他の部分上に延びた第３の主電極と、第２の主電極の
歯部の一部上に積層され第５の絶縁層を介して第２の主
電極の歯部の他の部分上に延びた第４の主電極とを有
し、第１の主電極の歯部及びその上の第３の主電極の長
手方向に沿った単位長さ当りの抵抗の和と、第２の主電
極の歯部及びその上の第４の主電極の長手方向に沿った
単位長さ当りの抵抗の和とが略等しいことを特徴とする
横型絶縁ゲートトランジスタ。 - 【請求項１５】第１の主電極が第２及び第４の半導体領
域に電気的に接続する個所と第２の主電極が第３の半導
体領域に電気的に接続する個所との間に制御電極が配置
されていることを特徴とする請求項１４記載の横型絶縁
ゲートトランジスタ。 - 【請求項１６】第１の主電極，第２の主電極，第３の主
電極及びと第４の主電極が同一材料から成り、第１の主
電極の歯部及びその上の第３の主電極の長手方向と直角
をなす断面積の和と、第２の主電極の歯部及びその上の
第４の主電極の突出方向と直角をなす断面積の和とが略
等しいことを特徴とする請求項１４または１５記載の横
型絶縁ゲートトランジスタ。 - 【請求項１７】第１の主電極，第２の主電極，第３の主
電極及びと第４の主電極が同一材料から成り、第１の主
電極と第２の主電極及び第３の主電極と第４の主電極が
それぞれ略同一厚さ及び長手方向と直角をなす方向で略
同一幅を有することを特徴とする請求項１４，１５また
は１６記載の横型絶縁ゲートトランジスタ。 - 【請求項１８】第１の主電極の歯部は第３の主電極より
第２の主電極側に延びており、第２の主電極の歯部は第
４の主電極と略同じ位置まで延びていることを特徴とす
る請求項１４，１５，１６または１７記載の横型絶縁ゲ
ートトランジスタ。 - 【請求項１９】第１の主電極の歯部及びその上の第３の
主電極の長手方向に沿った単位長さ当りの抵抗の和と、
第２の主電極の歯部及びその上の第４の主電極の長手方
向に沿った単位長さ当りの抵抗の和との比が０.５から
２.０の間にあることを特徴とする請求項１４，１５，
１６，１７または１８記載の横型絶縁ゲートトランジス
タ。 - 【請求項２０】主表面を有する第１導電型の第１の半導
体領域と、主表面から第１の半導体領域内に延びそれぞ
れストライプ形状を有する複数個の部分を有し、各部分
が長手方向を揃えて長手方向と直角方向に交互に並設さ
れた第２導電型の第２の半導体領域及び第３の半導体領
域と、主表面から第２の半導体領域の各部分内に延びか
つ第２の半導体領域の長手方向に沿って形成された第１
導電型の第４の半導体領域と、主表面上において第１，
第２及び第４の半導体領域にまたがって形成された第１
の絶縁層と、第１の絶縁層に隣接し第１及び第３の半導
体領域にまたがって形成された第２の絶縁層と、第１の
絶縁層を介して第１，第２及び第４の半導体領域にまた
がって形成されかつ第２の絶縁層上に延びる制御電極
と、櫛型形状を有しその歯部が主表面において第２及び
第４の半導体領域に電気的に接続され、第３の絶縁層を
介して制御電極上及び第１の半導体領域上に延びた第１
の主電極と、櫛型形状を有しその歯部が主表面において
第３の半導体領域に電気的に接続され、第２の絶縁層上
に形成された第４の絶縁層を介して第１の半導体領域上
に延びた第２の主電極とを有し、第１の主電極の歯部の
長手方向に沿った単位長さ当りの抵抗と、第２の主電極
の歯部の長手方向に沿った単位長さ当りの抵抗が略等し
いことを特徴とする横型絶縁ゲートトランジスタ。 - 【請求項２１】第１の主電極と第２の主電極の各歯部の
長手方向に沿った単位長さ当りの抵抗の比が０.５から
２.０の間にあることを特徴とする請求項２０記載の横
型絶縁ゲートトランジスタ。 - 【請求項２２】主表面を有する第１導電型の第１の半導
体領域と、主表面から第１の半導体領域内に延びそれぞ
れストライプ形状を有する複数個の部分を有し、各部分
が長手方向を揃えて長手方向と直角方向に交互に並設さ
れた第２導電型の第２の半導体領域及び第３の半導体領
域と、主表面から第２の半導体領域の各部分内に延びか
つ第２の半導体領域の長手方向に沿って形成された第１
導電型の第４の半導体領域と、主表面上において第１，
第２及び第４の半導体領域にまたがって形成された第１
の絶縁層と、第１の絶縁層に隣接し第１，３の半導体領
域にまたがって形成された第２の絶縁層と、第１の絶縁
層を介して第１，第２及び第４の半導体領域にまたがっ
て形成されかつ第２の絶縁層上に延びる制御電極と、櫛
型形状を有しその歯部が主表面において第２及び第４の
半導体領域に電気的に接続され、第３の絶縁層を介して
制御電極上及び第１の半導体領域上に延びた第１の主電
極と、櫛型形状を有しその歯部が主表面において第３の
半導体領域に電気的に接続され、第２の絶縁層上に形成
された第４の絶縁層を介して第１の半導体領域上に延び
た第２の主電極と、第１の主電極の歯部の一部上に積層
され第５の絶縁層を介して第１の主電極の歯部の他の部
分上に延びた第３の主電極と、第２の主電極の歯部の一
部上に積層され第６の絶縁層を介して第２の主電極の歯
部の他の部分上に延びた第４の主電極とを有し、第１の
主電極の歯部及びその上の第３の主電極の長手方向に沿
った単位長さ当りの抵抗の和と、第２の主電極の歯部及
びその上の第４の主電極の長手方向に沿った単位長さ当
りの抵抗の和とが略等しいことを特徴とする横型絶縁ゲ
ートトランジスタ。 - 【請求項２３】第１の主電極の歯部及びその上の第３の
主電極の長手方向に沿った単位長さ当りの抵抗の和と、
第２の主電極の歯部及びその上の第４の主電極の長手方
向に沿った単位長さ当りの抵抗の和との比が０.５から
２.０の間にあることを特徴とする請求項２２記載の横
型絶縁ゲートトランジスタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186106A JP2650519B2 (ja) | 1991-07-25 | 1991-07-25 | 横型絶縁ゲートトランジスタ |
| EP92306464A EP0526037B1 (en) | 1991-07-25 | 1992-07-15 | Lateral insulated gate bipolar transistor and corresponding array |
| DE69222380T DE69222380T2 (de) | 1991-07-25 | 1992-07-15 | Lateraler, bipolarer Transistor mit isolierter Steuerelektrode und entsprechende Mehrfachanordnung |
| US07/917,990 US5343052A (en) | 1991-07-25 | 1992-07-24 | Lateral insulated gate bipolar transistor |
| KR1019920013334A KR100281251B1 (ko) | 1991-07-25 | 1992-07-25 | 가로형 절연게이트 바이폴라 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186106A JP2650519B2 (ja) | 1991-07-25 | 1991-07-25 | 横型絶縁ゲートトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529614A true JPH0529614A (ja) | 1993-02-05 |
| JP2650519B2 JP2650519B2 (ja) | 1997-09-03 |
Family
ID=16182470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3186106A Expired - Fee Related JP2650519B2 (ja) | 1991-07-25 | 1991-07-25 | 横型絶縁ゲートトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5343052A (ja) |
| EP (1) | EP0526037B1 (ja) |
| JP (1) | JP2650519B2 (ja) |
| KR (1) | KR100281251B1 (ja) |
| DE (1) | DE69222380T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580108B1 (en) | 1999-02-04 | 2003-06-17 | Hitachi, Ltd. | Insulated gate bipolar transistor decreasing the gate resistance |
| EP2863439A1 (en) | 2013-10-17 | 2015-04-22 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206469A (ja) * | 1992-01-29 | 1993-08-13 | Hitachi Ltd | 絶縁ゲート型バイポーラトランジスタ |
| DE69624305T2 (de) * | 1995-03-23 | 2003-06-26 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem ligbt element |
| JP3581447B2 (ja) * | 1995-08-22 | 2004-10-27 | 三菱電機株式会社 | 高耐圧半導体装置 |
| SE509780C2 (sv) * | 1997-07-04 | 1999-03-08 | Ericsson Telefon Ab L M | Bipolär effekttransistor och framställningsförfarande |
| TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US7211828B2 (en) | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| US7230271B2 (en) * | 2002-06-11 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof |
| JP2004146364A (ja) * | 2002-09-30 | 2004-05-20 | Ngk Insulators Ltd | 発光素子及びそれを具えるフィールドエミッションディスプレイ |
| US7067970B2 (en) * | 2002-09-30 | 2006-06-27 | Ngk Insulators, Ltd. | Light emitting device |
| US7202504B2 (en) | 2004-05-20 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| US7045830B1 (en) * | 2004-12-07 | 2006-05-16 | Fairchild Semiconductor Corporation | High-voltage diodes formed in advanced power integrated circuit devices |
| US7329566B2 (en) | 2005-05-31 | 2008-02-12 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| US7180158B2 (en) * | 2005-06-02 | 2007-02-20 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| US7244989B2 (en) * | 2005-06-02 | 2007-07-17 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| JP5208591B2 (ja) | 2007-06-28 | 2013-06-12 | 株式会社半導体エネルギー研究所 | 発光装置、及び照明装置 |
| US8020128B2 (en) | 2009-06-29 | 2011-09-13 | International Business Machines Corporation | Scaling of bipolar transistors |
| US8119522B1 (en) | 2010-11-08 | 2012-02-21 | International Business Machines Corporation | Method of fabricating damascene structures |
| TWI489601B (zh) * | 2011-05-03 | 2015-06-21 | Ind Tech Res Inst | 電子元件封裝結構 |
| US9905558B1 (en) | 2016-12-22 | 2018-02-27 | Texas Instruments Incorporated | Conductivity modulated drain extended MOSFET |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173365A (ja) * | 1986-11-26 | 1988-07-16 | ゼネラル・エレクトリック・カンパニイ | ラテラル形絶縁ゲート半導体装置とその製法 |
| US4933740A (en) * | 1986-11-26 | 1990-06-12 | General Electric Company | Insulated gate transistor with vertical integral diode and method of fabrication |
| US4717679A (en) * | 1986-11-26 | 1988-01-05 | General Electric Company | Minimal mask process for fabricating a lateral insulated gate semiconductor device |
| JPH0821713B2 (ja) * | 1987-02-26 | 1996-03-04 | 株式会社東芝 | 導電変調型ｍｏｓｆｅｔ |
| JPH02208952A (ja) * | 1989-02-08 | 1990-08-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH0793434B2 (ja) * | 1989-05-23 | 1995-10-09 | 株式会社東芝 | 半導体装置 |
-
1991
- 1991-07-25 JP JP3186106A patent/JP2650519B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-15 DE DE69222380T patent/DE69222380T2/de not_active Expired - Fee Related
- 1992-07-15 EP EP92306464A patent/EP0526037B1/en not_active Expired - Lifetime
- 1992-07-24 US US07/917,990 patent/US5343052A/en not_active Expired - Lifetime
- 1992-07-25 KR KR1019920013334A patent/KR100281251B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580108B1 (en) | 1999-02-04 | 2003-06-17 | Hitachi, Ltd. | Insulated gate bipolar transistor decreasing the gate resistance |
| EP2863439A1 (en) | 2013-10-17 | 2015-04-22 | Renesas Electronics Corporation | Semiconductor device |
| US9583604B2 (en) | 2013-10-17 | 2017-02-28 | Renesas Electronics Corporation | Semiconductor device with improved short circuit capability |
| US10128359B2 (en) | 2013-10-17 | 2018-11-13 | Renesas Electronics Corporation | Semiconductor device with improved short circuit capability |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0526037A1 (en) | 1993-02-03 |
| DE69222380T2 (de) | 1998-04-30 |
| EP0526037B1 (en) | 1997-09-24 |
| KR930003420A (ko) | 1993-02-24 |
| KR100281251B1 (ko) | 2001-02-01 |
| DE69222380D1 (de) | 1997-10-30 |
| JP2650519B2 (ja) | 1997-09-03 |
| US5343052A (en) | 1994-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650519B2 (ja) | 横型絶縁ゲートトランジスタ | |
| KR100398532B1 (ko) | 절연 게이트 트랜지스터 | |
| JP4090747B2 (ja) | 絶縁ゲート型半導体装置 | |
| US5519245A (en) | Insulated gate bipolar transistor with reverse conducting current | |
| JP4185157B2 (ja) | 半導体素子及び電気機器 | |
| US5703383A (en) | Power semiconductor device | |
| US9620595B2 (en) | Semiconductor device | |
| JP2635828B2 (ja) | 半導体装置 | |
| JP5652409B2 (ja) | 半導体素子 | |
| JP4230681B2 (ja) | 高耐圧半導体装置 | |
| JP4852188B2 (ja) | 半導体装置 | |
| JP2004363477A (ja) | 絶縁ゲート型半導体装置 | |
| JP3415441B2 (ja) | 半導体装置 | |
| JP3755231B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3171911B2 (ja) | 電力用半導体素子 | |
| JP3988573B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3278534B2 (ja) | Ｍｏｓゲート型電力用半導体素子とその駆動方法 | |
| JPH0783125B2 (ja) | 半導体装置 | |
| JPH11330453A (ja) | 横形絶縁ゲート型トランジスタ | |
| JP2000077657A (ja) | 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置 | |
| JP2797890B2 (ja) | 複合半導体装置 | |
| JP3300544B2 (ja) | 電力用半導体装置 | |
| JP3278468B2 (ja) | 半導体装置 | |
| JP2001274406A (ja) | 半導体装置 | |
| JPH06112496A (ja) | 絶縁ゲート型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |