JPH05258986A - はんだチップ付加電子部品、及び部品リードはんだチップ付加装置、及び電子部品はんだ付加方法 - Google Patents

はんだチップ付加電子部品、及び部品リードはんだチップ付加装置、及び電子部品はんだ付加方法

Info

Publication number
JPH05258986A
JPH05258986A JP4055565A JP5556592A JPH05258986A JP H05258986 A JPH05258986 A JP H05258986A JP 4055565 A JP4055565 A JP 4055565A JP 5556592 A JP5556592 A JP 5556592A JP H05258986 A JPH05258986 A JP H05258986A
Authority
JP
Japan
Prior art keywords
solder
component
electronic component
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4055565A
Other languages
English (en)
Other versions
JP2840995B2 (ja
Inventor
Takeo Mogi
武男 茂木
Masatoshi Magara
雅利 真柄
Kazuo Usami
和男 宇佐美
Satoshi Chiba
聡 千葉
Tatsuyuki Konagaya
龍之 小長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4055565A priority Critical patent/JP2840995B2/ja
Publication of JPH05258986A publication Critical patent/JPH05258986A/ja
Application granted granted Critical
Publication of JP2840995B2 publication Critical patent/JP2840995B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 プリント回路板の表面実装において、高密実
装化によるはんだ付部の極少化に対応する為、予め電子
部品のはんだ付部に必要なはんだチップを付加し、はん
だペースト印刷工程を廃止した高密度はんだ付プロセス
の確立。 【構成】 電子部品のICリードフレーム、チップ部品
電極部等、部品本体2Aの状態で部品リード4にはんだ
チップ27を付加し、リフローにより、このはんだチッ
プ27を溶融させ、プリント回路板上のランド部へ、電
子部品をはんだ付接続するものである。 【効果】 従来は、はんだペーストを印刷し、このはん
だペーストを高温(リフロー)で再溶融させていたた
め、部品毎に必要なはんだ量(高さ)が制御できなかった
が、本発明では部品個々にはんだ付部に必要な量のはん
だチップの大きさを設定でき、又印刷精度に左右されな
いため、はんだペーストの印刷位置ずれに伴うはんだ付
漏れや、はんだボール発生防止等の効果がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明ははんだチップ付加電子部
品、及び部品リードはんだチップ付加装置、及び電子部
品はんだ付加方法に係り、特に表面実装プリント回路板
への電子部品の搭載に於けるはんだ付けに好適なはんだ
チップ付加電子部品、及び部品リードはんだチップ付加
装置、及び電子部品はんだ付加方法に関する。
【0002】
【従来の技術】従来のこの種の技術は、電子技術雑誌等
に採りあげられているように、表面実装プリント回路板
への電子部品の表面実装は図18に示す形状が一般的に
用いられている。図18及び図19に示すように、プリ
ント回路板1とIC部品等の部品本体2との関係は、プ
リント回路板1上のランド3に部品リード4をはんだ5
で接着し、このランド3を介してプリント回路板1に部
品本体2が設置される。ランド3の間隔が部品リードピ
ッチ6である。図19はプリント回路板1のランド3と
部品リード4、及びはんだ5との関係を示す拡大図であ
る。
【0003】基本的には図20のように、部品リード4
とランド3との間に、はんだペースト7を置き、このは
んだペースト7を溶融させてはんだ5として接続するも
のである。この従来技術のプロセスの基本ははんだペー
スト7の印刷であり、その内容は図21に示されるよう
に、プリント回路板1の上に配置した、メタルマスク8
の表面を移動するスキージ9により、印刷前はんだペー
スト7Aはメタルマスク8の開口部10を通り、はんだ
ペースト7の状態でランド3に印刷される。
【0004】このはんだペースト7の印刷を含めた、表
面実装プリント回路板1への電子部品2の部品搭載ライ
ンを図22に、また、プリント回路板1へのはんだ付の
拡大断面によるプロセスを図23に示す。
【0005】図22の部品搭載ラインは一般的に用いら
れている基本設備配置を示したものである。プリント回
路板供給部にあたるローダ38、とプリント板ラック3
9、次いではんだペースト7Aを図21の方法で印刷す
る印刷機40、このはんだペースト7の上に電子部品2
を搭載する部品搭載機41、はんだペースト7を溶融さ
せるはんだリフロー機42、搭載終了プリント回路板1
の回収用アンローダ43により構成される。部品搭載機
41への電子部品の供給方法のひとつとして、はんだチ
ップなしパレット28等のパレットにより供給される。
【0006】図23に従来技術のプロセスを断面図を用
いて示す。工程は表面実装プリント回路板1の断面状
態を、工程は印刷機40の機能を示したもので、工程
はプリント回路板1とその上にメタルマスク8が配置
された状態を示す。工程はんだペーストの印刷工程を
示す、印刷前はんだペースト7Aはスキージ9によりメ
タルマスク8を通りランド3に転写され、工程では、
はんだペースト7の状態となる。工程は部品搭載機4
1の機能を示すもので、はんだペースト7の上に部品本
体2の部品リード4が搭載され、次いで工程にて、リ
フロー機42により高温下ではんだペースト7がリフロ
ーされて、はんだ5となり、部品本体2とプリント回路
板1とが接続される。
【0007】しかしながら、部品リード4の変形量26
は調査によると、図24に示されるような分布となって
おり、最高170μmとなっている。また部品リード4
の浮き寸法11は図25に示されるように60μmの値
が見られる。
【0008】さらに、プリント回路板1のランド3と、
はんだペースト7及び部品リード4との位置関係を図2
6に示す、通常のはんだペースト7との位置ずれ寸法1
2は最高0.12mm、部品リード4との位置ずれ寸法1
3は0.1mm程度見られる。図26中の(a)は正常な
場合、(b)ははんだペースト7がずれている場合、
(c)は部品リード4が横方向ずれ部品リード46とな
っている場合、(d)は部品リード4が浮き部品リード
47となっている場合を示している。
【0009】図27は図23のプロセスを矢印方向視図
したものでその拡大図である。図27中の(a)はラン
ド3とはんだペースト7、及び部品リード4との位置関
係が正常の時のプロセスを示す、はんだペースト7はは
んだ球12とペースト15により構成されている。また
(b)は(a)に対しはんだペースト7が印刷時にずれ
た状態を、(c)は更に部品リード4がはんだペースト
7と反対にずれた状態でのプロセスを示している。
【0010】さらに(I)の工程は部品搭載前を、(I
I)の工程は部品搭載を、(III)の工程はリフロー開始
時、(IV)の工程はリフロー完了時を示す。(II)の工
程ではんだペースト7は部品搭載時に圧力で変形され
る。ついで(III)の工程のリフロー開始時の熱によ
り、ペースト15が軟化し一部がプリント回路板1へ流
失するが、はんだ球14は留まり溶融し、(IV)の工程
で硬化しはんだ5となる。しかし、(b)及び(c)の
時はペースト15が軟化しプリント回路板1へ流失する
とき、はんだ球14も流れだし、リフロー時のはんだ球
14同志の凝縮により、はんだボール16となる。さら
にランド3とランド3とをはんだボール16でつなぎは
んだ5によるブリッチとなることがある。(c)の場合
では、更に部品リード4がずれるため、はんだペースト
7と部品リード4とが接触しないために部品リード4と
ランド3ははんだ付けされない。
【0011】このように従来は、はんだペースト7の印
刷技術がプリント回路板1のはんだ付けの信頼性に大き
な比重を占めていた。
【0012】
【発明が解決しようとする課題】上記従来技術では図2
7に示したように、部品リード4の横方向変形量26が
大きく変形したとき、または大きくリード浮き11した
とき、部品リード4ははんだペースト7に接触しない。
このためリフロー時はんだペースト7は溶融しても、は
んだ5が部品リード4とランド3とを接続できずにラン
ド3の表面全体に拡がり、またははんだボール16とな
ってしまう点について配慮がされておらず、はんだ付け
ができないという問題があった。
【0013】本発明の目的は、従来技術におけるはんだ
ペースト7の量(高)、又は部品リード4の横方向変形量
26、リードの浮き11により、図27に示すようなは
んだ付けの不具合に鑑みなされたもので、プリント回路
板の表面実装において、高密実装化による、はんだ付部
の極少化に対応するため、あらかじめ電子部品のはんだ
付部に必要なはんだチップを付加することにより、はん
だペースト印刷工程を廃止した、高密度はんだ付プロセ
スを確立することである。
【0014】
【課題を解決するための手段】上記目的は、表面実装プ
リント回路板に実装される電子部品の本体又は本体部品
側に、あらかじめ所定量のはんだチップが付加されてい
ることを特徴とするはんだチップ付加電子部品によって
達成される。
【0015】また、上記目的を達成するために本発明
は、表面実装プリント回路板に実装される電子部品のリ
ードをはんだ付けするはんだチップ付加電子部品におい
て、前記電子部品のリードピッチが0.5mm以下、ま
た縦横寸法がそれぞれ、1.25mm、2.0mm以下
のチップ部品に対し、あらかじめ所定量のはんだチップ
が付加されていることを特徴とするものである。
【0016】また、表面実装プリント回路板に実装され
る電子部品のリードをはんだ付けする部品リードはんだ
チップ付加装置において、前記電子部品のリードに付加
するはんだペーストを充填する溝の形成されたチップ付
パレットと、該チップ付パレット上に電子部品のリード
を搭載して加熱押圧する手段とを備えたことを特徴とす
るものである。
【0017】また、表面実装プリント回路板に実装され
る電子部品をはんだ付けする電子部品はんだ付加方法に
おいて、前記電子部品の本体又は本体部品側にあらかじ
め所定量のはんだチップを付加し、該はんだチップと該
はんだチップにより接続する側の部品との間に、高粘性
フラックスを介在させてはんだ付けすることを特徴とす
るものである。
【0018】
【作用】上記構成によれば、例えば電子部品の部品リー
ドに付加されたはんだチップは、リフロー時溶融し、重
力により相手側部品である例えばランド上に接触するの
で、はんだ接続部どうしが離れていても確実に接続する
ことができる。このとき、このはんだチップは個々の部
品リードの形状、重量、リード変形量に対応した形状を
用いることができるため、電子部品に個別に対応したチ
ップ付パレット等を用いてはんだ量を設定することがで
きる。また、高粘性フラックスを介在させることによ
り、部品リードを仮固定することができる。
【0019】
【実施例】以下、本発明のいくつかの実施例を、図面を
参照して説明する。尚、従来技術の説明における同一構
造部分は同一符号を付してその説明を省略する。
【0020】図1は本発明の1実施例の電子部品を示
し、図18に示されるSOP型部品の部品リード4のは
んだ付側に予めはんだチップ27を付加してチップ付部
品本体2Aとしたものである。図2はそのはんだ付部を
拡大した図で、プリント回路板上のランド3に接続する
ために、IC部品等の部品リード4のはんだ付け側にあ
らかじめはんだチップ27を付加してある。
【0021】図3による電子部品本体2のリード4への
はんだチップ付加装置36の構成を示したものである。
また図5はチップ付パレットキャリヤ37へのはんだペ
ースト7Aの塗布方法を示したものである。
【0022】次に本発明におけるはんだ付プロセスの一
実施例を説明する。図3は本発明の一実施例である部品
リードはんだチップ付加装置の機能を示す説明図、図4
は図3の部品搭載エリア部31の部品とチップ付パレッ
トとの位置関係図、図5は図3のはんだペースト塗布エ
リア45におけるチップ付パレットヘのはんだペースト
塗布工程を示す図、図6は図5のAーA断面を示し、部
品リードはんだチップ付装置における部品リードのはん
だ付けの工程図である。
【0023】図3による動作手順ははんだチップ27の
ない、初期状態の電子部品本体2が収納されているはん
だチップなしパレット28がセットされ、これに対し、
はんだペースト塗布エリア45にて、図6の(a)の断
面状態のチップ付パレット37の溝へ、図5に示すよう
にはんだペースト7Aが塗り付けられ、図6の(b)の
断面状態とした上で次いで部品搭載エリア31へ送られ
る。このエリア31にて、はんだチップなしパレット2
8より、電子部品本体2を部品移動ピッカ34により取
出し、送られて、図6の(c)の断面図状態の位置関係
に電子部品本体2が搭載される。またその電子部品本体
2とチップ付パレット37との概要を図4に示す。
【0024】電子部品本体2が載った状態でチップ付パ
レット37は加熱溶融エリア32に移動し、加熱フード
33により約210℃に加熱され、また部品移動兼加熱
用ピッカ35により、加熱時に電子部品本体2の本体を
押すことにより、チップ付パレット37のはんだペース
ト7の中へ部品リード4がくい込み、変形した部品リー
ド46、47を矯正させ冷却し、図6の(d)の状態と
する。
【0025】通常はんだペースト7Aは再溶融すること
により、はんだ金属となり、その体積ははんだペースト
7時の約50%となること、及び部品リード4の変形矯
正からもチップ付パレット37のはんだペースト塗込め
溝49は、図6に示すようにV字形とした。
【0026】冷却後の電子部品本体2Aは、はんだチッ
プ付後パレット29へ移載される。またチップ付パレッ
ト28はチップ付パレット用キャリヤ30により次の位
置へ送られ、はんだペースト塗布エリア45への待機に
入る。
【0027】以上により、電子部品本体2へはんだチッ
プが付加された電子部品本体2Aは、本発明による面付
実装ラインへ供給される。図7は、図22に示した従来
の部品搭載ラインに対し、本発明による相違を示す部品
搭載ラインである。本実施例の部品搭載ラインでは高粘
性フラックス塗布機44の追加がある。この高粘性フラ
ックス塗布機44は本発明のはんだチップ付電子部品本
体2Aの仮固定用に設けたものである。具体的には、こ
の搭載時の仮固定のため、高精度フラックス塗布機44
により、プリント回路板1の高密実装部品の部分へ、高
粘性フラックス19を前もって塗布される。
【0028】次いで、はんだチップ付加装置36によ
り、電子部品本体2へはんだクリーム7A(印刷前はん
だペースト7A)を塗布し、溶融させ、部品リード4へ
はんだ付し、はんだチップ付電子部品としたうえで、は
んだチップ付後パレット29とし、部品搭載機41から
プリント回路板1へ搭載される。
【0029】次に本発明によるはんだ付プロセスを図8
〜図10により説明する。図8は面付け実装プリント回
路板の断面図を用いて示した本発明によるはんだ付プロ
セスである。図9はプリント板と部品リードとの関係
図、図10は図8のA矢指図を用いた本発明の特徴を示
すプロセス拡大図である。
【0030】図8中の工程は表面実装プリント回路板
1の断面状態を、工程はプリント回路板1とその上に
高粘性フラックス19が塗布された状態を示す。工程
は部品本体2Aの搭載前の位置関係を示す。工程では
この上に部品本体2Aが搭載され、高粘性フラックス1
9により仮固定される。次いで工程にて、高温下では
んだチップはリフローされ、高粘性フラックス19の活
性力により、流動性を増しランド3に拡がり、はんだ5
となり、部品本体2Aとプリント回路板1とが接続され
る。
【0031】この状態、特に図8の工程の状態でA矢
印方向から見た図を図9に示した。部品リード4の横方
向ズレ部品リード46、及び浮き部品リード47のラン
ド3との位置関係は図9に示されるように、このはんだ
量と部品リード変形46、47の関係により、ランド3
とのはんだ付が可能といえる。
【0032】本発明のはんだ付プロセスの特徴を図10
により説明する。本図は図8のプロセスの矢印方向視図
で、且つその拡大図である。図10中の(a)はランド
3と部品リード4との位置関係が正常の時のプロセスを
示す。また(b)は(a)に対し部品リード4がランド
3とずれた状態を、(c)は部品リード4が規定寸法よ
り浮いている状態の例を示す。さらに図10中の(I)
の工程は部品搭載前を、(II)の工程は部品搭載後を、
(III)の工程はリフロー開始時、(IV)の工程はリフ
ロー完了時を示す。(b)の場合は部品リード4の横方
向変形量26が発生しても、はんだ強度、電気的空間よ
り求めたはんだチップ27の量以内であればはんだ付が
可能であることを示している。またはんだボール16も
はんだペースト7がないため発生が少ない。(c)は部
品リード4が部品リード浮き11を発生しても、(b)
と同様にはんだチップ27の量を求めればはんだ付が可
能であることを示している。
【0033】図11、図12は、それぞれはんだ付け部
に於けるA方向断面図、B方向断面図である。なお、A
方向、B方向は従来例で説明した図19による。図11
及び図12において、必要なはんだ量Vは下記の数式
(1)にて求められる。 V= (l1×l2×g)+(L1−l1)×h×l2+(L2−l1)×h×l1‥‥(1) 即ち、横方向ランドはんだ付寸法L1、縦方向ランドは
んだ付寸法L2、横方向部品リードはんだ付寸法l1、縦
方向部品リードはんだ付寸法l2、ランド3と部品リー
ド4とのあき寸法、はんだフィレット高さh、との関係
で更に寸法誤差(横方向変形量26、部品リード浮き1
1)を含めた量で求められる。
【0034】また、本発明の応用例を以下に示す。図1
3にICリードフレーム20のリードはんだ付部に本発
明のはんだチップ17の付加した例で、図14はその断
面を示す。図15は一般的に使用されているチップ形部
品の外観図であるが、図16はそのチップ部品23の電
極部24のはんだ付部へ、本発明を応用したはんだチッ
プ34の付加した例、図17はチップ部品23の電極部
24の全周囲にはんだチップ25を付加した例である。
【0035】
【発明の効果】本発明によれば、従来技術がはんだ供給
をはんだペーストにより依存していたのに対し、はんだ
チップにより部品毎に必要なはんだ量を安定して供給で
きるので、位置合せ精度、量或いは高さ精度の管理が困
難なはんだペーストの印刷工程が不要となる。
【図面の簡単な説明】
【図1】図1は本発明の一実施例を示すSOP型表面実
装部品の外観図。
【図2】図2は本発明の一実施例を示すSOP型表面実
装部品のリード部とプリント回路板のランド部の拡大
図。
【図3】図3は本発明による部品リードはんだチップ付
装置の機能図。
【図4】図4は部品搭載エリア部の部品とチップ付パレ
ットとの位置関係図。
【図5】図5はチップ付パレットヘのはんだペースト塗
布工程図。
【図6】図6は断面を用いた部品リードはんだチップ付
機の工程図。
【図7】図7は本発明によるの面付実装プリント回路板
部品搭載ライン図。
【図8】図8は面付け実装プリント回路板の断面図を用
い示した本発明によるはんだ付プロセス図。
【図9】図9は本発明によるプリント板と部品リードと
の関係図。
【図10】図10は図8のA矢指図を用いて本発明の特
徴を示すプロセス拡大図。
【図11】図11は図19のA方向断面とはんだの寸法
を示す図。
【図12】図12は図19のB方向断面とはんだの寸法
を示す図。
【図13】図13は本発明を用いたときのICリードフ
レームの外観図。
【図14】図14は図13のAーA方向断面図。
【図15】図15は従来のチップ型部品の外観図。
【図16】図16は図15のものに本発明を適用したチ
ップ型部品の外観図。
【図17】図17は本発明を応用したチップ型部品の外
観説明図。
【図18】図18は一般の面付実装プリント回路板の部
品が実装された一部分図。
【図19】図19は一般のSOP型ICリードとプリン
ト回路板のはんだ付部の拡大図。
【図20】図20は一般のはんだペースト印刷工法のと
きの部品リードとはんだペースト及びランドとの上下関
係を示す拡大図。
【図21】図21ははんだペーストを印刷する状態のモ
デル図。
【図22】図22は一般の面付実装プリント回路板部品
搭載ライン図。
【図23】図23は一般の面付実装プリント回路板の断
面図による、従来のはんだペースト印刷工法を用いたは
んだ付プロセス図。
【図24】図24は一般のSOP型表面実装部品の横方
向リード変形量とその分布図。
【図25】図25は一般のSOP形表面実装部品のリー
ド浮き寸法分布図。
【図26】図26はプリント回路板とはんだペースト印
刷位置誤差と部品の位置決め誤差との関係を示す断面
図。
【図27】図27は従来のはんだペースト印刷工法を用
いたはんだ付プロセス時の拡大図。
【符号の説明】
1 プリント回路板 2 部品本体 2A チップ付部品本体 3 ランド 4 部品リード 5 はんだ 6 部品リードピッチ 7 はんだペースト 7A 印刷前はんだペースト 8 メタルマスク 9 スキージ 10 メタルマスク開口部 11 部品リード浮き寸法 12 プリント回路板とはんだペーストとの位置ずれ寸
法 13 プリント回路板と部品リードとの位置ずれ寸法 14 はんだ球 15 ペースト 16 はんだボール 17 ICフレームはんだチップ 19 高粘性フラックス 20 成形前ICリードフレーム 21 ICチップ 22 ワイヤ 23 チップ部品本体 24 チップ部品電極 25 チップ部品電極に付加したはんだチップ 26 横方向部品リード変形量 27 はんだチップ 28 はんだチップなしパレット 29 はんだチップ付後パレット 30 チップ付パレット用キャリア 31 部品搭載エリア 32 加熱再溶融エリア 33 加熱フード 34 部品移動ピッカ 35 部品移動兼加熱用ピッカ 36 部品リードはんだチップ付加装置 37 チップ付パレット 38 ローダ 39 プリント板ラック 40 印刷機 41 部品搭載機 42 はんだリフロー機 43 アンローダ 44 高粘性フラックス塗布機 45 はんだペースト塗布エリア 46 横方向ズレ部品リード 47 浮き部品リード 48 横方向浮き有部品リード 49 はんだペースト塗込め溝 L1、L2、l1、l2 幅方向部品リードはんだ付寸法 g ランドと部品リードとのあき寸法 h はんだフィレット高さ寸法
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千葉 聡 茨城県日立市大みか町5丁目2番1号 株 式会社日立製作所大みか工場内 (72)発明者 小長谷 龍之 茨城県日立市大みか町5丁目2番1号 株 式会社日立製作所大みか工場内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 表面実装プリント回路板に実装される電
    子部品の本体又は本体部品側に、あらかじめ所定量のは
    んだチップが付加されていることを特徴とするはんだチ
    ップ付加電子部品。
  2. 【請求項2】 表面実装プリント回路板に実装される電
    子部品のリードをはんだ付けするはんだチップ付加電子
    部品において、前記電子部品のリードピッチが0.5m
    m以下、また縦横寸法がそれぞれ、1.25mm、2.
    0mm以下のチップ部品に対し、あらかじめ所定量のは
    んだチップが付加されていることを特徴とするはんだチ
    ップ付加電子部品。
  3. 【請求項3】 前記電子部品は、はんだメッキ又ははん
    だ浸漬部の上に、更にはんだチップを付加したものであ
    る請求項1又は2記載のはんだチップ付加電子部品。
  4. 【請求項4】 前記電子部品は、集積回路リードフレー
    ム又はチップ部品電極である請求項1又は2記載のはん
    だチップ付加電子部品。
  5. 【請求項5】 表面実装プリント回路板に実装される電
    子部品のリードをはんだ付けする部品リードはんだチッ
    プ付加装置において、前記電子部品のリードに付加する
    はんだペーストを充填する溝の形成されたチップ付パレ
    ットと、該チップ付パレット上に電子部品のリードを搭
    載して加熱押圧する手段とを備えたことを特徴とする部
    品リードはんだチップ付加装置。
  6. 【請求項6】 表面実装プリント回路板に実装される電
    子部品をはんだ付けする電子部品はんだ付加方法におい
    て、前記電子部品の本体又は本体部品側にあらかじめ所
    定量のはんだチップを付加し、該はんだチップと該はん
    だチップにより接続する側の部品との間に、高粘性フラ
    ックスを介在させてはんだ付けすることを特徴とする電
    子部品はんだ付加方法。
JP4055565A 1992-03-13 1992-03-13 電子部品リードはんだチップ付加方法 Expired - Lifetime JP2840995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4055565A JP2840995B2 (ja) 1992-03-13 1992-03-13 電子部品リードはんだチップ付加方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4055565A JP2840995B2 (ja) 1992-03-13 1992-03-13 電子部品リードはんだチップ付加方法

Publications (2)

Publication Number Publication Date
JPH05258986A true JPH05258986A (ja) 1993-10-08
JP2840995B2 JP2840995B2 (ja) 1998-12-24

Family

ID=13002234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4055565A Expired - Lifetime JP2840995B2 (ja) 1992-03-13 1992-03-13 電子部品リードはんだチップ付加方法

Country Status (1)

Country Link
JP (1) JP2840995B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852571B2 (en) 2003-03-14 2005-02-08 Renesas Technology Corp. Method of manufacturing stacked semiconductor device
CN103785920A (zh) * 2012-10-26 2014-05-14 环旭电子股份有限公司 电子元件的上焊料方法
CN105578794A (zh) * 2014-10-15 2016-05-11 环旭电子股份有限公司 电子元件的定位治具
CN111654981A (zh) * 2020-07-02 2020-09-11 四川耀讯电子科技有限公司 一种pcba柔性电路板的smt回流焊工艺
CN112055461A (zh) * 2019-06-05 2020-12-08 Fdk株式会社 高密度安装模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161696A (ja) * 1986-12-25 1988-07-05 ティーディーケイ株式会社 電子部品の表面実装方法
JPH0167725U (ja) * 1987-10-26 1989-05-01
JPH01146315A (ja) * 1987-12-02 1989-06-08 Matsushita Electric Ind Co Ltd チップ部品
JPH01260899A (ja) * 1988-04-11 1989-10-18 Nec Corp デュアルインライン型半導体装置の実装方法
JPH01308038A (ja) * 1988-06-06 1989-12-12 Hitachi Cable Ltd 半田供給方法
JPH0254989A (ja) * 1988-08-19 1990-02-23 Sony Corp 電子部品の半田付け方法
JPH0373562A (ja) * 1989-08-14 1991-03-28 Hitachi Ltd 電子部品およびその製造に用いられるリードフレーム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161696A (ja) * 1986-12-25 1988-07-05 ティーディーケイ株式会社 電子部品の表面実装方法
JPH0167725U (ja) * 1987-10-26 1989-05-01
JPH01146315A (ja) * 1987-12-02 1989-06-08 Matsushita Electric Ind Co Ltd チップ部品
JPH01260899A (ja) * 1988-04-11 1989-10-18 Nec Corp デュアルインライン型半導体装置の実装方法
JPH01308038A (ja) * 1988-06-06 1989-12-12 Hitachi Cable Ltd 半田供給方法
JPH0254989A (ja) * 1988-08-19 1990-02-23 Sony Corp 電子部品の半田付け方法
JPH0373562A (ja) * 1989-08-14 1991-03-28 Hitachi Ltd 電子部品およびその製造に用いられるリードフレーム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852571B2 (en) 2003-03-14 2005-02-08 Renesas Technology Corp. Method of manufacturing stacked semiconductor device
CN103785920A (zh) * 2012-10-26 2014-05-14 环旭电子股份有限公司 电子元件的上焊料方法
CN105578794A (zh) * 2014-10-15 2016-05-11 环旭电子股份有限公司 电子元件的定位治具
CN112055461A (zh) * 2019-06-05 2020-12-08 Fdk株式会社 高密度安装模块
CN112055461B (zh) * 2019-06-05 2024-05-31 Fdk株式会社 高密度安装模块
CN111654981A (zh) * 2020-07-02 2020-09-11 四川耀讯电子科技有限公司 一种pcba柔性电路板的smt回流焊工艺

Also Published As

Publication number Publication date
JP2840995B2 (ja) 1998-12-24

Similar Documents

Publication Publication Date Title
US5615827A (en) Flux composition and corresponding soldering method
KR100483394B1 (ko) 고확실성을 가진 전자부품 패키징 방법
JPH05258986A (ja) はんだチップ付加電子部品、及び部品リードはんだチップ付加装置、及び電子部品はんだ付加方法
US20030027415A1 (en) Ball grid assembly with solder columns
JPH0846349A (ja) はんだ付け方法
JP3266414B2 (ja) はんだ供給法
JP2011258749A (ja) 電子部品の実装方法、電子部品の取り外し方法及び配線板
JP2646688B2 (ja) 電子部品の半田付け方法
JP2021125552A (ja) プリント回路板及びその製造方法並びにプリント配線板
JPH04314389A (ja) 電子部品の半田付け方法
JPH06164123A (ja) プリント基板
KR19990012613A (ko) 반도체 집적회로 및 전자 부품의 회로기판 실장방법
JP3237392B2 (ja) 電子部品の実装方法
JP2002026482A (ja) 電子部品の実装構造
Chung et al. Rework of BGA components
JP2002158247A (ja) 半田バンプの形成方法
JPH0750480A (ja) 電子部品の半田付け方法
JP3241525B2 (ja) プリント配線板の表面実装方法
JPH11177224A (ja) メタルマスク及びプリント配線板
JP2001251044A (ja) 表面実装部品の実装構造及び実装方法
JPH1098260A (ja) 予備はんだ付け方法とプレートおよび予備はんだ施工部品
JP2006286899A (ja) プリント配線板の製造方法
JP2639288B2 (ja) Qfp実装方法
JPH10233572A (ja) プリント配線基板
JP2006041121A (ja) リード端子付き電子部品及び電子部品の実装方法