JPH05233528A - バス制御方式及びコンピュータシステム - Google Patents

バス制御方式及びコンピュータシステム

Info

Publication number
JPH05233528A
JPH05233528A JP4030428A JP3042892A JPH05233528A JP H05233528 A JPH05233528 A JP H05233528A JP 4030428 A JP4030428 A JP 4030428A JP 3042892 A JP3042892 A JP 3042892A JP H05233528 A JPH05233528 A JP H05233528A
Authority
JP
Japan
Prior art keywords
bus
module
adapter
response
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4030428A
Other languages
English (en)
Other versions
JP3411300B2 (ja
Inventor
Nobukazu Kondo
伸和 近藤
Asashi Kaneko
浅司 金子
Koichi Okazawa
宏一 岡澤
Hideaki Genma
英明 源馬
Tetsuya Mochida
哲也 持田
Takehisa Hayashi
林　　剛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP03042892A priority Critical patent/JP3411300B2/ja
Publication of JPH05233528A publication Critical patent/JPH05233528A/ja
Priority to US08/544,727 priority patent/US5671371A/en
Priority to US08/847,974 priority patent/US5881255A/en
Priority to US09/203,621 priority patent/US5941973A/en
Priority to US09/296,660 priority patent/US6128688A/en
Priority to US09/514,351 priority patent/US6219738B1/en
Priority to US09/777,960 priority patent/US6341323B2/en
Priority to US09/991,925 priority patent/US6519667B2/en
Priority to US10/274,881 priority patent/US7177970B2/en
Application granted granted Critical
Publication of JP3411300B2 publication Critical patent/JP3411300B2/ja
Priority to US11/642,511 priority patent/US7340552B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】ワークステション等のシステムバスにおいて、
同一のアダプタから特定のアダプタに対して、複数のス
プリットリード要求を同時に発行できる手段を設け、バ
スの処理性能を向上させる。 【構成】バスのプロトコルとして、一つのバスアダプタ
４０５，４０８，４０９，４１０に論理的に複数のモジ
ュールＩＤを割り振るとともに、応答サイクルのモジュ
ールＩＤ情報により、起動元のバスアダプタ４０５がリ
ードデータの順序保証を行う。 【効果】同一のアダプタからのリードアクセスの並列処
理が可能となるので、システムバスアクセスの応答時間
の向上が図れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ、ワークステーション等の情報処理装置に係わり、特
に、システムバスとしてアドレスとデータが多重化さ
れ、リードアクセス動作の起動サイクルと応答サイクル
が、間に別の転送を挿入することで分離が可能であるス
プリット転送プロトコルをサポートしたバス制御方式、
および、これを用いたコンピュータシステムに関する。
【０００２】
【従来の技術】上記技術分野においては従来、システム
バスとして、例えば、「Ｆｕｔｕｒｅｂｕｓ＋ Ｐ８９
６．１ Ｌｏｇｉｃａｌ Ｌａｙｅｒ Ｓｐｅｃｉｆｉ
ｃａｔｉｏｎｓ」（１９９０，ＩＥＥＥ）などのよう
に、リードアクセス動作の起動サイクルと応答サイクル
が、間に別の転送を挿入することで分離が可能であるス
プリット転送プロトコルをサポートしたバスが多く用い
られている。その理由としては、リードアクセス動作の
起動サイクルと応答サイクルの間に他のモジュールの転
送の挿入を可能とすることで、バスの使用効率および応
答性を向上させることが挙げられる。スプリット転送の
典型的なタイミング例を図１３に示す。図１３は従来の
スプリットリードアクセスタイミング例で、ＡＤＤＴ
［０：６３］は８バイト幅の多重化されたアドレス／デ
ータバス、ＡＤＲＶはアドレス／データバスＡＤＤＴ
［０：６３］上に有効なアドレスが出力されていること
を示すアドレスバリッド信号、ＤＡＴＡＶはアドレス／
データバスＡＤＤＴ［０：６３］上に有効なデータが出
力されていることを示すデータバリッド信号である。Ｆ
ｕｔｕｒｅｂｕｓ＋などの従来のバスでスプリットリー
ドアクセスを行う場合には、まず起動元のモジュールが
バス使用権を獲得した後、アドレスバリッド信号ＡＤＲ
Ｖを有効にし、アクセス先のアドレスをＡＤＤＴ［０：
６３］で指定する。そのとき同時に、モード指定制御信
号線により現在起動中のアクセスがスプリットリードア
クセスであることをアクセス先モジュールに伝える（１
３０１のタイミング）。この後、バス使用権を放棄し、
起動サイクルを終了する。一方、この起動を受け取った
アクセス先のモジュールはリードデータが準備できた時
点で、バス使用権を獲得し、アドレスバリッド信号ＡＤ
ＲＶを有効にし、アクセス先のアドレスをＡＤＤＴ
［０：６３］で指定する。そのとき同時に、モード指定
制御信号線により現在起動中の転送がスプリットリード
アクセスの応答であることを起動元モジュールに伝える
（１３０２のタイミング）。次に、データバリッド信号
ＤＡＴＡＶを有効にし、ＡＤＤＴ［０：６３］上に有効
なリードデータを出力する。この後、アクセス先のモジ
ュールはバス使用権を放棄し、応答サイクルを終了す
る。起動元のモジュールは、アクセス先のモジュールが
出力するモード指定制御信号線およびアクセス先のアド
レスにより、自分の起動したアクセスに対する応答であ
ることを判断し、その応答データを取り込むという一連
の制御を行っていた。
【０００３】
【発明が解決しようとする課題】近年、小型化、低価格
化のため、バスの信号線を削減を図り、アドレスとデー
タを多重化したバスが多くなってきている。この場合、
図１３の従来例のように、スプリットリードアクセスの
応答転送時に、アクセス先のアドレスを出力するサイク
ルを設けると、アドレスとデータの多重化により、アド
レスサイクル分だけ余計にバスを占有することになり、
バスの使用効率低下や応答時間の増大を招くという問題
が生じる。
【０００４】本発明の目的は、このような問題を解決
し、バスの使用効率を向上、応答時間を減少させること
により、高性能なバス制御方式を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明は、バスに接続できる各モジュールにモジュール
ＩＤを指定する手段を設ける。さらに、少なくとも２つ
以上階層的に接続した複数バス構造のシステムにおいて
は、モジュールＩＤを他の階層のバス上に存在する個々
のモジュールに対しても割り付ける。そして、他の階層
のバス上に存在するモジュールからのアクセスをシステ
ムバス上に流す場合、インタフェースをとるアダプタ
に、そのモジュールに対して割り付けられたシステムバ
ス上のモジュールＩＤを付加してリードアクセスの起動
をかける手段を設ける。一方、起動をかけたモジュール
が応答を受け取る場合、付加されたモジュールＩＤに従
い、他の階層のバス上に存在するモジュールにさかのぼ
って応答を返す手段を設ける。
【０００６】
【作用】他の階層のバス上に存在する個々のモジュール
に対して割り付けられたモジュールＩＤをシステムバス
上に流すことにより、たとえシステムバスのインタフェ
ースとしては同一のアダプタであっても、システムバス
に対して異なるモジュールＩＤでリード要求を発行する
ことで、リード応答の入れ替わりも、応答サイクルのモ
ジュールＩＤによりアダプタが見分けることができる。
すなわち、マルチプロセッサシステム等において、それ
ぞれのプロセッサが行うＩ／Ｏアクセスを１つずつまで
なら並行してシステムバス上に発行することができるの
で、システムバスのアクセスの応答時間が低減される。
【０００７】
【実施例】図１は、本発明の第１の実施例におけるスプ
リットリードアクセスタイミングを示す図である。本実
施例においては、アクセス先のアドレスを出力するサイ
クルを削除し、それをリードデータを受取る識別子（モ
ジュールＩＤ）で代用している。起動サイクルは図１３
の従来例と同様、まず起動元のモジュールがバス使用権
を獲得した後、アドレスバリッド信号ＡＤＲＶを有効に
し、アクセス先のアドレスをＡＤＤＴ［０：６３］で指
定する。そのとき同時に、モード指定制御信号線により
現在起動中のアクセスがスプリットリードアクセスであ
ることをアクセス先モジュールに伝える（１０５のタイ
ミング）。この後、バス使用権を放棄し、起動サイクル
を終了する。一方、この起動を受け取ったアクセス先の
モジュールはリードデータが準備できた時点で、バス使
用権を獲得した後、いきなりデータバリッド信号ＤＡＴ
ＡＶを有効にし、ＡＤＤＴ［０：６３］上に有効なリー
ドデータを出力する。そのとき同時に、モード指定制御
信号線により現在起動中の転送がスプリットリードアク
セスの応答であることを起動元モジュールに伝える（１
０６のタイミング）。この後、アクセス先のモジュール
はバス使用権を放棄し、応答サイクルを終了する。起動
元のモジュールは、アクセス先のモジュールが出力する
モード指定制御信号線およびアクセス元のモジュールを
表すモジュールＩＤ（ＳＩＮＫＭＯＤ：スプリットリー
ドの応答先モジュールの識別子）により、自分の起動し
たアクセスに対する応答であることを判断し、その応答
データを取り込むという一連の制御を行う。本実施例の
ように、ＳＩＮＫＭＯＤが４ビットあれば１６モジュー
ルを指定できる。具体的には、図２に示すように、バス
に接続されるバスアダプタ毎に１つずつモジュールＩＤ
が割り当てられる。図２は、階層バス構造をとったシス
テム構成例で、２０１、２０２は高速プロセッサバス、
２０３、２０４は高速プロセッサバスとのインタフェー
スを行うバスアダプタ、２０５はシステムバス、２０
６、２０７、２０８はＩＯバスとのインタフェースを行
うバスアダプタ、２０９、２１０、２１１はＩＯバスで
ある。本実施例ではバスアダプタ２０３、２０４、２０
６、２０７、２０８にそれぞれ”０”、”１”、”
２”、”３”、”４”のようにバスアダプタ毎に１つず
つモジュールＩＤが割り当てられている。
【０００８】ところで、第１の実施例のような制御を行
うバスがシステムに応用されるとき、多くの場合は、階
層バス構造をとったシステム構成になる。図３は、この
ときのスプリットリードアクセスのデータの流れ図を示
した図で、３０１、３０２、３０３はプロセッサ（Ｐ
１、Ｐ２、Ｐ３）、３０４はマルチプロセッサ対応のプ
ロセッサバス、３０５はプロセッサバス３０４とシステ
ムバス３０７のインタフェースを行うバスアダプタ、３
０６はメインメモリ、３０７はシステムバス、３０８は
システムバス３０７とＩＯバス３１１のインタフェース
を行うバスアダプタ、３０９はシステムバス３０７とＩ
Ｏバス３１２のインタフェースを行うバスアダプタ、３
１０はシステムバス３０７とＩＯバス３１３のインタフ
ェースを行うバスアダプタ、３１１、３１２、３１３は
ＩＯバス、３１４、３１５はＩＯバス３１１上のＩＯ、
３１６、３１７は３ＩＯバス３１２上のＩＯ、３１８、
３１９はＩＯバス３１３上のＩＯである。ここで、バス
アダプタ毎に１つずつモジュールＩＤが割り当てると、
例えば、バスアダプタ３０５には”０”、バスアダプタ
３０８には”１”、バスアダプタ３０９には”２、”バ
スアダプタ３１０には”３”のようになる。このとき、
プロセッサ１、プロセッサ２、プロセッサ３は独立にシ
ステムバスにつながっているＩＯに対して独立にリード
要求を発行する。このとき、図３のようなバスシステム
においては、モジュールＩＤを無制限にシステムバス３
０７上に発行していくと、もしアクセスしようとしてい
るＩＯバス３１１がスプリット転送をサポートしている
とアクセス時間の早いＩＯからの応答が先に返ってくる
可能性があり、モジュールＩＤを参照しただけでは、ア
クセスの順序が保証できないという問題がある（本例で
は応答サイクルのＳＩＮＫＭＯＤはすべて”０”で返っ
てくる）。すなわち、他の階層のバスが上記従来のバス
と同様にスプリット転送プロトコルをサポートしている
と、応答データの順序を保証するために、１つのバスア
ダプタから１つのリード要求しか発行できなくなる。こ
れは特にマルチプロセッサシステムの場合などに生じ
る。
【０００９】本発明の第２の実施例は、マルチプロセッ
サシステムにおいて、それぞれのプロセッサが行うＩ／
Ｏアクセスを連続してシステムバス上に発行し、並列化
することで、このような問題をさらに解決するものであ
る。以下、本発明の第２の実施例について説明する。
【００１０】図４は本実施例のシステム構成のブロック
図で、４０１、４０２、４０３はプロセッサ（Ｐ１、Ｐ
２、Ｐ３）、４０４はマルチプロセッサ対応のプロセッ
サバス、４０５はプロセッサバス４０４とシステムバス
４０７のインタフェースを行うバスアダプタ、４０６は
メインメモリ、４０７はシステムバス、４０８はシステ
ムバス４０７とＩＯバス４１１のインタフェースを行う
バスアダプタ、４０９はシステムバス４０７とＩＯバス
４１２のインタフェースを行うバスアダプタ、４１０は
システムバス４０７とＩＯバス４１３のインタフェース
を行うバスアダプタ、４１１、４１２、４１３はＩＯバ
ス、４１４、４１５はＩＯバス４１１上のＩＯ、４１
６、４１７はＩＯバス４１２上のＩＯ、４１８、４１９
はＩＯバス４１３上のＩＯである。ここで、本実施例の
システムバス接続可能なバスアダプタ数を４とする。た
だし、本発明では、モジュール識別子として、４ビット
割り付けるとする。これにより、論理的には、１６のモ
ジュールを識別できることになる。本発明では、プロセ
ッサ４０１には”０”、プロセッサ４０２には”１”、
プロセッサ４０３には”２”、メインメモリ４０６に
は”３”、バスアダプタ４０８には”４”、バスアダプ
タ４０９には”５”、バスアダプタ４１０には”６”の
ようにモジュールＩＤを割り振る。アダプタ４０５は、
プロセッサ４０１から４０３からのＩＯアクセス要求
を、各プロセッサ１つ以内なら並列してシステムバス４
０７上に発行する。
【００１１】図５は、図４のシステム構成でのアクセス
タイムチャートを示すもので、プロセッサ４０１から４
０３からのアクセス先がすべてモジュール４０８とし、
プロセッサ４０１から４０３からのアクセス先のＩＯの
アクセスタイムがそれぞれ１２、９、６サイクルである
と仮定したときのものである。サイクル５０１はリード
の起動サイクルで、バスマスタはバスアダプタ４０５、
リードデータの応答先であるＳＩＮＫＭＯＤは”０”
（起動元はプロセッサ４０１であることを示す）を示し
ている。サイクル５０２はリードの起動サイクルで、バ
スマスタはバスアダプタ５、リードデータの応答先であ
るＳＩＮＫＭＯＤは”１”（起動元はプロセッサ４０２
であることを示す）を示している。
【００１２】サイクル５０３はリードの起動サイクル
で、バスマスタはバスアダプタ４０５、リードデータの
応答先であるＳＩＮＫＭＯＤは”２”（起動元はプロセ
ッサ４０３であることを示す）を示している。サイクル
５０４はリードの応答サイクルで、バスマスタはバスア
ダプタ４０８、リードデータの応答先であるＳＩＮＫＭ
ＯＤは”２”を示している。このとき、バスアダプタ４
０５はＳＩＮＫＭＯＤの”２”をみて、取り込んだデー
タをプロセッサ４０３に返すような制御を行う。このと
きのデータの流れを図８に示す。サイクル５０５はリー
ドの応答サイクルで、バスマスタはバスアダプタ４０
８、リードデータの応答先であるＳＩＮＫＭＯＤは”
１”を示している。このとき、バスアダプタ４０５はＳ
ＩＮＫＭＯＤの”１”をみて、取り込んだデータをプロ
セッサ４０２に返すような制御を行う。このときのデー
タの流れを図７に示す。サイクル５０６はリードの応答
サイクルで、バスマスタはバスアダプタ４０８、リード
データの応答先であるＳＩＮＫＭＯＤは”０”を示して
いる。このとき、バスアダプタ４０５はＳＩＮＫＭＯＤ
の”０”をみて、取り込んだデータをプロセッサ４０１
に返すような制御を行う。このときのデータの流れを図
６に示す。また、メインメモリにモジュールＩＤを割り
振れば、ＤＭＡ（ダイレクトメモリアクセス）の指定も
容易になる（図９）。
【００１３】ここで本発明の第１、第２の実施例による
スプリットリード競合時のサイクル数を図１０に示す。
（ａ）は第１の実施例のプロトコルを用いた場合のサイ
クル数、（ｂ）は第２の実施例のプロトコルを用いた場
合のサイクル数である。１００１、１００７はプロセッ
サ１のＩＯアクセスの起動サイクル、１００２、１００
８はプロセッサ１のＩＯアクセスの応答サイクル、１０
０３、１００９はプロセッサ１のＩＯアクセスの起動サ
イクル、１００４、１０１０はプロセッサ１のＩＯアク
セスの応答サイクル、１００５、１０１１はプロセッサ
１のＩＯアクセスの起動サイクル、１００６、１０１２
はプロセッサ１のＩＯアクセスの応答サイクルである。
このように、第１の実施例のように、同一アダプタから
の複数リードの起動が許さないと、すべてのリードアク
セスがシリアライズされ、合計２７サイクルかかる。一
方、第２の実施例のように、並列起動が行えば、１２サ
イクルとなり、リードアクセスの応答性がさらに向上す
る。
【００１４】ところで、上記第１、第２の実施例の説明
においては、スプリットリードアクセスの応答先をＳＩ
ＮＫＭＯＤという識別子で示したが、第３の実施例とし
て、スプリットリードアクセスの応答元の識別子を本発
明の応答先と同様に指定できるようにすると、応答先の
識別子（ＳＩＮＫＭＯＤ）が同一であっても識別子の異
なる複数の応答元に対して、同時にスプリットリード要
求を発行することも可能となる。その場合の応答元識別
子は、図１１、図１２に示すように、ＩＯ４１４、ＩＯ
４１５にそれぞれモジュールＩＤ”７”、”８”を割付
け、その応答元識別子の情報により、バスアダプタ４０
５が順序保証をする制御を行えば良い。
【００１５】
【発明の効果】本発明によれば、それぞれのモジュール
が行うアクセスを、アクセスの順序が保証をしながら、
連続してシステムバス上に発行し、並列処理することが
でき、システムバスのアクセスの応答時間の低減が図れ
るという効果がある。さらに、マルチプロセッサシステ
ム等においても、それぞれのプロセッサが行うＩ／Ｏア
クセスを少ないピン数で同様に処理できる。また、本発
明によれば、転送時に指定するモジュールＩＤは、物理
的なアダプタと全く切り離して設定することができるた
め、必要度の高いモジュールに集中的にモジュールＩＤ
を割り当てることができ、システムに対応できる柔軟性
を高めるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のバスプロトコルによる
スプリットリードアクセスのデータの流れ図。
【図２】階層バスシステムの構成例。
【図３】第１の実施例をそのまま階層バスシステムに用
いたときのバスプロトコルによるスプリットリードアク
セスのデータの流れ図。
【図４】本発明の第２の実施例のシステム構成のブロッ
ク図。
【図５】本発明の第２の実施例のスプリットリードアク
セス競合タイムチャート。
【図６】本発明の第２の実施例のデータの流れ図
（１）。
【図７】本発明の第２の実施例のデータの流れ図
（２）。
【図８】本発明の第２の実施例のデータの流れ図
（３）。
【図９】本発明の第２の実施例のデータの流れ図
（４）。
【図１０】スプリットリード競合時のサイクル数を示す
図。
【図１１】本発明の第３の実施例のデータの流れ図
（１）。
【図１２】本発明の第３の実施例のデータの流れ図
（２）。
【図１３】従来のバスプロトコルによるスプリットリー
ドアクセスのデータの流れ図。
【符号の説明】
４０１，４０２，４０３…プロセッサ、 ４０４…プロセッサバス、 ４０５…バスアダプタ、 ４０６…メインメモリ ４０７…システムバス、 ４０８，４０９，４１０…バスアダプタ、 ４１１，４１２，４１３…ＩＯバス、 ４１４，４１５…ＩＯバス１１上のＩＯ、 ４１６、４１７…ＩＯバス１２上のＩＯ、 ４１８、４１９…ＩＯバス１３上のＩＯ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡澤 宏一 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 源馬 英明 神奈川県海老名市下今泉810番地株式会社 日立製作所オフィスシステム設計開発セン タ内 (72)発明者 持田 哲也 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 林 剛久 東京都国分寺市東恋ヶ窪一丁目280番地株 式会社日立製作所中央研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】アドレス線とデータ線が多重化され、複数
    のモジュールを接続したバスラインと制御線を備え、リ
    ードアクセス動作の起動サイクルと応答サイクルが、別
    トランザクションとなるスプリット転送プロトコルをサ
    ポートしたバス制御方式において、前記応答サイクルに
    おける応答先モジュールの指定を、前記アドレス線とは
    別の制御線内で転送されるモジュールＩＤにより行うこ
    とを特徴とするバス制御方式。
  2. 【請求項２】請求項１記載のバス制御方式において、前
    記複数のモジュールの最大数を超えた数の前記モジュー
    ルＩＤを指定することを特徴とするバス制御方式。
  3. 【請求項３】請求項２記載のバス制御方式において、１
    つの前記モジュールに複数の前記モジュールＩＤを割り
    付けたことを特徴とするバス制御方式。
  4. 【請求項４】請求項３記載のバス制御方式において、前
    記モジュールに接続されるローカルバス上のモジュール
    に対して前記モジュールＩＤを割り付けたことを特徴と
    するバス制御方式。
  5. 【請求項５】アドレス線とデータ線が多重化され、複数
    のモジュールを接続された複数のバスラインをインタフ
    ェースをとるアダプタを介して、少なくとも２階層以上
    階層的に接続し、リードアクセス動作の起動サイクルと
    応答サイクルが、別トランザクションとなるスプリット
    転送プロトコルをサポートしたコンピュータシステムに
    おいて、前記各バスラインでの前記応答サイクルにおけ
    る応答先モジュールの指定するモジュールＩＤを、各階
    層のバスライン上の前記モジュールに対して割付け、該
    モジュールＩＤを前記アドレス線とは別の制御線内で転
    送するとともに、第２の階層のバスライン上のモジュー
    ルから前記アダプタに対してリードアクセスを行う場
    合、論理上バスマスタとなる前記第２の階層のバスライ
    ン上における前記モジュールＩＤをそのまま前記アダプ
    タに接続された第１のバスライン上に流し、応答時に前
    記アダプタは、前記応答サイクルにおける前記モジュー
    ルＩＤをもとに前記前記第１の階層のバスラインにリー
    ドデータを返すことを特徴とするコンピュータシステ
    ム。
  6. 【請求項６】前記第１の階層のバスラインは、少なくと
    も２つ以上のプロセッサを接続したマルチプロセッサ対
    応プロセッサバスであり、かつ前記第１の階層のバスラ
    インは、システムバスであり、前記アダプタは、該マル
    チプロセッサ対応プロセッサバスと該システムバスの間
    のインタフェースを行うプロセッサバスアダプタと少な
    くとも１つのＩＯバスアダプタとで構成される請求項５
    記載のコンピュータシステム。
  7. 【請求項７】前記モジュールＩＤを前記プロセッサ毎に
    割り付けるとともに、ＩＯに対するスプリットリード要
    求が前記各プロセッサから競合して発行された場合、前
    記プロセッサバスアダプタは、前記システムバスを介し
    て前記ＩＯアダプタに対して、受け付けた複数の前記複
    数のスプリットリード要求にそれぞれの前記モジュール
    ＩＤを付加して発行し、前記ＩＯアダプタからの応答時
    に付加された前記モジュールＩＤに従って、前記プロセ
    ッサバス上の前記各プロセッサに応答データを返すこと
    を特徴とする請求項６記載のコンピュータシステム。
  8. 【請求項８】前記第２の階層のバスライン上の前記モジ
    ュールの１つは、主記憶装置である請求項５記載のコン
    ピュータシステム。
JP03042892A 1992-02-18 1992-02-18 情報処理装置 Expired - Lifetime JP3411300B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP03042892A JP3411300B2 (ja) 1992-02-18 1992-02-18 情報処理装置
US08/544,727 US5671371A (en) 1992-02-18 1995-10-18 Bus control system
US08/847,974 US5881255A (en) 1992-02-18 1997-04-21 Bus control system incorporating the coupling of two split-transaction busses of different hierarchy
US09/203,621 US5941973A (en) 1992-02-18 1998-12-01 Bus control system incorporating the coupling of two split-transaction busses of different hierarchy
US09/296,660 US6128688A (en) 1992-02-18 1999-04-23 Bus control system
US09/514,351 US6219738B1 (en) 1992-02-18 2000-02-28 Information processing system
US09/777,960 US6341323B2 (en) 1992-02-18 2001-02-07 Information processing system
US09/991,925 US6519667B2 (en) 1992-02-18 2001-11-26 Bus control system
US10/274,881 US7177970B2 (en) 1992-02-18 2002-10-22 Bus control system
US11/642,511 US7340552B2 (en) 1992-02-18 2006-12-21 Bus control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03042892A JP3411300B2 (ja) 1992-02-18 1992-02-18 情報処理装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP03973899A Division JP3866873B2 (ja) 1999-02-18 1999-02-18 情報処理装置
JP03973999A Division JP3411520B2 (ja) 1999-02-18 1999-02-18 情報処理装置

Publications (2)

Publication Number Publication Date
JPH05233528A true JPH05233528A (ja) 1993-09-10
JP3411300B2 JP3411300B2 (ja) 2003-05-26

Family

ID=12303682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03042892A Expired - Lifetime JP3411300B2 (ja) 1992-02-18 1992-02-18 情報処理装置

Country Status (2)

Country Link
US (9) US5671371A (ja)
JP (1) JP3411300B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973429A (ja) * 1995-07-06 1997-03-18 Hitachi Ltd コンピュータシステム及びバス間制御回路
KR100294378B1 (ko) * 1997-04-01 2001-07-12 가나이 쓰도무 정보처리장치
US6330629B1 (en) 1993-02-11 2001-12-11 Hitachi, Ltd. Information processing system
JP2007188446A (ja) * 2006-01-16 2007-07-26 Sony Computer Entertainment Inc 情報処理装置、信号伝送方法、およびブリッジ
JP2012063971A (ja) * 2010-09-16 2012-03-29 Nec Corp Ｉ／ｏブリッジ装置、応答通知方法、及びプログラム

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3411300B2 (ja) * 1992-02-18 2003-05-26 株式会社日立製作所 情報処理装置
JP3334211B2 (ja) * 1993-02-10 2002-10-15 株式会社日立製作所 ディスプレイ
US5862312A (en) * 1995-10-24 1999-01-19 Seachange Technology, Inc. Loosely coupled mass storage computer cluster
US6449730B2 (en) 1995-10-24 2002-09-10 Seachange Technology, Inc. Loosely coupled mass storage computer cluster
US6173349B1 (en) * 1996-10-18 2001-01-09 Samsung Electronics Co., Ltd. Shared bus system with transaction and destination ID
US5953538A (en) * 1996-11-12 1999-09-14 Digital Equipment Corporation Method and apparatus providing DMA transfers between devices coupled to different host bus bridges
US5953343A (en) * 1996-11-26 1999-09-14 Sun Microsystems, Inc. Digital information transfer system and method
US6266721B1 (en) 1997-05-13 2001-07-24 Micron Electronics, Inc. System architecture for remote access and control of environmental management
US6134668A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6073255A (en) 1997-05-13 2000-06-06 Micron Electronics, Inc. Method of reading system log
US6247898B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Computer fan speed control system
US6243838B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US6304929B1 (en) 1997-05-13 2001-10-16 Micron Electronics, Inc. Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6170028B1 (en) 1997-05-13 2001-01-02 Micron Electronics, Inc. Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6182180B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Apparatus for interfacing buses
US6202111B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a statically loaded adapter driver
US6122758A (en) 1997-05-13 2000-09-19 Micron Electronics, Inc. System for mapping environmental resources to memory for program access
US6269417B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Method for determining and displaying the physical slot number of an expansion bus device
US6330690B1 (en) 1997-05-13 2001-12-11 Micron Electronics, Inc. Method of resetting a server
US6163849A (en) 1997-05-13 2000-12-19 Micron Electronics, Inc. Method of powering up or powering down a server to a maintenance state
US6292905B1 (en) 1997-05-13 2001-09-18 Micron Technology, Inc. Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure
US6249885B1 (en) 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6192434B1 (en) 1997-05-13 2001-02-20 Micron Electronics, Inc System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6247079B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc Apparatus for computer implemented hot-swap and hot-add
US6253334B1 (en) * 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US5892928A (en) 1997-05-13 1999-04-06 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver
US6243773B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Configuration management system for hot adding and hot replacing devices
US6170067B1 (en) 1997-05-13 2001-01-02 Micron Technology, Inc. System for automatically reporting a system failure in a server
US6418492B1 (en) 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US6324608B1 (en) 1997-05-13 2001-11-27 Micron Electronics Method for hot swapping of network components
US6122746A (en) 1997-05-13 2000-09-19 Micron Electronics, Inc. System for powering up and powering down a server
US6163853A (en) 1997-05-13 2000-12-19 Micron Electronics, Inc. Method for communicating a software-generated pulse waveform between two servers in a network
US6249828B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6195717B1 (en) 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
US6138250A (en) 1997-05-13 2000-10-24 Micron Electronics, Inc. System for reading system log
US6282673B1 (en) 1997-05-13 2001-08-28 Micron Technology, Inc. Method of recording information system events
US6202160B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6247080B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc. Method for the hot add of devices
US6173346B1 (en) 1997-05-13 2001-01-09 Micron Electronics, Inc. Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals
US6526333B1 (en) 1997-05-13 2003-02-25 Micron Technology, Inc. Computer fan speed control system method
US6148355A (en) 1997-05-13 2000-11-14 Micron Electronics, Inc. Configuration management method for hot adding and hot replacing devices
US6249834B1 (en) 1997-05-13 2001-06-19 Micron Technology, Inc. System for expanding PCI bus loading capacity
US5987554A (en) 1997-05-13 1999-11-16 Micron Electronics, Inc. Method of controlling the transfer of information across an interface between two buses
US6134673A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method for clustering software applications
US6363497B1 (en) 1997-05-13 2002-03-26 Micron Technology, Inc. System for clustering software applications
US6219734B1 (en) 1997-05-13 2001-04-17 Micron Electronics, Inc. Method for the hot add of a mass storage adapter on a system including a statically loaded adapter driver
US6145098A (en) 1997-05-13 2000-11-07 Micron Electronics, Inc. System for displaying system status
US6499073B1 (en) 1997-05-13 2002-12-24 Micron Electronics, Inc. System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals
US6179486B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver
US6199173B1 (en) 1997-10-01 2001-03-06 Micron Electronics, Inc. Method for mapping environmental resources to memory for program access
US6263387B1 (en) 1997-10-01 2001-07-17 Micron Electronics, Inc. System for automatically configuring a server after hot add of a device
US6138179A (en) 1997-10-01 2000-10-24 Micron Electronics, Inc. System for automatically partitioning and formatting a primary hard disk for installing software in which selection of extended partition size is not related to size of hard disk
US6175490B1 (en) 1997-10-01 2001-01-16 Micron Electronics, Inc. Fault tolerant computer system
US6088816A (en) 1997-10-01 2000-07-11 Micron Electronics, Inc. Method of displaying system status
US6035420A (en) * 1997-10-01 2000-03-07 Micron Electronics, Inc. Method of performing an extensive diagnostic test in conjunction with a bios test routine
US6009541A (en) * 1997-10-01 1999-12-28 Micron Electronics, Inc. Apparatus for performing an extensive diagnostic test in conjunction with a bios test routine
US6154835A (en) 1997-10-01 2000-11-28 Micron Electronics, Inc. Method for automatically configuring and formatting a computer system and installing software
US6212585B1 (en) 1997-10-01 2001-04-03 Micron Electronics, Inc. Method of automatically configuring a server after hot add of a device
US6065053A (en) 1997-10-01 2000-05-16 Micron Electronics, Inc. System for resetting a server
US6178466B1 (en) * 1998-06-12 2001-01-23 Unisys Corporation System for maximizing bandpass on an interface directly coupling two units where the interface has independently operative data and address interconnections, and computer sysem employing same.
KR100285956B1 (ko) 1998-06-30 2001-04-16 윤종용 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
US6223234B1 (en) 1998-07-17 2001-04-24 Micron Electronics, Inc. Apparatus for the hot swap and add of input/output platforms and devices
US6205503B1 (en) 1998-07-17 2001-03-20 Mallikarjunan Mahalingam Method for the hot swap and add of input/output platforms and devices
US6209052B1 (en) * 1998-09-30 2001-03-27 Compaq Computer Corporation System and method for suppressing processor cycles to memory until after a peripheral device write cycle is acknowledged by the memory arbiter
US6145039A (en) * 1998-11-03 2000-11-07 Intel Corporation Method and apparatus for an improved interface between computer components
US20030110317A1 (en) * 1998-11-03 2003-06-12 Jasmin Ajanovic Method and apparatus for an improved interface between a memory control hub and an input/output control hub
US6141710A (en) * 1998-12-15 2000-10-31 Daimlerchrysler Corporation Interfacing vehicle data bus to intelligent transportation system (ITS) data bus via a gateway module
JP3489488B2 (ja) * 1999-06-07 2004-01-19 ティアック株式会社 データレコード装置及びモジュール装置
US6792495B1 (en) * 1999-07-27 2004-09-14 Intel Corporation Transaction scheduling for a bus system
US6374317B1 (en) 1999-10-07 2002-04-16 Intel Corporation Method and apparatus for initializing a computer interface
US6516375B1 (en) 1999-11-03 2003-02-04 Intel Corporation Peripheral component interconnect (PCI) configuration emulation for hub interface
US7039047B1 (en) 1999-11-03 2006-05-02 Intel Corporation Virtual wire signaling
US6353867B1 (en) * 2000-01-14 2002-03-05 Insilicon Corporation Virtual component on-chip interface
US7389374B1 (en) 2000-05-17 2008-06-17 Marvell International Ltd. High latency interface between hardware components
US6871251B1 (en) * 2000-05-17 2005-03-22 Marvell International Ltd. High latency interface between hardware components
US7281065B1 (en) 2000-08-17 2007-10-09 Marvell International Ltd. Long latency interface protocol
US7389358B1 (en) * 2000-09-13 2008-06-17 Fortinet, Inc. Distributed virtual system to support managed, network-based services
US6658520B1 (en) * 2000-09-26 2003-12-02 Intel Corporation Method and system for keeping two independent busses coherent following a direct memory access
US6587924B2 (en) * 2001-07-12 2003-07-01 International Business Machines Corporation Scarfing within a hierarchical memory architecture
US6587926B2 (en) * 2001-07-12 2003-07-01 International Business Machines Corporation Incremental tag build for hierarchical memory architecture
US6587925B2 (en) * 2001-07-12 2003-07-01 International Business Machines Corporation Elimination of vertical bus queueing within a hierarchical memory architecture
US7028124B2 (en) * 2001-09-26 2006-04-11 Intel Corporation Method and apparatus for dual queue head processing of interrupt endpoints
US6807593B1 (en) * 2001-11-01 2004-10-19 Lsi Logic Corporation Enhanced bus architecture for posted read operation between masters and slaves
US7085866B1 (en) * 2002-02-19 2006-08-01 Hobson Richard F Hierarchical bus structure and memory access protocol for multiprocessor systems
US6959372B1 (en) * 2002-02-19 2005-10-25 Cogent Chipware Inc. Processor cluster architecture and associated parallel processing methods
US6973520B2 (en) * 2002-07-11 2005-12-06 International Business Machines Corporation System and method for providing improved bus utilization via target directed completion
US7085857B2 (en) * 2002-11-13 2006-08-01 Hewlett-Packard Development Company, L.P. Identifier module integrity
US7506179B2 (en) 2003-04-11 2009-03-17 Zilker Labs, Inc. Method and apparatus for improved DC power delivery management and configuration
US7653757B1 (en) * 2004-08-06 2010-01-26 Zilker Labs, Inc. Method for using a multi-master multi-slave bus for power management
US7793005B1 (en) * 2003-04-11 2010-09-07 Zilker Labs, Inc. Power management system using a multi-master multi-slave bus and multi-function point-of-load regulators
US7685320B1 (en) * 2003-04-11 2010-03-23 Zilker Labs, Inc. Autonomous sequencing and fault spreading
JP4597507B2 (ja) 2003-12-02 2010-12-15 株式会社日立製作所 記憶デバイス制御装置及び記憶デバイス制御装置の制御方法
JP4055903B2 (ja) * 2003-12-26 2008-03-05 シャープ株式会社 バス通信システム
US20060050693A1 (en) * 2004-09-03 2006-03-09 James Bury Building data packets for an advanced switching fabric
US7260661B2 (en) * 2004-09-03 2007-08-21 Intel Corporation Processing replies to request packets in an advanced switching context
US20060050722A1 (en) * 2004-09-03 2006-03-09 James Bury Interface circuitry for a receive ring buffer of an as fabric end node device
US20070041383A1 (en) * 2005-04-05 2007-02-22 Mohmmad Banikazemi Third party node initiated remote direct memory access
US20070050095A1 (en) * 2005-09-01 2007-03-01 Polaris Industries Inc. Controller area network based self-configuring vehicle management system and method
US8515342B2 (en) * 2005-10-12 2013-08-20 The Directv Group, Inc. Dynamic current sharing in KA/KU LNB design
US7669682B2 (en) 2007-01-17 2010-03-02 Polaris Industries Inc. Rear suspension for a two wheeled vehicle
US7748746B2 (en) * 2007-01-17 2010-07-06 Polaris Industries Inc. Fuel tank arrangement for a vehicle
US9201790B2 (en) * 2007-10-09 2015-12-01 Seagate Technology Llc System and method of matching data rates
US8237423B2 (en) 2008-07-18 2012-08-07 Intersil Americas Inc. Active droop current sharing
US8120205B2 (en) * 2008-07-18 2012-02-21 Zilker Labs, Inc. Adding and dropping phases in current sharing
US8120203B2 (en) * 2008-07-18 2012-02-21 Intersil Americas Inc. Intelligent management of current sharing group
US8239597B2 (en) * 2008-07-18 2012-08-07 Intersil Americas Inc. Device-to-device communication bus for distributed power management
US8994494B2 (en) 2008-10-10 2015-03-31 Polaris Industries Inc. Vehicle security system
US8745086B2 (en) * 2008-12-05 2014-06-03 New BIS Safe Luxco S.á.r.l. Methods, apparatus and systems for data visualization and related applications
JP5837570B2 (ja) * 2011-03-25 2015-12-24 テルモ株式会社 体液成分測定システム
US20130185477A1 (en) * 2012-01-18 2013-07-18 International Business Machines Corporation Variable latency memory delay implementation
US9251108B2 (en) * 2012-11-05 2016-02-02 International Business Machines Corporation Managing access to shared buffer resources
US11209286B2 (en) 2013-02-26 2021-12-28 Polaris Industies Inc. Recreational vehicle interactive telemetry, mapping and trip planning system
BR112015020500A2 (pt) 2013-02-26 2017-07-18 Polaris Inc métodos para facilitar o uso de um veículo, medidor para um veículo fora de estrada, sistema interativo para o uso em conexão com o uso de veículos de passeio, e, aplicativo incorporado em uma mídia legível por computador
US9324195B2 (en) 2013-02-26 2016-04-26 Polaris Industries Inc. Recreational vehicle interactive, telemetry, mapping, and trip planning system
JP6069031B2 (ja) 2013-03-04 2017-01-25 株式会社日立製作所 計算機及びメモリ管理方法
US10019546B1 (en) 2015-10-30 2018-07-10 Amazon Technologies, Inc. Modular system on chip configuration system
MX2018009169A (es) 2016-02-10 2018-11-29 Polaris Inc Sistemas de administracion para grupo de vehiculos recreativos.
US11400997B2 (en) 2016-05-23 2022-08-02 Indian Motorcycle International, LLC Display systems and methods for a recreational vehicle
US10270649B2 (en) * 2017-04-06 2019-04-23 Quanta Computer Inc. System and method for improved server module addressing
US10664424B2 (en) 2017-11-02 2020-05-26 Texas Instruments Incorporated Digital bus activity monitor
US10795850B2 (en) 2019-02-26 2020-10-06 Texas Instruments Incorporated Methods and apparatus to transition devices between operational states

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US538224A (en) * 1895-04-23 borradaile
US3997896A (en) * 1975-06-30 1976-12-14 Honeywell Information Systems, Inc. Data processing system providing split bus cycle operation
US4128883A (en) * 1977-09-30 1978-12-05 Ncr Corporation Shared busy means in a common bus environment
US4290102A (en) * 1977-10-25 1981-09-15 Digital Equipment Corporation Data processing system with read operation splitting
US4232366A (en) * 1978-10-25 1980-11-04 Digital Equipment Corporation Bus for a data processing system with overlapped sequences
US4281380A (en) * 1978-12-27 1981-07-28 Harris Corporation Bus collision avoidance system for distributed network data processing communications system
US4543628A (en) * 1983-01-28 1985-09-24 Digital Equipment Corporation Bus for data processing system with fault cycle operation
US4821174A (en) * 1984-03-20 1989-04-11 Westinghouse Electric Corp. Signal processing system including a bus control module
JPS611153A (ja) * 1984-05-17 1986-01-07 Fujitsu Ltd 複数コ−ル同時着信制御方法
US4941088A (en) * 1985-02-05 1990-07-10 Digital Equipment Corporation Split bus multiprocessing system with data transfer between main memory and caches using interleaving of sub-operations on sub-busses
US4797815A (en) * 1985-11-22 1989-01-10 Paradyne Corporation Interleaved synchronous bus access protocol for a shared memory multi-processor system
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
JPH0679305B2 (ja) * 1987-05-01 1994-10-05 ディジタル イクイプメント コーポレーション 保留バスを用いて割り込みに応じる装置及び方法
US4953072A (en) * 1987-05-01 1990-08-28 Digital Equipment Corporation Node for servicing interrupt request messages on a pended bus
US4821380A (en) * 1987-09-28 1989-04-18 Crosby Eddie G Quick cinch
JPH01161461A (ja) 1987-12-17 1989-06-26 Mitsubishi Electric Corp バス・インタフェース
US5001625A (en) * 1988-03-24 1991-03-19 Gould Inc. Bus structure for overlapped data transfer
US5235684A (en) * 1988-06-30 1993-08-10 Wang Laboratories, Inc. System bus having multiplexed command/id and data
JP2504548B2 (ja) * 1988-12-14 1996-06-05 富士通株式会社 デ―タ転送制御方式
JP2727514B2 (ja) * 1989-09-18 1998-03-11 富士通株式会社 転送先ｉｄ指定回路
US5038224A (en) * 1989-12-22 1991-08-06 Bell Communications Research, Inc. Video imaging device in a teleconferencing system
JP2820752B2 (ja) * 1990-01-19 1998-11-05 日本電信電話株式会社 密結合マルチプロセッサシステムにおけるキャッシュメモリ一致制御方法
JP2764452B2 (ja) * 1990-01-29 1998-06-11 日本電信電話株式会社 バス転送応答方法
JP2825914B2 (ja) * 1990-02-26 1998-11-18 日本電信電話株式会社 プロセッサ間通信方式
JPH03278156A (ja) 1990-03-27 1991-12-09 Pfu Ltd バスアクセス制御方式
JPH03288957A (ja) * 1990-04-06 1991-12-19 Nippon Telegr & Teleph Corp <Ntt> スプリット転送バスにおける評価パラメータ測定方式
JP2910303B2 (ja) * 1990-06-04 1999-06-23 株式会社日立製作所 情報処理装置
US5237567A (en) * 1990-10-31 1993-08-17 Control Data Systems, Inc. Processor communication bus
US5191649A (en) * 1990-12-21 1993-03-02 Intel Corporation Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
US5369748A (en) * 1991-08-23 1994-11-29 Nexgen Microsystems Bus arbitration in a dual-bus architecture where one bus has relatively high latency
US5341495A (en) * 1991-10-04 1994-08-23 Bull Hn Information Systems, Inc. Bus controller having state machine for translating commands and controlling accesses from system bus to synchronous bus having different bus protocols
EP0555680B1 (en) * 1992-02-14 1999-10-13 Motorola, Inc. A method and apparatus for determining instruction execution ordering in a data processing system
JP3411300B2 (ja) * 1992-02-18 2003-05-26 株式会社日立製作所 情報処理装置
JPH05282143A (ja) * 1992-03-30 1993-10-29 Nec Ibaraki Ltd 主記憶アクセス制御回路
US5388224A (en) * 1992-04-24 1995-02-07 Digital Equipment Corporation Processor identification mechanism for a multiprocessor system
US5379384A (en) * 1992-06-05 1995-01-03 Intel Corporation Configuration data loopback in a bus bridge circuit
US6330629B1 (en) * 1993-02-11 2001-12-11 Hitachi, Ltd. Information processing system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330629B1 (en) 1993-02-11 2001-12-11 Hitachi, Ltd. Information processing system
US6584538B2 (en) 1993-02-11 2003-06-24 Hitachi, Ltd. Information processing system
JPH0973429A (ja) * 1995-07-06 1997-03-18 Hitachi Ltd コンピュータシステム及びバス間制御回路
KR100294378B1 (ko) * 1997-04-01 2001-07-12 가나이 쓰도무 정보처리장치
JP2007188446A (ja) * 2006-01-16 2007-07-26 Sony Computer Entertainment Inc 情報処理装置、信号伝送方法、およびブリッジ
JP2012063971A (ja) * 2010-09-16 2012-03-29 Nec Corp Ｉ／ｏブリッジ装置、応答通知方法、及びプログラム
US8799548B2 (en) 2010-09-16 2014-08-05 Nec Corporation I/O bridge device, response-reporting method, and program

Also Published As

Publication number Publication date
JP3411300B2 (ja) 2003-05-26
US6219738B1 (en) 2001-04-17
US5941973A (en) 1999-08-24
US7340552B2 (en) 2008-03-04
US20020032817A1 (en) 2002-03-14
US20070106832A1 (en) 2007-05-10
US6519667B2 (en) 2003-02-11
US6128688A (en) 2000-10-03
US5671371A (en) 1997-09-23
US6341323B2 (en) 2002-01-22
US20030070020A1 (en) 2003-04-10
US20010023462A1 (en) 2001-09-20
US5881255A (en) 1999-03-09
US7177970B2 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
JPH05233528A (ja) バス制御方式及びコンピュータシステム
EP0223413B1 (en) Interrupt handling in a multiprocessor computing system
JP2001142842A (ja) Ｄｍａハンドシェークプロトコル
US5481681A (en) Data transfer operations between two asynchronous buses
EP0508634B1 (en) Memory access for data transfer within an I/O device
US5649209A (en) Bus coupling information processing system for multiple access to system bus
WO1994008307A1 (en) Multiplexed communication protocol between central and distributed peripherals in multiprocessor computer systems
JP3411520B2 (ja) 情報処理装置
JPH06149730A (ja) バスシステム，バス制御方式及びそのバス変換装置
JP2003114869A (ja) バス制御方式及びコンピュータシステム
JP3866873B2 (ja) 情報処理装置
JPH05210481A (ja) 直接アクセス式ビデオバス
JPH05282242A (ja) バス制御方式
JP2004078998A (ja) バス制御方式及びコンピュータシステム
JP2002278923A (ja) バスシステム，バス制御方式及びそのバス変換装置
JP2687716B2 (ja) 情報処理装置
JPH08278939A (ja) データ転送方法及びデータ転送装置
JP2006331452A (ja) バス制御方式及びコンピュータシステム
JPH0895899A (ja) Ｄｍａ転送制御装置
JPH0423159A (ja) 共有メモリ装置
JPH02127758A (ja) データ処理装置
JPH0535693A (ja) データ転送装置
JPS6373453A (ja) 共通バス制御方式
JPH02281348A (ja) 記憶装置間のデータ移送方式
JPH01145754A (ja) データ転送方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

EXPY Cancellation because of completion of term