JPH05218822A - パルス整形回路 - Google Patents
パルス整形回路Info
- Publication number
- JPH05218822A JPH05218822A JP31953291A JP31953291A JPH05218822A JP H05218822 A JPH05218822 A JP H05218822A JP 31953291 A JP31953291 A JP 31953291A JP 31953291 A JP31953291 A JP 31953291A JP H05218822 A JPH05218822 A JP H05218822A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- output
- input
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B75/00—Other engines
- F02B75/02—Engines characterised by their cycles, e.g. six-stroke
- F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
- F02B2075/025—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle two
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】入力パルスとの位相ずれのないデューティ５０
％の出力パルスを小型化が容易な回路構成で生成する。 【構成】Ｔ−フリップフロップ回路１１は、入力パルス
Ｐ１を受けて１／２分周し入力パルスの２倍の周期のパ
ルスＰ１１を出力する。遅延回路１２は、パルスＰ１１
を入力パルスの１／２周期分だけ遅延させてパルスＰ１
２として出力する。排他的論理和回路１３は、Ｔ−フリ
ップフロップ回路１１からのパルスＰ１１および遅延回
路からのパルスＰ１２をそれぞれ受けて両パルスの排他
的論理和を出力パルスＰ１３として出力する。
％の出力パルスを小型化が容易な回路構成で生成する。 【構成】Ｔ−フリップフロップ回路１１は、入力パルス
Ｐ１を受けて１／２分周し入力パルスの２倍の周期のパ
ルスＰ１１を出力する。遅延回路１２は、パルスＰ１１
を入力パルスの１／２周期分だけ遅延させてパルスＰ１
２として出力する。排他的論理和回路１３は、Ｔ−フリ
ップフロップ回路１１からのパルスＰ１１および遅延回
路からのパルスＰ１２をそれぞれ受けて両パルスの排他
的論理和を出力パルスＰ１３として出力する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル回路で使用さ
れるパルス整形回路に関し、特に入力パルスに同期した
デューティ５０％のパルスに整形するパルス整形回路に
関する。
れるパルス整形回路に関し、特に入力パルスに同期した
デューティ５０％のパルスに整形するパルス整形回路に
関する。
【０００２】
【従来の技術】図３は、従来のこの種のパルス整形回路
を示すブロック図であり、図４は、動作を示すタイミン
グチャートである。
を示すブロック図であり、図４は、動作を示すタイミン
グチャートである。
【０００３】入力パルスＰ１は、入力パルスＰ１の２倍
の周波数を通過周波数とするバンドパスフィルタ２１に
入力する。このバンドパスフィルタ２１が出力するパル
スＰ２は、図４に示したように、入力パルスＰ１の周波
数の２倍の正弦波になる。このパルスＰ２は、コンパレ
ータ２２により所定のレベルと比較されて図４の様なパ
ルスＰ３となって出力される。
の周波数を通過周波数とするバンドパスフィルタ２１に
入力する。このバンドパスフィルタ２１が出力するパル
スＰ２は、図４に示したように、入力パルスＰ１の周波
数の２倍の正弦波になる。このパルスＰ２は、コンパレ
ータ２２により所定のレベルと比較されて図４の様なパ
ルスＰ３となって出力される。
【０００４】このコンパレータの出力パルスＰ３は、入
力パルスＰ１の１／２の周期のパルスとなる。このコン
パレータの出力パルスＰ３をＴ−フリップフロップ回路
２３に入力することにより、入力パルスＰ１と同じ周
期、かつデューティが５０％の出力パルスＰ４を得るこ
とができる。
力パルスＰ１の１／２の周期のパルスとなる。このコン
パレータの出力パルスＰ３をＴ−フリップフロップ回路
２３に入力することにより、入力パルスＰ１と同じ周
期、かつデューティが５０％の出力パルスＰ４を得るこ
とができる。
【０００５】このようにして、入力パルスＰ１のデュー
ティに関係なくデューティが５０％の出力パルスＰ４を
得ることができる。
ティに関係なくデューティが５０％の出力パルスＰ４を
得ることができる。
【０００６】
【発明が解決しようとする課題】この従来のパルス整形
回路では、アナログ動作するバンドパスフィルタやコン
パレータを用いているので、回路規模が大きくなり、ま
た、バンドパスフィルタにおける位相シフト分だけ出力
パルスの位相がずれるという問題点があった。
回路では、アナログ動作するバンドパスフィルタやコン
パレータを用いているので、回路規模が大きくなり、ま
た、バンドパスフィルタにおける位相シフト分だけ出力
パルスの位相がずれるという問題点があった。
【０００７】
【課題を解決するための手段】本発明のパルス整形回路
は、入力パルスに同期したデューテイ５０％のパルスを
生成するパルス整形回路であって、前記入力パルスを受
けて１／２分周し前記入力パルスの２倍の周期のパルス
を出力するフリップフロップ回路と、このフリップフロ
ップ回路の出力パルスを前記入力パルスの１／２周期分
だけ遅延させる遅延回路と、この遅延回路の出力パルス
および前記フリップフロップ回路の出力パルスをそれぞ
れ受けて両出力パルスの排他的論理和を出力する排他的
論理和回路とを備えて構成される。
は、入力パルスに同期したデューテイ５０％のパルスを
生成するパルス整形回路であって、前記入力パルスを受
けて１／２分周し前記入力パルスの２倍の周期のパルス
を出力するフリップフロップ回路と、このフリップフロ
ップ回路の出力パルスを前記入力パルスの１／２周期分
だけ遅延させる遅延回路と、この遅延回路の出力パルス
および前記フリップフロップ回路の出力パルスをそれぞ
れ受けて両出力パルスの排他的論理和を出力する排他的
論理和回路とを備えて構成される。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を示すブロック図
であり、図２は動作を示すタイミングチャートである。
であり、図２は動作を示すタイミングチャートである。
【００１０】入力パルスＰ１は、Ｔ−フリップフロップ
回路１１によって１／２分周されて入力パルスの２倍の
周期の出力パルスＰ１１として送出される。この出力パ
ルスＰ１１は、入力パルスの１／２周期分の遅延回路１
２を通過して出力パルスＰ１２となる。
回路１１によって１／２分周されて入力パルスの２倍の
周期の出力パルスＰ１１として送出される。この出力パ
ルスＰ１１は、入力パルスの１／２周期分の遅延回路１
２を通過して出力パルスＰ１２となる。
【００１１】遅延回路１２の出力パルスＰ１２およびＴ
−フリップフロップ回路１１の出力パルスＰ１１は、排
他的論理和回路１３に入力し、ここで排他的論理和が取
られる。従って、図２に示したように、入力パルスＰ１
１と同じ周期で、かつデューディが５０％の出力パルス
Ｐ１３が得られる。
−フリップフロップ回路１１の出力パルスＰ１１は、排
他的論理和回路１３に入力し、ここで排他的論理和が取
られる。従って、図２に示したように、入力パルスＰ１
１と同じ周期で、かつデューディが５０％の出力パルス
Ｐ１３が得られる。
【００１２】
【発明の効果】以上説明したように本発明は、ディジタ
ル回路で構成できるので、小型化が容易となる。また遅
延回路の遅延量を入力パルスの周期の１／２に調整する
ことにより、入力パルスとの位相ずれがないデューティ
５０％の出力パルスにすることができるという効果があ
る。
ル回路で構成できるので、小型化が容易となる。また遅
延回路の遅延量を入力パルスの周期の１／２に調整する
ことにより、入力パルスとの位相ずれがないデューティ
５０％の出力パルスにすることができるという効果があ
る。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作を示すタイミングチャートであ
る。
る。
【図３】従来のパルス整形回路の一例を示すブロック図
である。
である。
【図４】図３に示した従来のパルス整形回路の動作を示
すタイミングチャートである。
すタイミングチャートである。
１１ Ｔ−フリップフロップ回路 １２ 遅延回路 １３ 排他的論理和回路 Ｐ１ 入力パルス
Claims (1)
- 【請求項１】 入力パルスに同期したデューテイ５０％
のパルスを生成するパルス整形回路であって、前記入力
パルスを受けて１／２分周し前記入力パルスの２倍の周
期のパルスを出力するフリップフロップ回路と、このフ
リップフロップ回路の出力パルスを前記入力パルスの１
／２周期分だけ遅延させる遅延回路と、この遅延回路の
出力パルスおよび前記フリップフロップ回路の出力パル
スをそれぞれ受けて両出力パルスの排他的論理和を出力
する排他的論理和回路とを備えることを特徴とするパル
ス整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31953291A JPH05218822A (ja) | 1991-12-04 | 1991-12-04 | パルス整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31953291A JPH05218822A (ja) | 1991-12-04 | 1991-12-04 | パルス整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218822A true JPH05218822A (ja) | 1993-08-27 |
Family
ID=18111297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31953291A Withdrawn JPH05218822A (ja) | 1991-12-04 | 1991-12-04 | パルス整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITTO20090334A1 (it) * | 2009-04-28 | 2010-10-29 | St Microelectronics Srl | Dispositivo e metodo di protezione da disturbi per un segnale digitale |
-
1991
- 1991-12-04 JP JP31953291A patent/JPH05218822A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITTO20090334A1 (it) * | 2009-04-28 | 2010-10-29 | St Microelectronics Srl | Dispositivo e metodo di protezione da disturbi per un segnale digitale |
| EP2246981A1 (en) * | 2009-04-28 | 2010-11-03 | STMicroelectronics S.r.l. | Digital noise protection circuit and method |
| US8164357B2 (en) | 2009-04-28 | 2012-04-24 | Stmicroelectronics S.R.L. | Digital noise protection circuit and method |
| US8519736B2 (en) | 2009-04-28 | 2013-08-27 | Stmicroelectronics S.R.L. | Digital noise protection circuit and method |
| US9083338B2 (en) | 2009-04-28 | 2015-07-14 | Stmicroelectronics S.R.L. | Digital noise protection circuit and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177651A (ja) | 周波数シンセサイザ | |
| JPH05218822A (ja) | パルス整形回路 | |
| JP2659186B2 (ja) | デイジタル可変分周回路 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP2615589B2 (ja) | 同期式発振回路 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JP2641964B2 (ja) | 分周器 | |
| JP3175217B2 (ja) | デジタルｐｌｌ回路 | |
| JPS6315517A (ja) | クロツク発生回路 | |
| KR0158654B1 (ko) | 디지털 위상 동기 루프의 양자화 오차 제거 회로 | |
| JPH05347555A (ja) | 可変分周回路 | |
| JP2682306B2 (ja) | クロック進相器 | |
| JP2701717B2 (ja) | パルス同期化回路 | |
| JPH03235420A (ja) | 位相同期回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH06311153A (ja) | 位相比較回路 | |
| JPS6379421A (ja) | 周波数奇数分周器 | |
| JPS6019694B2 (ja) | 並列処理形信号変換回路 | |
| JPH05308261A (ja) | クロック移相器 | |
| JPH03236619A (ja) | 高速用ディジタルフィルタ | |
| JPS5955690A (ja) | バ−ストゲ−トパルス発生回路 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPH05129937A (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |