JPH05183064A - Ｉｃパッケージ及びその実装方法 - Google Patents

Ｉｃパッケージ及びその実装方法

Info

Publication number
JPH05183064A
JPH05183064A JP4000902A JP90292A JPH05183064A JP H05183064 A JPH05183064 A JP H05183064A JP 4000902 A JP4000902 A JP 4000902A JP 90292 A JP90292 A JP 90292A JP H05183064 A JPH05183064 A JP H05183064A
Authority
JP
Japan
Prior art keywords
package
chip
power supply
positive
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4000902A
Other languages
English (en)
Other versions
JP2766920B2 (ja
Inventor
Masahiro Ueda
昌弘 植田
Shuichi Matsue
秀一 松江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4000902A priority Critical patent/JP2766920B2/ja
Priority to US07/997,756 priority patent/US5554824A/en
Priority to DE4244615A priority patent/DE4244615C2/de
Publication of JPH05183064A publication Critical patent/JPH05183064A/ja
Application granted granted Critical
Publication of JP2766920B2 publication Critical patent/JP2766920B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 単一電源で動作するＩＣチップと正負二電源
で動作するＩＣチップとを、パッケージ内の配線パター
ンを変えることなく共通のパッケージにて実装する。 【構成】 パッケージ本体１上に２種類の蓋付け用の金
属配線パターン２，11を形成し、蓋の大きさによりＩＣ
チップ４に印加される複数の電源端子の短絡の有無を制
御する。単一電源で動作するＩＣチップ４を実装する場
合には、両金属配線パターン２，11に接触する大きい蓋
を被せて金属配線パターン２，11を短絡させ、正負二電
源で動作するＩＣチップ４を実装する場合には、金属配
線パターン２のみに接触する小さい蓋を被せて金属パタ
ーン配線２，11を短絡させない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、単一電源で使用される
ＩＣチップ及び正負二電源で使用されるＩＣチップを実
装できるＩＣパッケージ及びその実装方法に関するもの
である。
【０００２】
【従来の技術】近年、ＩＣの中で回路素子数が多数であ
るＬＳＩは、製造及び回路技術の改良により、ＰＭＯＳ
ＦＥＴ及びＮＭＯＳＦＥＴを用いたＣＭＯＳ（相補型金
属酸化膜半導体）とバイポーラトランジスタとを１つの
チップ上に形成することで色々な機能を実現できるよう
になってきている。例えば1990年ＮＥＣ技報Vol.43 No.
12 pp.119 〜121 に記載されているような、ＣＭＯＳと
バイポーラトランジスタとで論理回路を構成するＢｉＣ
ＭＯＳゲートアレイでは、従来のＴＴＬ（Transistor T
ransistor Logic)に加え、高速動作が可能なＥＣＬ（Em
itter Coupled Logic)を１つのチップ上に構成させるこ
とにより、ＬＳＩの機能を高めることが可能になってい
る。
【０００３】図１は、ＴＴＬの入出力レベルとのインタ
ーフェースが可能であるゲートアレイの構成の一例を示
す。図１においてゲートアレイは、ＴＴＬの入力をＬＳ
Ｉ内部に伝えるためのＴＴＬ入力バッファ21と、ＢｉＣ
ＭＯＳ（またはＣＭＯＳ）にて論理を構成した内部ゲー
ト22と、内部ゲート22の信号を受けてＴＴＬレベルで出
力するためのＴＴＬ出力バッファ23とを直列接続させた
構成をなす。ＴＴＬ入力バッファ21はＴＴＬ入力端子Ｔ
Ｉに接続され、ＴＴＬ出力バッファ23はＴＴＬ出力端子
ＴＯに接続されている。また、ＬＳＩチップは正の電源
端子ＶＣＣ及び接地端子ＧＮＤに接続され、ＬＳＩチッ
プには正電圧（通常は５Ｖ）が印加される。上述の構成
のゲートアレイでは、ＩＣチップに印加される電源は単
一電源である。
【０００４】図２は、ＴＴＬ及びＥＣＬの入出力レベル
とのインターフェースが可能であるゲートアレイの構成
の一例を示す。図２において図１と同番号を付した部分
は同一部分を示す。図中24, 25は夫々、ＥＣＬ入力端子
ＥＩに接続されてＥＣＬの入力をＬＳＩ内部に伝えるた
めのＥＣＬ入力バッファ, ＥＣＬ出力端子ＥＯに接続さ
れて内部ゲート22の信号を受けてＥＣＬレベルで出力す
るためのＥＣＬ出力バッファである。また、ＴＴＬ入力
バッファ21及びＴＴＬ出力バッファ23には、ＴＴＬを内
部ゲート22の論理レベルに変換するためのレベル変換回
路26及び27が夫々接続されている。ＬＳＩチップは正の
電源端子ＶＣＣ及び接地端子ＧＮＤに加えて負の電源端
子ＶＥＥにも接続され、ＬＳＩチップには正電圧に加え
て負電圧（通常は−５Ｖまたは−4.5 Ｖ）が印加され
る。上述の構成のゲートアレイでは、ＩＣチップに印加
される電源は正負二電源である。
【０００５】図１及び図２の構成は、何れも同じマスタ
チップを用いて形成されるが、通常、ゲートアレイでは
ＩＣチップを載せるパッケージは共通化されている。例
えば、図３に示すようなファインセラミックで作られた
セラミックパッケージにＩＣチップを載せる方法が知ら
れている。なお、図４は図３のIV─IV線における断面図
である。
【０００６】図３，４において、１はファインセラミッ
ク製のパッケージ本体であり、パッケージ本体１の表面
上には環状の金属配線パターン２が形成されている。金
属配線パターン２には、ＩＣチップを内部に封止するた
めの蓋10が半田等により接続されている。なお、図３で
はこの蓋10の図示を省略している。金属配線パターン２
に囲まれた中央の領域であるダイボンド領域６におい
て、その周縁部に多数のパッド７を並設させたＩＣチッ
プ４がパッケージ本体１に固定されている。金属配線パ
ターン２とダイボンド領域６との間の領域には、パッケ
ージ側の多数の内側配線電極３が形成されており、対応
する内側配線電極３とパッド７とはワイヤ線５にて接続
されている。パッケージ本体１からは、正電源端子ＶＣ
Ｃ，負電源端子ＶＥＥ，接地端子ＧＮＤ等に夫々対応す
る多数の外部リード８が引き出されている。正電源端子
ＶＣＣ，接地端子ＧＮＤの各外部リード８と内側配線電
極３、及び負電源端子ＶＥＥとダイボンド領域６とはパ
ッケージ内の配線９により接続されている。なお、正電
源端子ＶＣＣ，負電源端子ＶＥＥ，接地端子ＧＮＤの電
源ピンは、通常、１種類のパッケージに対して予め決ま
った外部リードピン位置に割り当てられている。
【０００７】
【発明が解決しようとする課題】上述したような従来の
パッケージ構造では、図１に示したような単一電源の構
成のＩＣチップと図２に示したような正負二電源の構成
のＩＣチップとを共用させて実装した場合に、以下に述
べるような不都合がある。単一電源の構成のＩＣチップ
を実装した場合には、負電源端子ＶＥＥの外部リード８
が使われずに無駄である。また、正負二電源の構成のＩ
Ｃチップの場合には負電源端子ＶＥＥに接続されている
ダイボンド領域６を、単一電源の構成のＩＣチップを実
装する際には接地端子ＧＮＤまたは正電源端子ＶＣＣに
接続して電位的に固定する必要があるので、そのための
ワイヤ配線を施さなければならない。
【０００８】このような不都合を解消すべく、単一電源
の構成のＩＣチップ，正負二電源の構成のＩＣチップ夫
々に対してパッケージを個別に用意しておく方法が考え
られるが、この方法では、用意すべきパッケージの種類
が多く、パッケージの開発コストが多くかかるという問
題がある。
【０００９】本発明は斯かる事情に鑑みてなされたもの
であり、単一電源及び正負二電源の両方の構成のＩＣチ
ップに対して、何れの構成にあっても電源ピンを有効に
利用でき、共通のワイヤ配線にて単一電源及び正負二電
源の両方のＩＣチップの実装が可能であるＩＣパッケー
ジ及びその実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本願の第１発明に係るＩ
Ｃパッケージは、パッケージ本体に２種類以上の配線パ
ターンを設け、各配線パターン夫々にＩＣチップに印加
される異なる電圧を印加するように構成したことを特徴
とする。
【００１１】本願の第２発明に係るＩＣパッケージは、
第１発明において、複数の蓋との接触状態が異なるよう
に、各配線パターンを異ならせたことを特徴とする。
【００１２】本願の第３発明に係るＩＣパッケージの実
装方法は、第１発明のＩＣパッケージを用い、ＩＣチッ
プに印加させる電源の数に応じて、大きさが異なる蓋を
使い分けるようにすることを特徴とする。
【００１３】
【作用】第１発明では、ＩＣチップに印加されるべき異
なる電圧が印加される２種類の配線パターンを短絡させ
ると、単一電源の構成のＩＣチップに適用でき、一方、
この２種類の配線パターンを短絡させない場合には、各
々に独立した電圧が印加されて正負二電源の構成のＩＣ
チップに適用できる。
【００１４】第２，第３発明では、上述したような短絡
の発生の有無を大きさが異なる２種類以上の蓋を使い分
けることにより制御する。よって、パッケージの蓋を取
り替えることにより、パッケージ内の配線構造を変える
ことなく、単一電源と正負二電源との両方のＩＣチップ
を実装できる。
【００１５】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
【００１６】図５は本発明に係るＩＣパッケージの構成
を示す平面図である。図５において、１はファインセラ
ミック製のパッケージ本体であり、パッケージ本体１の
表面上には環状の金属配線パターン２，11が二重に形成
されている。金属配線パターン11は、金属配線パターン
２を囲むようにその外側の領域に形成されている。金属
配線パターン２に囲まれた中央の領域であるダイボンド
領域６において、その周縁部に多数のパッド７を並設さ
せたＩＣチップ４がパッケージ本体１に固定されてい
る。金属配線パターン２とダイボンド領域６との間の領
域には、パッケージ側の多数の内側配線電極３が形成さ
れており、対応する内側配線電極３とパッド７とはワイ
ヤ線５にて接続されている。図５において、図３（従来
例）と異なる点は、金属配線パターン２の外側にこれと
は別の金属配線パターン11を追加形成していることであ
る。
【００１７】図６，図７は図５のＡ−Ａ′線における断
面図であり、図６は単一電源のＩＣチップを実装した場
合を示し、図７は正負二電源のＩＣチップを実装した場
合を示している。図６，図７において、パッケージ本体
１からは、正電源端子ＶＣＣ，負電源端子ＶＥＥ，接地
端子ＧＮＤ等に夫々対応する多数の外部リード８が引き
出されている。正電源端子ＶＣＣの外部リード８と内側
配線電極３とは、パッケージ内の配線９により接続され
ている。また、接地端子ＧＮＤのの外部リード８と内側
配線電極３及び内側の金属配線パターン２とは、パッケ
ージ内の配線９により接続されている。更に、負電源端
子ＶＥＥの外部リード８とダイボンド領域６及び外側の
金属配線パターン11とは、パッケージ内の配線９により
接続されている。図６では、ＩＣチップを内部に封止す
るための蓋10が、金属配線パターン２，11に半田等によ
り接続されている。一方、図７では、図６における蓋10
に比べて一回り小さい同様の蓋10が、金属配線パターン
２にのみ半田等により接続されている。図６，図７にお
いて、図４（従来例）と異なる点は、負電源端子ＶＥ
Ｅ，接地端子ＧＮＤが、パッケージ本体１表面の金属配
線パターン11，２とパッケージ内で結線されていること
である。
【００１８】次に、図６，図７を参照して、単一電源，
正負二電源の両方のタイプのＩＣチップを実装する機構
について説明する。
【００１９】図６に示すように、金属配線パターン２,
11を短絡させるような大きな蓋10を使用した場合には、
負電源端子ＶＥＥと接地端子ＧＮＤとが短絡されるの
で、単一電源のＩＣチップの実装に適用できる。
【００２０】一方、図７に示すように、金属配線パター
ン２だけを覆うような小さな蓋10を使用した場合には、
負電源端子ＶＥＥと結線された金属配線パターン11は接
地端子ＧＮＤと独立しているので、正負二電源のＩＣチ
ップの実装に適用できる。
【００２１】なお、上述の実施例では、負電源端子ＶＥ
Ｅと接地端子ＧＮＤとを蓋10により短絡させたが、金属
配線パターン11を正電源端子ＶＣＣと結線させた場合に
は、単一電源として負電圧が印加されるようなＩＣチッ
プの実装も可能である。
【００２２】また、上述した実施例の変形例として、金
属配線パターン２，11に加えて更に別の金属配線パター
ンを金属配線パターン11の外側または内側に形成し、こ
の金属配線パターンを正電源端子ＶＣＣと結線させるよ
うな構成も考えられる。このような場合には、大きさが
異なる３種類の蓋を使い分けるようにすることは言うま
でもない。
【００２３】
【発明の効果】以上のように第１発明では、パッケージ
本体に２種類以上の配線パターンを設け、各配線パター
ンにＩＣチップに印加される異なる電圧を印加するよう
にしたので、２種類の配線パターンの短絡の有無によ
り、単一電源，正負二電源で動作する両方のＩＣチップ
をパッケージ内の配線パターンを変えることなく容易に
実装することができる。
【００２４】第２，第３発明では、大きさが異なる蓋を
用いて２種類の配線パターンの短絡の有無を制御したの
で、単に蓋を取り替えるだけで、単一電源，正負二電源
で動作する両方のＩＣチップの実装が可能である。
【図面の簡単な説明】
【図１】単一電源のＴＴＬを構成するＬＳＩチップの一
例を示す図である。
【図２】正負二電源のＴＴＬ及びＥＣＬを構成するＬＳ
Ｉチップの一例を示す図である。
【図３】従来のＩＣパッケージを示す平面図である。
【図４】図３のIV−IV線における断面図である。
【図５】本発明のＩＣパッケージを示す平面図である。
【図６】単一電源のＩＣチップを実装する場合の図５の
Ａ−Ａ′線における断面図である。
【図７】正負二電源のＩＣチップを実装する場合の図５
のＡ−Ａ′線における断面図である。
【符号の説明】
１ パッケージ本体 ２，11 金属配線パターン ４ ＩＣチップ ８ 外部リード ９ パッケージ内の配線 10 蓋

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電圧が印加されるＩＣチップを実装する
    ＩＣパッケージにおいて、その表面に少なくとも２種類
    の配線パターンを有するパッケージ本体を備え、前記少
    なくとも２種類の各配線パターンへ相異なる電圧を印加
    すると共に、前記相異なる電圧を前記ＩＣチップへ印加
    すべく構成したことを特徴とするＩＣパッケージ。
  2. 【請求項２】 大きさが相異なった各別に被せられる少
    なくとも２種類の蓋との接触状態が異なるように、前記
    少なくとも２種類の配線パターンが異なることを特徴と
    する請求項１記載のＩＣパッケージ。
  3. 【請求項３】 前記少なくとも２種類の配線パターンと
    の接触状態が異なるように、大きさが相異なる少なくと
    も２種類の蓋を請求項１記載のＩＣパッケージに対して
    使い分けることを特徴とするＩＣパッケージの実装方
    法。
JP4000902A 1992-01-07 1992-01-07 Ｉｃパッケージ及びその実装方法 Expired - Fee Related JP2766920B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4000902A JP2766920B2 (ja) 1992-01-07 1992-01-07 Ｉｃパッケージ及びその実装方法
US07/997,756 US5554824A (en) 1992-01-07 1992-12-30 IC package and packaging method for the same
DE4244615A DE4244615C2 (de) 1992-01-07 1992-12-31 IC-Gehäuse und Verfahren zur Kapselung eines IC-Chips in einem solchen IC-Gehäuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4000902A JP2766920B2 (ja) 1992-01-07 1992-01-07 Ｉｃパッケージ及びその実装方法

Publications (2)

Publication Number Publication Date
JPH05183064A true JPH05183064A (ja) 1993-07-23
JP2766920B2 JP2766920B2 (ja) 1998-06-18

Family

ID=11486615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4000902A Expired - Fee Related JP2766920B2 (ja) 1992-01-07 1992-01-07 Ｉｃパッケージ及びその実装方法

Country Status (3)

Country Link
US (1) US5554824A (ja)
JP (1) JP2766920B2 (ja)
DE (1) DE4244615C2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JP3014029B2 (ja) * 1995-06-16 2000-02-28 日本電気株式会社 半導体素子の実装方法
US5933026A (en) * 1997-04-11 1999-08-03 Intel Corporation Self-configuring interface architecture on flash memories
US6111199A (en) * 1998-04-07 2000-08-29 Integrated Device Technology, Inc. Integrated circuit package using a gas to insulate electrical conductors
US6242814B1 (en) 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US6140698A (en) * 1998-12-21 2000-10-31 Nortel Networks Corporation Package for microwave and mm-wave integrated circuits
TWI321342B (en) * 2004-11-05 2010-03-01 Altus Technology Inc An integrate circuit chip encapsulation and the method of manufacturing it
CN100454523C (zh) * 2004-11-06 2009-01-21 鸿富锦精密工业（深圳）有限公司 集成电路晶片封装及其制造方法
TWI284394B (en) * 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
CN104201165B (zh) * 2014-09-15 2017-02-15 西安理工大学 一种双环硅通孔结构及其制造方法
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153988A (en) * 1977-07-15 1979-05-15 International Business Machines Corporation High performance integrated circuit semiconductor package and method of making
JPS58446U (ja) * 1981-06-25 1983-01-05 富士通株式会社 混成集積回路装置
CA1320006C (en) * 1986-06-02 1993-07-06 Norio Hidaka Package for integrated circuit
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
JP3074003B2 (ja) * 1990-08-21 2000-08-07 株式会社日立製作所 半導体集積回路装置
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system

Also Published As

Publication number Publication date
DE4244615A1 (en) 1993-07-08
JP2766920B2 (ja) 1998-06-18
DE4244615C2 (de) 2000-06-29
US5554824A (en) 1996-09-10

Similar Documents

Publication Publication Date Title
US8829968B2 (en) Semiconductor integrated circuit device
EP0180776A2 (en) Chip-on-chip semiconductor device
JP2766920B2 (ja) Ｉｃパッケージ及びその実装方法
JP2560805B2 (ja) 半導体装置
JP2531827B2 (ja) 半導体装置及びその製造方法
JPH01117520A (ja) レベル変換回路
US6646342B2 (en) Semiconductor chip and multi-chip module
JPS59193046A (ja) 半導体集積回路装置
JPS63314847A (ja) マスタ−スライス型半導体装置
JP2749185B2 (ja) 複合論理回路
JP3711027B2 (ja) 半導体装置
JP3711139B2 (ja) 半導体装置
US6833286B2 (en) Semiconductor device with variable pin locations
JPS6159762A (ja) 半導体装置
EP0929107A1 (en) Semiconductor photocoupler using MOS transistors
JP2915319B2 (ja) 半導体装置
JPH0427159A (ja) 半導体装置
JPS6251231A (ja) 半導体集積回路装置
JPH0194637A (ja) 半導体集積回路
JPH0750392A (ja) 半導体集積回路装置
JP3036459B2 (ja) Ｅｃｌ／ｃｍｏｓ混在型半導体集積回路装置
JPH0360061A (ja) 集積回路パッケージ
JP2003318263A (ja) 半導体装置
JPH042150A (ja) 半導体集積回路
JPH07297290A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees