CN100454523C - 集成电路晶片封装及其制造方法 - Google Patents

集成电路晶片封装及其制造方法 Download PDF

Info

Publication number
CN100454523C
CN100454523C CNB2004100521645A CN200410052164A CN100454523C CN 100454523 C CN100454523 C CN 100454523C CN B2004100521645 A CNB2004100521645 A CN B2004100521645A CN 200410052164 A CN200410052164 A CN 200410052164A CN 100454523 C CN100454523 C CN 100454523C
Authority
CN
China
Prior art keywords
supporting body
wafer
integrated circuit
weld pad
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100521645A
Other languages
English (en)
Other versions
CN1770434A (zh
Inventor
魏史文
吴英政
刘坤孝
许博智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Yangxin Technology Co ltd
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangxin Technology Co ltd, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Yangxin Technology Co ltd
Priority to CNB2004100521645A priority Critical patent/CN100454523C/zh
Publication of CN1770434A publication Critical patent/CN1770434A/zh
Application granted granted Critical
Publication of CN100454523C publication Critical patent/CN100454523C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种集成电路晶片封装及其制造方法，该集成电路晶片封装包括一承载体、一晶片、多条焊线、一遮盖及一第一粘着物，其中，该承载体具有一容室，该容室于承载体顶面上有一开口，该承载体顶部及底部环绕布设有多个焊垫，其内部设置有多个用以电性连接承载体顶部与底部焊垫的盲孔；该晶片固设于容室底部，其顶部环绕布设有多个焊垫；该各焊线一端连接晶片顶部的焊垫，另一端连接承载体顶部的焊垫；该第一粘着物设置于晶片顶面周缘；该遮盖位于承载体顶部，与第一粘着物粘结。

Description

集成电路晶片封装及其制造方法
【技术领域】
本发明是关于一种集成电路晶片封装及其制造方法，尤其是关于一种小尺寸集成电路晶片封装及其制造方法。
【背景技术】
请参阅图1所示，其为国家知识产权局于2001年10月31日授权公告的实用新型专利第01200427.8号集成电路晶片的构装的剖视图，该集成电路晶片的构装主要包括一承载体10、一晶片12、一遮盖13及一粘着物14，其中该承载体10具有一顶面101及一容室102，该顶面101上具有一开口且与容室102相贯通，该顶面101上布设有多个焊垫，该承载体10进一步包括多个贯孔103，其开设于承载体10周缘，用以电性连接该承载体10的焊垫至该承载体10的底面；该晶片12固设于该容室102中，其亦具有多个焊垫，并藉由多条焊线15而分别与该承载体10的焊垫相连接；该粘着物14布设于各焊线15与该承载体10焊垫的衔接处；而该遮盖13与该粘着物14固接并可封闭该容室102的开口。然而，该粘着物14的用量不易控制，用量较少则遮盖13易松脱，且可能扯断焊线15与承载体10焊垫的连接；由于该集成电路晶片的构装其通过该贯孔103与其他电路板电性连接，若粘着物14的用量较多，当遮盖13压于承载体10上时，该粘着物14易顺承载体10周缘的贯孔103或其侧壁流下导致其无法于其他电路板连接致使产品报废。
有鉴于此，提供一种品质较高的集成电路晶片封装及其制造方法实为必要。
【发明内容】
本发明的目的在于提供一种品质较高的集成电路晶片封装。
本发明的另一目的在于提供一种品质较高的集成电路晶片封装的制造方法。
为实现本发明的目的，提供一种集成电路晶片封装，包括一承载体、一晶片、多条焊线、一遮盖及一第一粘着物，其中，该承载体具有一容室，该容室于承载体顶面上有一开口，该承载体顶部及底部环绕布设有多个焊垫，其内部设置有用以电性连接承载体顶部与底部焊垫的多个盲孔；该晶片固设于容室底部，其顶部环绕布设有多个焊垫；该各焊线一端连接晶片顶部的焊垫，另一端连接承载体顶部的焊垫；该第一粘着物设置于晶片顶面周缘；该遮盖位于承载体顶部，并与第一粘着物粘结。
为实现本发明的目的，提供一种集成电路晶片封装的制造方法，包括以下步骤：提供一承载体，该承载体具有一容室，该容室于承载体一顶面具有一开口；于一晶片底部涂布粘胶，将该晶片由承载体顶部开口放置至容室底部；采用多条焊线，分别将各焊线一端与晶片焊垫连接，另一端与承载体顶部焊垫连接；将一第一粘着物涂布于晶片顶面周缘；之后将一遮盖放置于承载体顶部，该遮盖与第一粘着物粘结。
进一步提供一第二粘着物，该第二粘着物涂布于该遮盖与承载体顶部的接合处。
相较已知技术，本发明集成电路晶片的封装其遮盖放置于承载体顶部时与第一粘着物粘结，而该第一粘着物设置于晶片顶面周缘，其不会溢流到承载体周缘而污染盲孔，因此可避免粘着物溢出造成污染导致产品报废，而提高产品的制程良率。
再者，通过该第二粘着物对遮盖与承载体顶部接合处的补强，可进一步加强该集成电路晶片封装的结构强度；而且，该第二粘着物是在放置遮盖之后才涂布，其不会受遮盖的挤压，故而较不易溢流到承载体的周缘而污染盲孔。
【附图说明】
图1是已知集成电路晶片的剖视图；
图2是本发明集成电路晶片封装的剖视图。
【具体实施方式】
请参照图2所示，本发明集成电路晶片封装包括：一承载体2、一晶片3、多条焊线32、一第一粘着物4、一遮盖5及一第二粘着物6。
该承载体2是由陶瓷、纤维复合板及其它材料制成，其为一两层框架结构，包括一框体21及一板体22。框体21的外边框与板体22的边框尺寸相同，框体21的外边缘与板体22的边缘对齐并紧密压合于板体21上形成承载体2。承载体2的框体21与板体22共同形成一容室23，该容室23于承载体2的顶面形成一开口。该容室23用于放置晶片3或其他电子元件。该承载体2包括多个焊垫24，焊垫24包括顶部焊垫241及底部焊垫242，该顶部焊垫241环绕布设于承载体2的框体21顶部，其距框体21的外边缘具有一定距离，使框体21的顶面保留一空间供其它操作使用；该底部焊垫242环绕布设于承载体2的板体22底部，位置与顶部焊垫241相对应，其用于该集成电路晶片封装与其他电路板的电性连接。该承载体2还包括多个盲孔25，该盲孔25设置于承载体2的内部，用于电性连接该承载体2的顶部焊垫241与底部焊垫242。该盲孔25由上盲孔251与下盲孔252组成，其中，上盲孔251设置于框体21内，其由顶部焊垫241下方向框体21底部开设的通孔与框体21底部开设的槽连接形成；下盲孔252设置于板体22内部，其由板体22顶部开设一通孔并与底部焊垫242相连接。框体21与板体22压合后，上盲孔251与下盲孔252亦连接贯通，其内部设有导体或导体镀层，以实现顶部焊垫241与底部焊垫242的电连接。
该晶片3通过一粘胶31固定于承载体2的板体22上，且位于承载体2的容室23中。该晶片3的顶部周缘设置有多个晶片焊垫(图未示)。
该焊线32一端连接晶片3的晶片焊垫，另一端则连接于承载体2的顶部焊垫241上。
在晶片3的顶面周缘涂布第一粘着物4。其覆盖焊线32及焊线32与晶片3的晶片焊垫的连接处，以保护焊线32及焊线32与晶片3的晶片焊垫的连接处。
该遮盖5是一板状体，其尺寸小于框体21的顶面尺寸，且其周缘可覆盖至顶部焊垫241外边缘之外的框体21的顶面，当该遮盖5是放置于该框体21顶部时，遮盖5与第一粘着物4粘结，以预固定遮盖5于承载体2上并封闭晶片3的顶面，之后于其四周与框体21接合处涂布第二粘着物6，以进一步补强该遮盖5与承载体2的连接。晶片3的顶面由第一粘着物4与遮盖5封闭，可保护晶片3的顶面不受外部破坏或污染。且因第一粘着物4涂布在晶片3的顶面周缘，而晶片3与框体21的内壁间有一空隙，点胶用量较易控制，即若点胶过多，则过多的第一粘着物4可流入此空隙，而不会溢流到承载体2的周缘而污染盲孔25；另，由于第二粘着物6是在遮盖5设置于承载体2上之后再涂布于承载体2的框体21之上，其不会受到遮盖5的挤压，且由于该遮盖5的尺寸小于框体21，使得涂布于遮盖5四周的第二粘着物6的用量较易控制，故，第二粘着物6较不易沿承载体2的周缘溢流而污染盲孔25，因而较不易于制造时造成产品报废，可提高制程良率。且遮盖5是通过两处粘着物4、6粘结，因此其与承载体2的连接更为稳固。
该集成电路晶片封装的制造方法如以下步骤：提供一承载体2，其设有一容室23；于一晶片3底部涂布粘胶31，再将晶片3由承载体2顶部开口放入容室23中以粘结该晶片3于承载体2上；采用多条焊线32，分别将各焊线32一端连接于晶片焊垫上，另一端连接于承载体2顶部焊垫241上；在晶片3的顶面周缘涂布第一粘着物4，该第一粘着物4覆盖焊线32及焊线32与晶片焊垫的接合处；之后将遮盖5放置于承载体2的顶部，遮盖5与第一粘着物4相粘结以预定位该遮盖5于承载体2上并封闭晶片3的顶面；再将第二粘着物6涂布于遮盖5四周与承载体2顶部的接合处并固化。

Claims (15)

1.一种集成电路晶片封装，包括一承载体，该承载体具有一容室，该容室于承载体顶面上有一开口；一晶片，其固设于容室底部，其顶部环绕布设有多个焊垫；多条焊线，各该焊线一端连接晶片顶部的焊垫，另一端与承载体顶部的焊垫连接；一遮盖，其设置于承载体顶部；及一第一粘着物，其特征在于：该承载体顶部及底部环绕布设有多个焊垫，其内部设置有用以电性连接承载体顶部与底部焊垫的多个盲孔；该第一粘着物设置于晶片顶面周缘；该遮盖与第一粘着物粘结。
2.如权利要求1所述的集成电路晶片封装，其特征在于：所述承载体是一两层框架结构，包括一框体及一板体，框体的外边框与板体的边框尺寸相同。
3.如权利要求2所述的集成电路晶片封装，其特征在于：所述框体的外边缘与板体的边缘对齐并紧密压合形成上述承载体。
4.如权利要求2所述的集成电路晶片封装，其特征在于：所述盲孔由上盲孔与下盲孔组成，其中，上盲孔设置于框体内，其由承载体顶部的焊垫下方向框体底部开设的通孔与框体底部开设的槽连接形成；下盲孔设置于板体内部，其由板体顶部开设一通孔并与承载体底部的焊垫相连接。
5.如权利要求1所述的集成电路晶片封装，其特征在于：所述承载体的焊垫包括顶部焊垫及底部焊垫，该顶部焊垫环绕布设于承载体顶部，且距承载体顶部外边缘具有一定距离。
6.如权利要求1所述的集成电路晶片封装，其特征在于：所述遮盖的尺寸小于承载体的顶面的尺寸。
7.如权利要求6所述的集成电路晶片封装，其特征在于：该集成电路晶片封装进一步包括一第二粘着物，该第二粘着物涂布于遮盖的四周与承载体顶部的接合处。
8.一种如权利要求1所述的集成电路晶片封装的制造方法，其特征在于包括以下步骤：
提供一承载体，该承载体具有一容室，该容室于承载体顶面具有一开口；
于一晶片底部涂布粘胶，将所述晶片由承载体顶部开口放置至容室底部；
提供多条焊线，分别将各焊线一端与晶片焊垫连接，另一端与承载体顶部焊垫连接；
提供一第一粘着物，将其涂布一圈于晶片顶面周缘；
提供一遮盖，将遮盖放置于承载体顶部，与第一粘着物粘结。
9.如权利要求8所述的集成电路晶片封装的制造方法，其特征在于：所述顶部焊垫环绕布设于承载体顶部，且距承载体顶部外边缘具有一定距离。
10.如权利要求8所述的集成电路晶片封装的制造方法，其特征在于：所述承载体进一步包含多个底部焊垫，其环绕布设于承载体底部且与顶部焊垫位置相对应。
11.如权利要求10所述的集成电路晶片封装的制造方法，其特征在于：所述承载体是一两层框架结构，包括一框体及一板体，框体的外边框与板体的边框尺寸相同，所述框体的外边缘与板体的边缘对齐并紧密压合形成上述承载体。
12.如权利要求11所述的集成电路晶片封装的制造方法，其特征在于：所述承载体进一步包含多个盲孔，该盲孔内设有导体或导体镀层用以电性连接该顶部焊垫与该底部焊垫。
13.如权利要求12所述的集成电路晶片封装的制造方法，其特征在于：所述盲孔由上盲孔与下盲孔组成，其中，上盲孔设置于框体内，其是由顶部焊垫下方向框体底部开设的通孔与框体底部开设的槽连接形成；下盲孔设置于板体内部，其由板体顶部开设一通孔并与底部焊垫相连接。
14.如权利要求8所述的集成电路晶片封装的制造方法，其特征在于：该集成电路晶片封装的制造方法进一步包括提供一第二粘着物，涂布该第二粘着物于遮盖的四周与承载体顶部的接合处。
15.如权利要求14所述的集成电路晶片封装的制造方法，其特征在于：所述遮盖的尺寸小于承载体的顶面的尺寸。
CNB2004100521645A 2004-11-06 2004-11-06 集成电路晶片封装及其制造方法 Expired - Fee Related CN100454523C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100521645A CN100454523C (zh) 2004-11-06 2004-11-06 集成电路晶片封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100521645A CN100454523C (zh) 2004-11-06 2004-11-06 集成电路晶片封装及其制造方法

Publications (2)

Publication Number Publication Date
CN1770434A CN1770434A (zh) 2006-05-10
CN100454523C true CN100454523C (zh) 2009-01-21

Family

ID=36751585

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100521645A Expired - Fee Related CN100454523C (zh) 2004-11-06 2004-11-06 集成电路晶片封装及其制造方法

Country Status (1)

Country Link
CN (1) CN100454523C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166104A (zh) * 2011-12-13 2013-06-19 鸿富锦精密工业（深圳）有限公司 芯片封装结构及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5554824A (en) * 1992-01-07 1996-09-10 Mitsubishi Denki Kabushiki Kaisha IC package and packaging method for the same
CN1491440A (zh) * 2001-02-06 2004-04-21 株式会社日立制作所 混合集成电路器件及其制造方法和电子装置
US20040217454A1 (en) * 2001-05-18 2004-11-04 Remi Brechignac Optical semiconductor package with incorporated lens and shielding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5554824A (en) * 1992-01-07 1996-09-10 Mitsubishi Denki Kabushiki Kaisha IC package and packaging method for the same
CN1491440A (zh) * 2001-02-06 2004-04-21 株式会社日立制作所 混合集成电路器件及其制造方法和电子装置
US20040217454A1 (en) * 2001-05-18 2004-11-04 Remi Brechignac Optical semiconductor package with incorporated lens and shielding

Also Published As

Publication number Publication date
CN1770434A (zh) 2006-05-10

Similar Documents

Publication Publication Date Title
US5644169A (en) Mold and method for manufacturing a package for a semiconductor chip and the package manufactured thereby
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US7635917B2 (en) Three-dimensional package and method of making the same
CN101335253B (zh) 半导体封装体以及使用半导体封装体的半导体器件
JPH09213842A (ja) Ｌｏｃ半導体パッケージ及びその製造方法
CN102214665A (zh) 晶圆级影像感测器构装结构及其制造方法
CN102742009A (zh) 裸片附着垫接地接合增强
CN101477972A (zh) 引线框、具备引线框的电子元器件及其制造方法
CN108269766A (zh) 一种超薄封装基板结构及其加工制作方法
US8748234B2 (en) Method for making circuit board
EP1906452A4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US20070252284A1 (en) Stackable semiconductor package
US6060340A (en) Packing method of semiconductor device
CN100454523C (zh) 集成电路晶片封装及其制造方法
JP2014030049A (ja) 半導体装置
CN106842480A (zh) 密封模组及其加工方法
CN101136341A (zh) 防范影像传感芯片传感区污染的覆晶封装方法
CN100533721C (zh) 芯片封装结构及其制造方法
CN202059578U (zh) 一种硅麦克风封装
CN203325892U (zh) 一种晶圆颗粒
CN101226915B (zh) 封装基板及其制造方法
CN100463132C (zh) 晶片封装结构及其制造方法
CN2745217Y (zh) 集成电路晶片封装
JP2013016851A (ja) 半導体装置の製造方法
CN202394908U (zh) 无基岛芯片倒装封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HON HAI PRECISION INDUSTRY CO., LTD.

Free format text: FORMER OWNER: YANGXIN TECHNOLOGY CO., LTD.

Effective date: 20121214

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121214

Address after: Guangdong province Shenzhen city Baoan District town Longhua tenth Industrial Zone tabulaeformis East Ring Road No. 2 two

Patentee after: HONG FU JIN PRECISION INDUSTRY (SHENZHEN) Co.,Ltd.

Patentee after: HON HAI PRECISION INDUSTRY Co.,Ltd.

Address before: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Patentee before: HONG FU JIN PRECISION INDUSTRY (SHENZHEN) Co.,Ltd.

Patentee before: Yangxin Technology Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

CF01 Termination of patent right due to non-payment of annual fee