JPH05165658A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【目的】 複数の上位装置からアクセスされる共有メモ
リにおけるエラー発生の際、そのデータの読出しや書込
みを行った装置を特定する。 【構成】 複数の上位装置に互いに異なる識別情報が付
与しておく。データメモリ８をアクセスした上位装置の
識別情報を、ＩＤメモリ１０及び１１に保持しておく。
メモリのアクセスの際のエラー発生に応答してＩＤメモ
リ１０及び１１に保持された識別情報を読出し、この読
出した識別情報をもとに、アクセスした上位装置を特定
する。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は情報処理システムに関し、特に複
数のバスマスタ（例えば、マイクロプロセッサ）と、共
有バスに接続された共有メモリとを含んで構成された情
報処理システムに関する。

【０００２】

【従来技術】従来、この種の情報処理システムにおいて
は、書込み動作時にデータをメモリに、パリティデータ
をパリティメモリに書込んでいた。また、読出し動作時
にはメモリから読出したデータと、パリティメモリから
読出したパリティデータとでパリティエラーを検出して
いた。

【０００３】しかし、この従来のシステムでは、共有メ
モリについてパリティエラーが発生したこと自体は検出
できるが、どのバスマスタが書込んで、どのバスマスタ
が読出した時にパリティエラーが発生したのかを認識で
きないという欠点があった。

【０００４】

【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は共有メモリにお
けるパリティエラーが発生した際、その書込みや読出し
を行ったバスマスタを特定することのできる情報処理シ
ステムを提供することである。

【０００５】

【発明の構成】本発明による情報処理システムは、互い
に異なる識別情報が付与された複数の上位装置からアク
セスされる共有メモリと、前記複数の上位装置のうち前
記メモリをアクセスした上位装置の識別情報を保持する
識別情報保持手段とを含み、前記メモリのアクセスの際
のエラー発生に応答して前記識別情報保持手段に保持さ
れた識別情報によりアクセスした上位装置を特定するよ
うにしたことを特徴とする。

【０００６】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００７】図１は本発明による情報処理システムの一
実施例の構成を示すブロック図である。図において、本
発明の一実施例による情報処理システムは、共有メモリ
部７と、このメモリ部７とアドレス線１、データ線２、
バス優先度信号線３、ライト信号線４、リード信号線
５、割込み信号線６からなる共有バス100 で接続された
複数のバスマスタ（図示せず）とを含んで構成される。

【０００８】図示せぬ複数のバスマスタには、互いに異
なる識別情報（以下、ＩＤと略す）が付与されているも
のとし、これらバスマスタのうちアクセス権を得たもの
により共有メモリ部７に対してアクセスがなされる。

【０００９】共有メモリ部７は、データを記憶するため
のデータメモリ８と、このメモリ内のデータについての
パリティデータを記憶するためのパリティメモリ９と、
メモリライト動作中のバスマスタのＩＤを保持するため
のＩＤメモリ１０と、メモリリード動作中のバスマスタ
のＩＤを保持するためのＩＤメモリ１１とを含んで構成
されている。

【００１０】また、共有メモリ部７は、メモリ９へのラ
イト動作時に、そのデータをもとにパリティデータを生
成するパリティ生成回路１４と、リード動作時に、デー
タとこれに対応するパリティデータとを入力してパリテ
ィエラーを検出するパリティエラー検出回路１５とを含
んで構成されている。

【００１１】さらにまた、共有メモリ部７は、パリティ
エラーが発生した時のアドレスを保持するアドレスＩ／
Ｏレジスタ１２と、各メモリ８〜１１の切替えを行うた
めのメモリ切替Ｉ／Ｏレジスタ１３と、各部の制御を行
う制御回路１６とを含んで構成されている。

【００１２】かかる構成とされた本システムの共有メモ
リ部７については、データライト時にそのデータがデー
タメモリ８に書込まれるとともに、パリティ生成回路１
４からのパリティデータがパリティメモリ９に書込まれ
る。また、データライト時にはＩＤメモリ１０にバスマ
スタのＩＤが書込まれ、データリード時にはＩＤメモリ
１１にバスマスタのＩＤが書込まれる。メモリ８並びに
ＩＤメモリ１０及び１１のいずれに対して読出しを行う
かについては、メモリ切替Ｉ／Ｏレジスタ１３の内容に
よる。

【００１３】かかる構成において、制御回路１６は、ア
ドレス線１のアドレスをもとに共有メモリ部７へのアク
セスか否かを判断する。そして、書込み動作の場合は、
ライト信号線４からのライト信号によりデータメモリ８
にデータを書込み、それと同時にパリティ生成回路１４
からのパリティデータをパリティメモリ９に書込む。さ
らに、このときのバス優先度信号線３の信号をＩＤメモ
リ１０に書込む。つまり、バス優先度信号線３の信号が
ＩＤとなる。

【００１４】また、読出し動作の場合は、リード信号線
５のリード信号によりデータメモリ８からデータが読出
され、それと同時にパリティメモリ９からパリティデー
タが読出されてパリティ検出回路１５においてパリティ
チェックが行われる。このとき、ＩＤメモリ１１には、
バス優先度信号線３の信号（つまり、ＩＤ）が書込まれ
る。

【００１５】パリティ検出回路１５において、データと
パリティデータとからパリティエラーが検出されると、
そのときのアドレスがアドレスＩ／Ｏレジスタ１２に書
込まれる。それと同時に、割込み信号線６でパリティエ
ラーの発生の旨を外部に通知する。

【００１６】この通知後、エラー処理を行う場合は、メ
モリ切替Ｉ／Ｏ１３の内容を書替えて、ＩＤメモリ１０
及び１１からデータを読出す。ＩＤメモリ１０には、そ
のエラーの発生したデータを書込んだバスマスタのＩＤ
が書込まれており、またＩＤメモリ１１には、そのエラ
ーの発生したデータを読出したバスマスタのＩＤが書込
まれている。よって、これらＩＤメモリ１０及び１１の
ＩＤを読出すことにより、そのデータを書込んだバスマ
スタ及び読出したバスマスタを特定することができるの
である。これにより、エラーの原因、例えばバスマスタ
の故障、信号線の障害が検出できることになる。

【００１７】なお、両ＩＤメモリ１０及び１１について
は、メモリ８と同様のアドレス構成とすれば良く、メモ
リ８の各アドレスに対応してそのアドレスにアクセスを
したバスマスタのＩＤをＩＤメモリ１０及び１１に書込
んでおくのである。

【００１８】さらに、アドレスＩ／Ｏレジスタ１２に
は、パリティエラーの発生したアドレスが保持されてい
る。よって、このレジスタ１２の保持内容を見れば、デ
ータメモリ８のアドレスのうちエラー発生の原因となっ
たアドレスを特定することができる。

【００１９】以上の実施例においては、バスマスタのＩ
Ｄ及びメモリのアドレスを保持しているが、少なくとも
バスマスタのＩＤを保持しておけば、アクセスを行った
バスマスタを特定でき、また少なくともアドレスを保持
しておけば、アクセスされたメモリのアドレスを特定で
きる。このように、バスマスタやアドレスを特定すれ
ば、そのエラー発生原因の検出が容易になるのである。

【００２０】

【発明の効果】以上説明したように本発明は、共有メモ
リをアクセスしたバスマスタのＩＤを保持しておき、こ
れをエラー発生時に読出すことにより、そのアクセスを
行ったバスマスタを特定でき、エラーの原因等の解析に
役立つという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例による情報処理システムの主要
部の構成を示すブロック図である。

【符号の説明】

１ アドレスバス ２ データバス ３ バス優先度信号 ４ ライト信号線 ５ リード信号線 ６ 割込み信号線 ７ 共有メモリ部 ８ データメモリ ９ パリティメモリ １０，１１ ＩＤメモリ １２ アドレスＩ／Ｏレジスタ １３ メモリ切替Ｉ／Ｏレジスタ １４ パリティ生成回路 １５ パリティ検出回路 １６ 制御回路 100 共有バス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 互いに異なる識別情報が付与された複数
   の上位装置からアクセスされる共有メモリと、前記複数
   の上位装置のうち前記メモリをアクセスした上位装置の
   識別情報を保持する識別情報保持手段とを含み、前記メ
   モリのアクセスの際のエラー発生に応答して前記識別情
   報保持手段に保持された識別情報によりアクセスした上
   位装置を特定するようにしたことを特徴とする情報処理
   システム。
2. 【請求項２】 互いに異なる識別情報が付与された複数
   の上位装置からアクセスされる共有メモリと、前記複数
   の上位装置のうちのいずれかによってアクセスされた前
   記メモリのアドレスを保持するアドレス保持手段とを有
   し、前記メモリのアクセスの際のエラー発生に応答して
   前記アドレス保持手段に保持された識別情報によりアク
   セスされたアドレスを特定するようにしたことを特徴と
   する情報処理システム。