JPH05130150A - 受信回路装置 - Google Patents
受信回路装置Info
- Publication number
- JPH05130150A JPH05130150A JP31391091A JP31391091A JPH05130150A JP H05130150 A JPH05130150 A JP H05130150A JP 31391091 A JP31391091 A JP 31391091A JP 31391091 A JP31391091 A JP 31391091A JP H05130150 A JPH05130150 A JP H05130150A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit section
- output
- signal
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 信号出力段に装備したフリップ・フロップ回
路の識別点を常に最適に設定することを可能とした伝送
信号用の受信回路装置を提供すること。 【構成】 ＡＧＣ回路部５の出力よりクロック信号を抽
出するタイミング抽出回路部２と、このタイミング抽出
回路部の出力によりＡＧＣ回路部の出力信号を識別再生
するフリップ・フロップ回路５６を有する識別回路部５
とを備え、この識別回路部５が、ＡＧＣ回路部５の出力
信号のピーク値を検出すると共に当該ピーク値に基づい
てマーク率変動によるＤＣレベル変化を検出するＤＣレ
ベル変化検出機能と、ＡＧＣ回路部５１の出力信号より
検出されたピーク値を予め定めた最適点にレベルシフト
し最適な識別点を設定する最適識別点設定機能と、ピー
ク検出回路４のピーク値が一定レベル以下の場合にフリ
ップ・フロップ回路５６の出力をリセットする出力リセ
ット機能とを備えていること。
路の識別点を常に最適に設定することを可能とした伝送
信号用の受信回路装置を提供すること。 【構成】 ＡＧＣ回路部５の出力よりクロック信号を抽
出するタイミング抽出回路部２と、このタイミング抽出
回路部の出力によりＡＧＣ回路部の出力信号を識別再生
するフリップ・フロップ回路５６を有する識別回路部５
とを備え、この識別回路部５が、ＡＧＣ回路部５の出力
信号のピーク値を検出すると共に当該ピーク値に基づい
てマーク率変動によるＤＣレベル変化を検出するＤＣレ
ベル変化検出機能と、ＡＧＣ回路部５１の出力信号より
検出されたピーク値を予め定めた最適点にレベルシフト
し最適な識別点を設定する最適識別点設定機能と、ピー
ク検出回路４のピーク値が一定レベル以下の場合にフリ
ップ・フロップ回路５６の出力をリセットする出力リセ
ット機能とを備えていること。
Description
【０００１】
【産業上の利用分野】本発明は、伝送信号の受信回路装
置に係り、特に入力信号の識別および出力信号のリセッ
ト機能を備えた受信回路装置に関する。
置に係り、特に入力信号の識別および出力信号のリセッ
ト機能を備えた受信回路装置に関する。
【０００２】
【従来の技術】従来の受信回路装置では、図２に示すよ
うに受信された信号ＳはＡＣ結合でＡＧＣ回路部５１に
入力され、その入力振幅の変化に対して出力信号の振幅
が一定になるよう増幅または減衰されて出力信号ＳＡ，
ＳＢが出力される。出力信号ＳＢはタイミング抽出回路
部５２に入力され、狭帯域フィルタ５３によりクロック
信号Ｔを抽出される。タイミング抽出回路部５２はピー
ク検出回路５４でクロック信号Ｔの有無を検出し、クロ
ック信号Ｔの無い場合にはリセット信号Ｒを出力する。
うに受信された信号ＳはＡＣ結合でＡＧＣ回路部５１に
入力され、その入力振幅の変化に対して出力信号の振幅
が一定になるよう増幅または減衰されて出力信号ＳＡ，
ＳＢが出力される。出力信号ＳＢはタイミング抽出回路
部５２に入力され、狭帯域フィルタ５３によりクロック
信号Ｔを抽出される。タイミング抽出回路部５２はピー
ク検出回路５４でクロック信号Ｔの有無を検出し、クロ
ック信号Ｔの無い場合にはリセット信号Ｒを出力する。
【０００３】ＡＧＣ回路部５１で出力された信号ＳＡは
識別回路部５５へ入力され、タイミング抽出回路５２の
出力クロック信号Ｔの立ち上がり（あるいは立ち下が
り）でフリップ＝フロップ（以下Ｆ／Ｆ）回路５６によ
って識別され、入力信号ＳＡと同じ論理出力ＤＡと反転
出力ＤＢとを出力する。Ｆ／Ｆ回路５６の入力信号ＳＡ
の識別点を決める識別電位Ｖthは、識別電位回路５９に
よって一定の識別電位が与えられる。受信信号Ｓの受信
レベルが低下或いは断するなどして、ＡＧＣ回路部の出
力信号ＳＢの信号レベルが低下し、狭帯域フィルタ５３
のクロック信号Ｔの信号レベルも低下することにより、
ピーク検出回路５４がクロック信号Ｔの断を検出する。
この結果、リセット信号Ｒが出力されＦ／Ｆ回路５６は
リセットされる。
識別回路部５５へ入力され、タイミング抽出回路５２の
出力クロック信号Ｔの立ち上がり（あるいは立ち下が
り）でフリップ＝フロップ（以下Ｆ／Ｆ）回路５６によ
って識別され、入力信号ＳＡと同じ論理出力ＤＡと反転
出力ＤＢとを出力する。Ｆ／Ｆ回路５６の入力信号ＳＡ
の識別点を決める識別電位Ｖthは、識別電位回路５９に
よって一定の識別電位が与えられる。受信信号Ｓの受信
レベルが低下或いは断するなどして、ＡＧＣ回路部の出
力信号ＳＢの信号レベルが低下し、狭帯域フィルタ５３
のクロック信号Ｔの信号レベルも低下することにより、
ピーク検出回路５４がクロック信号Ｔの断を検出する。
この結果、リセット信号Ｒが出力されＦ／Ｆ回路５６は
リセットされる。
【０００４】
【発明が解決しようとする課題】この従来例の受信回路
装置では、受信信号をＡＣ結合で受信するため、受信信
号が断した場合には、ノイズ信号がＡＧＣ回路部５１に
入力され、ＡＧＣ回路出力にノイズが発生し、そのノイ
ズ信号により識別回路部５５の出力信号ＤＡ，ＤＢにノ
イズ出力が発生する。このため、識別回路部のＦ／Ｆ回
路５６をリセットする必要がある。従って、ノイズ入力
時にはタイミング抽出成分の低下により出力振幅が低下
する出力クロック信号Ｔでピーク検出回路５４は断検出
しなければならなかった。そのため、ピーク検出回路５
４はタイミング抽出回路部５２に含まれていた。又、リ
セット信号をＦ／Ｆ回路５６へ接続する必要もあり，配
線が複雑となっていた。
装置では、受信信号をＡＣ結合で受信するため、受信信
号が断した場合には、ノイズ信号がＡＧＣ回路部５１に
入力され、ＡＧＣ回路出力にノイズが発生し、そのノイ
ズ信号により識別回路部５５の出力信号ＤＡ，ＤＢにノ
イズ出力が発生する。このため、識別回路部のＦ／Ｆ回
路５６をリセットする必要がある。従って、ノイズ入力
時にはタイミング抽出成分の低下により出力振幅が低下
する出力クロック信号Ｔでピーク検出回路５４は断検出
しなければならなかった。そのため、ピーク検出回路５
４はタイミング抽出回路部５２に含まれていた。又、リ
セット信号をＦ／Ｆ回路５６へ接続する必要もあり，配
線が複雑となっていた。
【０００５】さらに、識別回路部５５の識別電位Ｖ
thは、入力の識別レベルの変化に関係なく識別電位回路
５９で与えられた一定の識別電位で識別しなければなら
なかったため、識別レベルの変化した場合に、識別誤り
率を劣化させる原因となっていた。
thは、入力の識別レベルの変化に関係なく識別電位回路
５９で与えられた一定の識別電位で識別しなければなら
なかったため、識別レベルの変化した場合に、識別誤り
率を劣化させる原因となっていた。
【０００６】
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくに信号出力段に装備したフリップ
・フロップ回路の識別点を常に最適に設定することを可
能とした伝送信号用の受信回路装置を提供することにあ
る。
不都合を改善し、とくに信号出力段に装備したフリップ
・フロップ回路の識別点を常に最適に設定することを可
能とした伝送信号用の受信回路装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明では、入力信号の
振幅変化に対応して出力信号の振幅を一定になるように
増幅度を制御するＡＧＣ回路部と、このＡＧＣ回路部の
出力信号よりクロック信号を抽出するタイミング抽出回
路部と、このタイミング抽出回路部の出力信号によって
前記ＡＧＣ回路部の出力信号を識別再生するフリップ・
フロップ回路を備えた識別回路部とを備えている。そし
て、この識別回路部が、ＡＧＣ回路部の出力信号のピー
ク値を検出すると共に当該ピーク値に基づいてマーク率
変動によるＤＣレベル変化を検出するＤＣレベル変化検
出機能と、ＡＧＣ回路部の出力信号より検出されたピー
ク値を予め定めた最適点にレベルシフトして当該最適な
識別点を設定する最適識別点設定機能と、ＡＧＣ回路の
出力のピーク値が一定レベル以下の場合にフリップ・フ
ロップ回路の出力をリセットする出力リセット機能とを
備えている、という構成を採っている。これによって、
前述した目的を達成しようとするものである。
振幅変化に対応して出力信号の振幅を一定になるように
増幅度を制御するＡＧＣ回路部と、このＡＧＣ回路部の
出力信号よりクロック信号を抽出するタイミング抽出回
路部と、このタイミング抽出回路部の出力信号によって
前記ＡＧＣ回路部の出力信号を識別再生するフリップ・
フロップ回路を備えた識別回路部とを備えている。そし
て、この識別回路部が、ＡＧＣ回路部の出力信号のピー
ク値を検出すると共に当該ピーク値に基づいてマーク率
変動によるＤＣレベル変化を検出するＤＣレベル変化検
出機能と、ＡＧＣ回路部の出力信号より検出されたピー
ク値を予め定めた最適点にレベルシフトして当該最適な
識別点を設定する最適識別点設定機能と、ＡＧＣ回路の
出力のピーク値が一定レベル以下の場合にフリップ・フ
ロップ回路の出力をリセットする出力リセット機能とを
備えている、という構成を採っている。これによって、
前述した目的を達成しようとするものである。
【０００８】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。ここで、前述した従来例と同一の構成部材につ
いては同一の符号を用いるものとする。この図１に示す
実施例は、入力信号の振幅変化に対応して出力信号の振
幅を一定になるように増幅度を制御するＡＧＣ回路部５
１と、このＡＧＣ回路部５１の出力信号よりクロック信
号を抽出するタイミング抽出回路部５２と、このタイミ
ング抽出回路部５２の出力信号によってＡＧＣ回路部５
１の出力信号を識別再生するフリップ・フロップ回路５
６を備えた識別回路部５とを備えている。そして、この
識別回路部５が、ＡＧＣ回路部５１の出力信号のピーク
値を検出すると共に当該ピーク値に基づいてマーク率変
動によるＤＣレベル変化を検出するＤＣレベル変化検出
機能と、ＡＧＣ回路部５１の出力信号により検出された
ピーク値を予め定めた最適点にレベルシフトして当該最
適な識別点を設定する最適識別点設定機能と、ＡＧＣ回
路の出力部５１のピーク値が一定レベル以下の場合に前
記フリップ・フロップ回路の出力をリセットする出力リ
セット機能とを備えている。
明する。ここで、前述した従来例と同一の構成部材につ
いては同一の符号を用いるものとする。この図１に示す
実施例は、入力信号の振幅変化に対応して出力信号の振
幅を一定になるように増幅度を制御するＡＧＣ回路部５
１と、このＡＧＣ回路部５１の出力信号よりクロック信
号を抽出するタイミング抽出回路部５２と、このタイミ
ング抽出回路部５２の出力信号によってＡＧＣ回路部５
１の出力信号を識別再生するフリップ・フロップ回路５
６を備えた識別回路部５とを備えている。そして、この
識別回路部５が、ＡＧＣ回路部５１の出力信号のピーク
値を検出すると共に当該ピーク値に基づいてマーク率変
動によるＤＣレベル変化を検出するＤＣレベル変化検出
機能と、ＡＧＣ回路部５１の出力信号により検出された
ピーク値を予め定めた最適点にレベルシフトして当該最
適な識別点を設定する最適識別点設定機能と、ＡＧＣ回
路の出力部５１のピーク値が一定レベル以下の場合に前
記フリップ・フロップ回路の出力をリセットする出力リ
セット機能とを備えている。
【０００９】識別回路部５は、具体的には、ＡＧＣ回路
部５１の出力信号のピーク値を検出すると共に当該ピー
ク値に基づいてマーク率変動によるＤＣレベル変化を検
出するピーク検出回路４と、このピーク検出回路４の出
力を予め定めた最適点にレベルシフトして当該最適な識
別点を設定するレベルシフト回路７と、ピーク検出回路
４のピーク値が一定レベル以下の場合にフリップ・フロ
ップ回路５６の出力をリセットする比較回路８とを備え
ている。これを更に詳述すると、受信された信号ＳはＡ
Ｃ結合でＡＧＣ回路部５１に入力され、その入力振幅に
応じて出力振幅が一定になるよう増幅または減衰されて
出力信号ＳＡ，ＳＢが出力される。出力信号ＳＢは、タ
イミング抽出回路部２に入力され、狭帯域フィルタ５３
によってクロック信号Ｔを抽出される。
部５１の出力信号のピーク値を検出すると共に当該ピー
ク値に基づいてマーク率変動によるＤＣレベル変化を検
出するピーク検出回路４と、このピーク検出回路４の出
力を予め定めた最適点にレベルシフトして当該最適な識
別点を設定するレベルシフト回路７と、ピーク検出回路
４のピーク値が一定レベル以下の場合にフリップ・フロ
ップ回路５６の出力をリセットする比較回路８とを備え
ている。これを更に詳述すると、受信された信号ＳはＡ
Ｃ結合でＡＧＣ回路部５１に入力され、その入力振幅に
応じて出力振幅が一定になるよう増幅または減衰されて
出力信号ＳＡ，ＳＢが出力される。出力信号ＳＢは、タ
イミング抽出回路部２に入力され、狭帯域フィルタ５３
によってクロック信号Ｔを抽出される。
【００１０】ＡＧＣ回路部５１で出力された信号ＳＡは
識別回路部５へ入力され、タイミング抽出回路２の出力
クロック信号Ｔの立ち上がり（あるいは立ち下がり）で
Ｆ／Ｆ回路５６によって識別され、前記入力信号ＳＡと
同じ論理出力ＤＡと反転出力ＤＢとが出力される。識別
回路部５はピーク検出回路４で入力信号ＳＡのＤＣレベ
ル変化のピーク電圧ＶＲを検出している。そして、入力
信号のＤＣレベルに応じてＦ／Ｆ回路５６の識別電位Ｖ
thによる識別誤り率が最適になるようＤＣレベルのピー
ク電圧ＶＲをレベルシフトするレベルシフト回路７によ
り、識別電位ＶthがＦ／Ｆ回路６に与えられる。
識別回路部５へ入力され、タイミング抽出回路２の出力
クロック信号Ｔの立ち上がり（あるいは立ち下がり）で
Ｆ／Ｆ回路５６によって識別され、前記入力信号ＳＡと
同じ論理出力ＤＡと反転出力ＤＢとが出力される。識別
回路部５はピーク検出回路４で入力信号ＳＡのＤＣレベ
ル変化のピーク電圧ＶＲを検出している。そして、入力
信号のＤＣレベルに応じてＦ／Ｆ回路５６の識別電位Ｖ
thによる識別誤り率が最適になるようＤＣレベルのピー
ク電圧ＶＲをレベルシフトするレベルシフト回路７によ
り、識別電位ＶthがＦ／Ｆ回路６に与えられる。
【００１１】この結果、入力信号のＤＣレベルの変化に
関係なく最適な識別点で識別される。受信信号Ｓの受信
レベルが低下或いは断するなどして、ＡＧＣ回路部５１
の出力信号ＳＡの信号レベルが低下し、ピーク検出回路
４で信号レベルの低下を検出すると、比較回路８で或る
閾値以下の場合にリセット信号Ｒが出力され、識別回路
部５のＦ／Ｆ回路５６はリセットされる。比較回路８の
閾値は、信号断した場合にＡＣ結合のために発生するノ
イズの信号レベル以下を閾値とする。
関係なく最適な識別点で識別される。受信信号Ｓの受信
レベルが低下或いは断するなどして、ＡＧＣ回路部５１
の出力信号ＳＡの信号レベルが低下し、ピーク検出回路
４で信号レベルの低下を検出すると、比較回路８で或る
閾値以下の場合にリセット信号Ｒが出力され、識別回路
部５のＦ／Ｆ回路５６はリセットされる。比較回路８の
閾値は、信号断した場合にＡＣ結合のために発生するノ
イズの信号レベル以下を閾値とする。
【００１２】
【発明の効果】以上説明したように本発明によると、ピ
ーク検出回路を識別回路部の入力で行うことにより、Ｆ
／Ｆ回路の識別点を入力信号の信号レベルに関係なく最
適にできると共に、入力信号が断した場合のノイズ信号
時にＦ／Ｆ回路をリセットする信号をタイミング回路部
から得る必要がなくなるという従来にない優れた受信回
路装置を提供することができる。
ーク検出回路を識別回路部の入力で行うことにより、Ｆ
／Ｆ回路の識別点を入力信号の信号レベルに関係なく最
適にできると共に、入力信号が断した場合のノイズ信号
時にＦ／Ｆ回路をリセットする信号をタイミング回路部
から得る必要がなくなるという従来にない優れた受信回
路装置を提供することができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
２ タイミング抽出回路部 ４ ピーク検出回路 ５ 識別回路部 ７ レベルシフト回路 ８ 比較回路 ５１ ＡＧＣ回路部 ５６ Ｆ／Ｆ回路
Claims (2)
- 【請求項１】 入力信号の振幅変化に対応して出力信号
の振幅を一定になるように増幅度を制御するＡＧＣ回路
部と、このＡＧＣ回路部の出力信号よりクロック信号を
抽出するタイミング抽出回路部と、このタイミング抽出
回路部の出力信号によって前記ＡＧＣ回路部の出力信号
を識別再生するフリップ・フロップ回路を備えた識別回
路部とを装備してなる伝送信号用の受信回路装置におい
て、前記識別回路部が、前記ＡＧＣ回路部の出力信号の
ピーク値を検出すると共に当該ピーク値に基づいてマー
ク率変動によるＤＣレベル変化を検出するＤＣレベル変
化検出機能と、前記ＡＧＣ回路部の出力信号より検出さ
れたピーク値を予め定めた最適点にレベルシフトして当
該最適な識別点を設定する最適識別点設定機能と、前記
ＡＧＣ回路部の出力のピーク値が一定レベル以下の場合
に前記フリップ・フロップ回路の出力をリセットする出
力リセット機能とを備えていることを特徴とした受信回
路装置。 - 【請求項２】 入力信号の振幅変化に対応して出力信号
の振幅を一定になるように増幅度を制御するＡＧＣ回路
部と、このＡＧＣ回路部の出力信号よりクロック信号を
抽出するタイミング抽出回路部と、このタイミング抽出
回路部の出力信号によって前記ＡＧＣ回路部の出力信号
を識別再生するフリップ・フロップ回路を備えた識別回
路部とを装備してなる伝送信号用の受信回路装置におい
て、前記識別回路部が、前記ＡＧＣ回路部の出力信号の
ピーク値を検出すると共に当該ピーク値に基づいてマー
ク率変動によるＤＣレベル変化を検出するピーク検出回
路と、このピーク検出回路の出力を予め定めた最適点に
レベルシフトして当該最適な識別点を設定するレベルシ
フト回路と、前記ピーク検出回路のピーク値が一定レベ
ル以下の場合に前記フリップ・フロップ回路の出力をリ
セットする比較回路とを備えていることを特徴とした受
信回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31391091A JPH05130150A (ja) | 1991-10-31 | 1991-10-31 | 受信回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31391091A JPH05130150A (ja) | 1991-10-31 | 1991-10-31 | 受信回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05130150A true JPH05130150A (ja) | 1993-05-25 |
Family
ID=18046995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31391091A Pending JPH05130150A (ja) | 1991-10-31 | 1991-10-31 | 受信回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05130150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08154072A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | 受信アラーム回路ならびに再生中継装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258524A (ja) * | 1985-05-11 | 1986-11-15 | Sumitomo Electric Ind Ltd | 自動しきい値検出回路 |
| JPS62142438A (ja) * | 1985-12-17 | 1987-06-25 | Matsushita Electric Ind Co Ltd | 光受信装置 |
| JPH01170214A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | 識別回路 |
| JPH0220941A (ja) * | 1988-07-08 | 1990-01-24 | Nec Corp | データ識別回路 |
| JPH0273748A (ja) * | 1988-09-09 | 1990-03-13 | Hitachi Ltd | ディジタル伝送装置 |
| JPH03234144A (ja) * | 1990-02-09 | 1991-10-18 | Nec Corp | 伝送路信号受信回路 |
-
1991
- 1991-10-31 JP JP31391091A patent/JPH05130150A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258524A (ja) * | 1985-05-11 | 1986-11-15 | Sumitomo Electric Ind Ltd | 自動しきい値検出回路 |
| JPS62142438A (ja) * | 1985-12-17 | 1987-06-25 | Matsushita Electric Ind Co Ltd | 光受信装置 |
| JPH01170214A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | 識別回路 |
| JPH0220941A (ja) * | 1988-07-08 | 1990-01-24 | Nec Corp | データ識別回路 |
| JPH0273748A (ja) * | 1988-09-09 | 1990-03-13 | Hitachi Ltd | ディジタル伝送装置 |
| JPH03234144A (ja) * | 1990-02-09 | 1991-10-18 | Nec Corp | 伝送路信号受信回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08154072A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | 受信アラーム回路ならびに再生中継装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8170148B2 (en) | Demodulation circuit, digital microwave system and demodulation method | |
| JPH028488B2 (ja) | ||
| CA2029108A1 (en) | Threshold value control system in a receiver circuit | |
| EP0784321A3 (en) | Automatic disk discrimination method and apparatus in optical disk system | |
| JPH0795156A (ja) | 光入力断検出回路 | |
| JPH05130150A (ja) | 受信回路装置 | |
| JPH02199947A (ja) | 光信号入力断検出方式 | |
| JPH0340539A (ja) | 光信号入力断検出装置 | |
| JP3394787B2 (ja) | Ｆｍ受信装置の同期確定方式 | |
| JP2950171B2 (ja) | 受信アラーム回路ならびに再生中継装置 | |
| JPS60194648A (ja) | 復調回路 | |
| JP3304154B2 (ja) | データ波形整形回路 | |
| JPH0340538A (ja) | 光信号入力断検出装置 | |
| JPS5813039A (ja) | 光通信方式 | |
| JPS58500346A (ja) | 位相偏移信号を用いたパイロット・ト−ン検出回路 | |
| JP3306393B2 (ja) | インタフェース回路 | |
| JPH02114735A (ja) | 光受信器 | |
| JP2002369273A (ja) | リモコン信号再生装置 | |
| JPS5810939A (ja) | 受信信号断検出回路 | |
| JPH0213981B2 (ja) | ||
| JPS62128247A (ja) | デイジタル信号判別回路 | |
| JPH04280537A (ja) | 伝送受信機の回線断検出方式 | |
| JPH05211524A (ja) | 信号断検出方法 | |
| JPH05218831A (ja) | 光信号入力断検出回路 | |
| JPS6416128A (en) | 8-phase phase demodulating system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990608 |