JPS61258524A - 自動しきい値検出回路 - Google Patents
自動しきい値検出回路Info
- Publication number
- JPS61258524A JPS61258524A JP10011985A JP10011985A JPS61258524A JP S61258524 A JPS61258524 A JP S61258524A JP 10011985 A JP10011985 A JP 10011985A JP 10011985 A JP10011985 A JP 10011985A JP S61258524 A JPS61258524 A JP S61258524A
- Authority
- JP
- Japan
- Prior art keywords
- level
- value
- circuit
- peak
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光受信機やＰＣＭ伝送機器等におけるパルス
符号再生のためのしきい値検出回路に関する。
符号再生のためのしきい値検出回路に関する。
従来の技術
デジタルデーク伝送では一般に情報を２進パルス符号に
符号化して伝送するので、伝送信号から情報を再生する
ときには、伝送信号のレベルがノ＼イレベルとローレベ
ルのうちいずれであるかを正確に読み取らなければなら
ない。そのために、／’％イレベルとローレベルとを識
別するためのしきい値を設定し、信号レベルがこのしき
い値より大きいかあるいは小さいかを判別することが必
要となる。
符号化して伝送するので、伝送信号から情報を再生する
ときには、伝送信号のレベルがノ＼イレベルとローレベ
ルのうちいずれであるかを正確に読み取らなければなら
ない。そのために、／’％イレベルとローレベルとを識
別するためのしきい値を設定し、信号レベルがこのしき
い値より大きいかあるいは小さいかを判別することが必
要となる。
ところが、伝送される信号のレベルは伝送線路中の損失
等によって減少し、伝送距離が長くなるほどハイレベル
とローレベルとの差が小さくなってしまう。その結果、
しきい値を所定のレベルに固定してしまうと、本来ハイ
レベルの信号がローレベルとして読み取られたり、逆に
ローレベルの信号がハイレベルとして読み取られるとい
うミスが生じて、正確なデータ伝送が行なわれなくなる
。
等によって減少し、伝送距離が長くなるほどハイレベル
とローレベルとの差が小さくなってしまう。その結果、
しきい値を所定のレベルに固定してしまうと、本来ハイ
レベルの信号がローレベルとして読み取られたり、逆に
ローレベルの信号がハイレベルとして読み取られるとい
うミスが生じて、正確なデータ伝送が行なわれなくなる
。
そこで、従来、デジタルデータ伝送の再生中継を行なう
中継器内および再生受信を行なう受信器内に第４図破線
部に示すようなしきい値検出回路を設けて、信号のハイ
レベルとローレベルとの平均レベルを算出し、これをし
きい値としていた。
中継器内および再生受信を行なう受信器内に第４図破線
部に示すようなしきい値検出回路を設けて、信号のハイ
レベルとローレベルとの平均レベルを算出し、これをし
きい値としていた。
すなわち、従来のしきい値検出回路は、それぞれ入力信
号レベル■５０．の最大値Ｖ （、ｐおよび最小値Ｖ−
１を検出し保持するピークホールド回路１．２と、これ
ら最大値■４ｐと最小値■−１との平均値■□−（ｖ、
、＋ｖ ｐ） ／２を算出して出力する平均化回路３と
から構成されていた。そして、受信信号が入力されると
、入力信号レベル■５．．の最大値ｙ＋ｐと最小値■−
２がそれぞれピークホールド回路１．２で検出され、さ
らに平均化回路３で平均化され平均値■□が出力される
。
号レベル■５０．の最大値Ｖ （、ｐおよび最小値Ｖ−
１を検出し保持するピークホールド回路１．２と、これ
ら最大値■４ｐと最小値■−１との平均値■□−（ｖ、
、＋ｖ ｐ） ／２を算出して出力する平均化回路３と
から構成されていた。そして、受信信号が入力されると
、入力信号レベル■５．．の最大値ｙ＋ｐと最小値■−
２がそれぞれピークホールド回路１．２で検出され、さ
らに平均化回路３で平均化され平均値■□が出力される
。
従って、この平均値Ｖ□をしきい値として用いれば、第
５図の波形図に示されるように、常にハイレベルとロー
１７ベルとの平均レベルにおいて各パルスがハイレベル
ヲ示シているのかローレベルを示しているのかを識別す
ることができる。
５図の波形図に示されるように、常にハイレベルとロー
１７ベルとの平均レベルにおいて各パルスがハイレベル
ヲ示シているのかローレベルを示しているのかを識別す
ることができる。
実際には、例えば第４図のように入力信号レベルＶ５１
．と平均化回路３からの平均値■、とを入力する比較器
４を設け、この比較器４が両者の比較を行ない、入力信
号レベル■５，９が平均値Ｖ。
．と平均化回路３からの平均値■、とを入力する比較器
４を設け、この比較器４が両者の比較を行ない、入力信
号レベル■５，９が平均値Ｖ。
以上のときには所定のハイレベルの出力電圧■。１．。
を、平均値Ｖ。未満のときには所定のローレベルの出力
電圧■。、１．をそれぞれ出力する。このようにすれば
、伝送系の損失等によって微弱となった信号のレベル再
生が行なわれると同時に、伝送中に信号波形にひずみが
生じていても比較器４の出力電圧■。Ｕ、は所定のハイ
レベルとローレベルのいずれかであるので波形再生もな
されることになる。
電圧■。、１．をそれぞれ出力する。このようにすれば
、伝送系の損失等によって微弱となった信号のレベル再
生が行なわれると同時に、伝送中に信号波形にひずみが
生じていても比較器４の出力電圧■。Ｕ、は所定のハイ
レベルとローレベルのいずれかであるので波形再生もな
されることになる。
発明が解決しようとする問題点
しかしながら、入力信号が無い場合あるいは入力信号レ
ベル■５２．が小さい場合には、ピークホールド回路１
．２で検出され保持される最大値ｙ＋ｐと最小値■−１
との差が小さく、したがって平均化回路３で算出される
平均値■□も小さな値となる。
ベル■５２．が小さい場合には、ピークホールド回路１
．２で検出され保持される最大値ｙ＋ｐと最小値■−１
との差が小さく、したがって平均化回路３で算出される
平均値■□も小さな値となる。
そして、この平均値■。が伝送系および回路系のノイズ
レベル程度以下になると、比較器４で比較される入力信
号レベル■５，９と平均値Ｖ１との大小関係がノイズに
よって大きく左右される。このため、比較器４は非常に
不安定な動作を行ない、パルス符号の再生波形からは程
遠い波形の出力電圧■。ｕｔを出力することになる。
レベル程度以下になると、比較器４で比較される入力信
号レベル■５，９と平均値Ｖ１との大小関係がノイズに
よって大きく左右される。このため、比較器４は非常に
不安定な動作を行ない、パルス符号の再生波形からは程
遠い波形の出力電圧■。ｕｔを出力することになる。
特に、入力信号が無いゼロレベルを２進パルス符号のロ
ーレベルあるいはハイレベルと設定している伝送方式に
おいては、上述したノイズによる誤動作がそのまま誤デ
ータの伝送に続がり、ノイズがデータとして見なされて
しまうので、デジタルデータ伝送の信頼性が著しく劣化
してしまう。
ーレベルあるいはハイレベルと設定している伝送方式に
おいては、上述したノイズによる誤動作がそのまま誤デ
ータの伝送に続がり、ノイズがデータとして見なされて
しまうので、デジタルデータ伝送の信頼性が著しく劣化
してしまう。
かくして、本発明の目的は、入力信号レベルが小さい場
合および入力信号が無い場合においても誤動作すること
のない高信頼性のパルス符号再生を実現する自動しきい
値検出回路を提供することにある。
合および入力信号が無い場合においても誤動作すること
のない高信頼性のパルス符号再生を実現する自動しきい
値検出回路を提供することにある。
問題点を解決するための手段
本発明者は、信頼性の高いパルス符号再生を行なうこと
ができる受信装置を開発すべく種々研究した結果、入力
信号レベルが予め設定された所定レベル以下になった場
合には入力信号に対して所定のしきい値をセットし、所
定レベルより大きい場合には従来のように入力信号の最
大レベルと最小レベルとの平均値をしきい値として、入
力信号の識別を行なうことが有効であることを見出した
。
ができる受信装置を開発すべく種々研究した結果、入力
信号レベルが予め設定された所定レベル以下になった場
合には入力信号に対して所定のしきい値をセットし、所
定レベルより大きい場合には従来のように入力信号の最
大レベルと最小レベルとの平均値をしきい値として、入
力信号の識別を行なうことが有効であることを見出した
。
すなわち、本発明の自動しきい値検出回路は、それぞれ
入力信号の最大レベルおよび最小レベルを検出し保持す
る第１および第２の保持回路と、前記最大レベルと前記
最小レベルとを平均化し、平均値を出力する平均化回路
とを備えたしきい値検出回路において、 前記最大（ノベルと前記最小レベルとの差分をとり、該
差分と予め設定されている所定レベルとをｉｔ較し、前
記差分が前記所定レベル以上のときには第１の信号を、
前記差分が前記所定レベル未満のときには第２の１言号
をそれぞれ出力する判別回路と、 前記第１の信号を入力すると、前記平均化回路から出力
された前記平均値をしきい値として出）Ｊし、前記第２
の信号を入力すると、所定のしきい値を出力する切替回
路と を有することを特徴とする。
入力信号の最大レベルおよび最小レベルを検出し保持す
る第１および第２の保持回路と、前記最大レベルと前記
最小レベルとを平均化し、平均値を出力する平均化回路
とを備えたしきい値検出回路において、 前記最大（ノベルと前記最小レベルとの差分をとり、該
差分と予め設定されている所定レベルとをｉｔ較し、前
記差分が前記所定レベル以上のときには第１の信号を、
前記差分が前記所定レベル未満のときには第２の１言号
をそれぞれ出力する判別回路と、 前記第１の信号を入力すると、前記平均化回路から出力
された前記平均値をしきい値として出）Ｊし、前記第２
の信号を入力すると、所定のしきい値を出力する切替回
路と を有することを特徴とする。
詐」
以上のような構成とすることによって、入力信号の最大
レベルと最小レベルとの差（ピークピーク値）が所望の
Ｓ／Ｎ比を得るために必要なある所定レベルＶＣ以上の
場合には従来と同様に人ノＪ信号の最大レベルと最小レ
ベルの平均値■、をしきい値Ｖ ｔｈとし、所定レベル
■。未満になった場合には、しきい値Ｖ ｔｈを所定の
レベル■、に固定することができる。この結果、入力信
号レベルがノイズレベル程度以下であるとき、および入
力信号が無いときには、しきい値■いが■、に固定され
、入力信号はローレベルであると見なされる。
レベルと最小レベルとの差（ピークピーク値）が所望の
Ｓ／Ｎ比を得るために必要なある所定レベルＶＣ以上の
場合には従来と同様に人ノＪ信号の最大レベルと最小レ
ベルの平均値■、をしきい値Ｖ ｔｈとし、所定レベル
■。未満になった場合には、しきい値Ｖ ｔｈを所定の
レベル■、に固定することができる。この結果、入力信
号レベルがノイズレベル程度以下であるとき、および入
力信号が無いときには、しきい値■いが■、に固定され
、入力信号はローレベルであると見なされる。
従って、従来のようにノイズによって誤動作を起こすこ
とはない。
とはない。
実施例
以下、本発明の実施例について添付図面を参照して説明
する。
する。
第１図は本発明の一実施例に係る自動しきい値検出回路
を内蔵した受信回路の構成図である。本実施例の自動し
きい値検出回路は、第４図破線部の従来例において、平
均化回路３の後段に切替回路６を、またピークホールド
回路１．２と切替回路６との間で且つ平均化回路３と並
列に判別回路５をそれぞれ設置したものである。判別回
路５は、ピークホールド回路１および２からそれぞれ出
力される最大値１Ｐと最小値■−１との差分すなわちピ
ークピーク値△Ｖ＝Ｖ＋、Ｖ、をとり、このピークピー
ク値△Ｖと予約内部に設定されている所定レベルＶ。と
を比較し、ピークピーク値△■が所定レベル■ｃ以上の
ときにはハイレベルの、未満のときにはローレベルの制
御信号Ｓｃを出力する。また、切替回路６は、平均化回
路３からの平均値■、および判別回路５からの制御信号
Ｓｃを入力し、制御信号ＳＣがハイレベルの場合には平
均値■□を、ローレベルの場合には予め内部に設定され
ている所定レベル■、をそれぞれしきい値Ｖ ｔｈとし
て出力する。
を内蔵した受信回路の構成図である。本実施例の自動し
きい値検出回路は、第４図破線部の従来例において、平
均化回路３の後段に切替回路６を、またピークホールド
回路１．２と切替回路６との間で且つ平均化回路３と並
列に判別回路５をそれぞれ設置したものである。判別回
路５は、ピークホールド回路１および２からそれぞれ出
力される最大値１Ｐと最小値■−１との差分すなわちピ
ークピーク値△Ｖ＝Ｖ＋、Ｖ、をとり、このピークピー
ク値△Ｖと予約内部に設定されている所定レベルＶ。と
を比較し、ピークピーク値△■が所定レベル■ｃ以上の
ときにはハイレベルの、未満のときにはローレベルの制
御信号Ｓｃを出力する。また、切替回路６は、平均化回
路３からの平均値■、および判別回路５からの制御信号
Ｓｃを入力し、制御信号ＳＣがハイレベルの場合には平
均値■□を、ローレベルの場合には予め内部に設定され
ている所定レベル■、をそれぞれしきい値Ｖ ｔｈとし
て出力する。
次に、本実施例の動作を説明する。
本実施例の回路が起動されると、入力信号レベル■５１
．の最大値Ｖ＋ｐおよび最小値■−１がそれぞれピーク
ホールド回路１および２に検出され保持される。次に、
平均値回路３により最大値Ｖ ＋ ｐと最小値■−２の
平均値■□が算出される一方、判別回路５ではピークピ
ーク値△■と所定レベル■。
．の最大値Ｖ＋ｐおよび最小値■−１がそれぞれピーク
ホールド回路１および２に検出され保持される。次に、
平均値回路３により最大値Ｖ ＋ ｐと最小値■−２の
平均値■□が算出される一方、判別回路５ではピークピ
ーク値△■と所定レベル■。
との比較が行なわれる。
そして、ピークピーク値△Ｖが所定レベル■。
以上のときにはハイレベルの制御信号Ｓｃが判別回路５
から出力され、制御信号Ｓｃを入力した切替回路６によ
って平均値回路３で算出された平均値Ｖ、がしきい値■
いとして出力される。
から出力され、制御信号Ｓｃを入力した切替回路６によ
って平均値回路３で算出された平均値Ｖ、がしきい値■
いとして出力される。
一方、ピークピーク値へ■が所定レベル■。未満のとき
にはローレベルの制御信号Ｓ。が判別回路５から出力さ
れ、さらに切替回路６から■、レベルのしきい値Ｖ ｔ
ｈが出力される。
にはローレベルの制御信号Ｓ。が判別回路５から出力さ
れ、さらに切替回路６から■、レベルのしきい値Ｖ ｔ
ｈが出力される。
従って、例えば、伝送中の損失等による信号の変動量が
常にその信号のレベルに比例しているような伝送系に対
しては、切替回路６から出力されるしきい値Ｖ ｔ ｈ
は入力信号のピークピーク値Δ■（＝Ｖや、−Ｖ−ｐ）
に対して第２図のような関係を有し、ピークピーク値△
■が所定ｊ／ベベル。未満である場合には、しきい値Ｖ
ｔｈが■１に固定される。
常にその信号のレベルに比例しているような伝送系に対
しては、切替回路６から出力されるしきい値Ｖ ｔ ｈ
は入力信号のピークピーク値Δ■（＝Ｖや、−Ｖ−ｐ）
に対して第２図のような関係を有し、ピークピーク値△
■が所定ｊ／ベベル。未満である場合には、しきい値Ｖ
ｔｈが■１に固定される。
以上のような自動しきい値検出回路を用いれば、信頼性
の高いパルス符号再生を実現することができる。すなわ
ち、第１図のように、本発明による自動しきい値検出回
路の出力であるしきい値■ｔｈと入力信号レベル■５．
９とを比較する比較器４を設ければよい。そして、この
比較器４によって、入力信号レベル■５．９がしきい値
Ｖ ｔｈ以」二のときにはハイレベルの、しきい値Ｖ
ｔｈ未渦のときにはローレベルの電圧■。、１．を出力
させる。そうすれば、第３図のように入力信号レベル■
５．．が非常に小さい場合には、入力信号より高いレベ
ルにしきい値Ｖ ｔｈが設定され、たとえ入力信号にノ
イズが重なっても比較器４から確実にローレベルの電圧
Ｖ ｏ ｕ ｔが出力される。同様にしで、入力信号が
無い場合にも、ノイズに影響されずに比較器４からロー
レベルの電圧Ｖ。１１．が出力される。
の高いパルス符号再生を実現することができる。すなわ
ち、第１図のように、本発明による自動しきい値検出回
路の出力であるしきい値■ｔｈと入力信号レベル■５．
９とを比較する比較器４を設ければよい。そして、この
比較器４によって、入力信号レベル■５．９がしきい値
Ｖ ｔｈ以」二のときにはハイレベルの、しきい値Ｖ
ｔｈ未渦のときにはローレベルの電圧■。、１．を出力
させる。そうすれば、第３図のように入力信号レベル■
５．．が非常に小さい場合には、入力信号より高いレベ
ルにしきい値Ｖ ｔｈが設定され、たとえ入力信号にノ
イズが重なっても比較器４から確実にローレベルの電圧
Ｖ ｏ ｕ ｔが出力される。同様にしで、入力信号が
無い場合にも、ノイズに影響されずに比較器４からロー
レベルの電圧Ｖ。１１．が出力される。
発明の効果
以上詳細に説明したように本発明によれば、入力信号レ
ベルが小さい場合には入力信号より高いレベルのしきい
値が設定されるので、入力信号は常にローレベルと見な
される。従って、入力信号レベルがノイズレベル程度に
小さくても、あるいは入力信号が無くても、従来のよう
にノイズによって誤動作してハイレベルの信号に識別さ
れることはない。
ベルが小さい場合には入力信号より高いレベルのしきい
値が設定されるので、入力信号は常にローレベルと見な
される。従って、入力信号レベルがノイズレベル程度に
小さくても、あるいは入力信号が無くても、従来のよう
にノイズによって誤動作してハイレベルの信号に識別さ
れることはない。
また、入力信号レベルが大きい場合には、入力信号の最
大レベルと最小レベルとの平均値がしきい値とされるの
で、確実な信号識別を行なうことができる。
大レベルと最小レベルとの平均値がしきい値とされるの
で、確実な信号識別を行なうことができる。
このため、本発明の自動しきい値検出口は信頼性の高い
パルス符号再生を実現し得るものである。
パルス符号再生を実現し得るものである。
第１図は本発明の一実施例に係る自動しきい値検出回路
を内蔵した受信回路の構成図、第２図は実施例により得
られるしきい値Ｖｉｈの特性図、 第３図および第５図は入力信号波形としきい値との関係
を示す説明図、 第４図は従来のしきいイ４検出回路を内蔵した受信回路
の構成図である。 （主な参照番号） １．２・・ピークホールド回路、 ３・・平均化回路、 ４・・比較器、 ５・・判別回路、 ６・・切替回路、 Ｖ ｓ Ｉ ｇ ・・入力信号レベル、■や、・・最
大値、 ■＝、・・最小値、Ｖつ ・・平均値、 Ｖｔ
ｈ・・しきい値、Ｖ ｏ ｕ ｔ ・・出力電圧、
Ｓｃ ・・制御信号特許出願人 住友電気工業株式
会社代 理 人 弁理士 新居 正彦ＬＩ２△引
１ｒ 大 〉〉〉 メ５≦
を内蔵した受信回路の構成図、第２図は実施例により得
られるしきい値Ｖｉｈの特性図、 第３図および第５図は入力信号波形としきい値との関係
を示す説明図、 第４図は従来のしきいイ４検出回路を内蔵した受信回路
の構成図である。 （主な参照番号） １．２・・ピークホールド回路、 ３・・平均化回路、 ４・・比較器、 ５・・判別回路、 ６・・切替回路、 Ｖ ｓ Ｉ ｇ ・・入力信号レベル、■や、・・最
大値、 ■＝、・・最小値、Ｖつ ・・平均値、 Ｖｔ
ｈ・・しきい値、Ｖ ｏ ｕ ｔ ・・出力電圧、
Ｓｃ ・・制御信号特許出願人 住友電気工業株式
会社代 理 人 弁理士 新居 正彦ＬＩ２△引
１ｒ 大 〉〉〉 メ５≦
Claims (1)
- 【特許請求の範囲】 それぞれ入力信号の最大レベルおよび最小レベルを検出
し保持する第１および第２の保持回路と、前記最大レベ
ルと前記最小レベルとを平均化し、平均値を出力する平
均化回路とを備えたしきい値検出回路において、 前記最大レベルと前記最小レベルとの差分をとり、該差
分と予め設定されている所定レベルとを比較し、前記差
分が前記所定レベル以上のときには第１の信号を、前記
差分が前記所定レベル未満のときには第２の信号をそれ
ぞれ出力する判別回路と、 前記第１の信号を入力すると、前記平均化回路から出力
された前記平均値をしきい値として出力し、前記第２の
信号を入力すると、所定のしきい値を出力する切替回路
と を有することを特徴とする自動しきい値検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011985A JPS61258524A (ja) | 1985-05-11 | 1985-05-11 | 自動しきい値検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011985A JPS61258524A (ja) | 1985-05-11 | 1985-05-11 | 自動しきい値検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61258524A true JPS61258524A (ja) | 1986-11-15 |
Family
ID=14265457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10011985A Pending JPS61258524A (ja) | 1985-05-11 | 1985-05-11 | 自動しきい値検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61258524A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432520A (en) * | 1987-07-28 | 1989-02-02 | Fuji Electric Co Ltd | Binarizing system |
| JPH01321719A (ja) * | 1988-06-17 | 1989-12-27 | Internatl Business Mach Corp <Ibm> | データ再生装置 |
| EP0427228A2 (en) * | 1989-11-10 | 1991-05-15 | Fujitsu Limited | Threshold value control system in a receiver circuit |
| JPH03133234A (ja) * | 1989-10-19 | 1991-06-06 | Toshiba Corp | ラインレシーバ |
| JPH0515552U (ja) * | 1991-07-30 | 1993-02-26 | ミツミ電機株式会社 | デ−タスライサ |
| JPH05130150A (ja) * | 1991-10-31 | 1993-05-25 | Nec Corp | 受信回路装置 |
-
1985
- 1985-05-11 JP JP10011985A patent/JPS61258524A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432520A (en) * | 1987-07-28 | 1989-02-02 | Fuji Electric Co Ltd | Binarizing system |
| JPH01321719A (ja) * | 1988-06-17 | 1989-12-27 | Internatl Business Mach Corp <Ibm> | データ再生装置 |
| JPH03133234A (ja) * | 1989-10-19 | 1991-06-06 | Toshiba Corp | ラインレシーバ |
| EP0427228A2 (en) * | 1989-11-10 | 1991-05-15 | Fujitsu Limited | Threshold value control system in a receiver circuit |
| JPH0515552U (ja) * | 1991-07-30 | 1993-02-26 | ミツミ電機株式会社 | デ−タスライサ |
| JPH05130150A (ja) * | 1991-10-31 | 1993-05-25 | Nec Corp | 受信回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461629A (en) | Error correction in a spread spectrum transceiver | |
| US5337157A (en) | Copy guard processing detecting apparatus | |
| CA2179560A1 (en) | Cable Television Data Path Error Analyzer | |
| US4462051A (en) | Demodulator for an asynchronous binary signal | |
| US4495529A (en) | Qualifier circuit | |
| JPS61258524A (ja) | 自動しきい値検出回路 | |
| EP0453081B1 (en) | Information signal processing method and apparatus | |
| US4866705A (en) | Data transmission system with means for distributing collision signals via the transmission line | |
| JPS61190755A (ja) | アドレス回路 | |
| JPS58209251A (ja) | 入力信号断検出回路 | |
| EP0615369B1 (en) | Receiver for multi-level digital signals | |
| PL130439B1 (en) | Error decoder in video plate system | |
| JPS5813039A (ja) | 光通信方式 | |
| US5570394A (en) | Signal transmission system | |
| JPS60178751A (ja) | 信号劣化検出回路 | |
| JP2580770B2 (ja) | 信号結合装置の切替回路 | |
| JPH0451731A (ja) | データ再生・受信方式 | |
| SU1001147A1 (ru) | Устройство дл приема избыточной информации | |
| JPH02278575A (ja) | 磁気テープ装置 | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JPS60144046A (ja) | フレ−ム同期回路 | |
| JP2764912B2 (ja) | データ伝送装置 | |
| JPH11220502A (ja) | 伝送線インタフェイスの入力での信号消失状態を検出するための方法および装置 | |
| JPS6129243A (ja) | デイジタル・デ−タ受信装置 | |
| JPS59158148A (ja) | デ−タ伝送装置 |