JPH05122060A - Ｐｌｌ回路のデツドロツク防止回路 - Google Patents
Ｐｌｌ回路のデツドロツク防止回路Info
- Publication number
- JPH05122060A JPH05122060A JP3283106A JP28310691A JPH05122060A JP H05122060 A JPH05122060 A JP H05122060A JP 3283106 A JP3283106 A JP 3283106A JP 28310691 A JP28310691 A JP 28310691A JP H05122060 A JPH05122060 A JP H05122060A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- frequency
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＰＬＬ周波数シンセサイザ回路の
デッドロックを防止するとともに、電源投入から動作開
始までの時間を短縮することを目的とする。 【構成】 増幅回路５で増幅されたＶＣＯ２の発振信号
を分周する可変分周回路６の出力と位相比較回路９の間
にゲート回路１２を設け、位相比較回路から出力される
ＶＣＯ２の制御電圧を電圧検出回路１３で検出し、その
検出出力によってゲート回路１２を制御する構成とする
ことにより、電源投入時に位相比較回路９の出力電圧が
ＶＣＯ２の発振周波数を上昇する方向の電圧になり、Ｖ
ＣＯ２の発振が確実に開始され、ＰＬＬ回路のデッドロ
ックが防止される。
デッドロックを防止するとともに、電源投入から動作開
始までの時間を短縮することを目的とする。 【構成】 増幅回路５で増幅されたＶＣＯ２の発振信号
を分周する可変分周回路６の出力と位相比較回路９の間
にゲート回路１２を設け、位相比較回路から出力される
ＶＣＯ２の制御電圧を電圧検出回路１３で検出し、その
検出出力によってゲート回路１２を制御する構成とする
ことにより、電源投入時に位相比較回路９の出力電圧が
ＶＣＯ２の発振周波数を上昇する方向の電圧になり、Ｖ
ＣＯ２の発振が確実に開始され、ＰＬＬ回路のデッドロ
ックが防止される。
Description
【０００１】
【産業上の利用分野】本発明は、コードレス電話や携帯
電話等の移動体無線通信機器分野あるいは放送受信機器
分野に使用されるＰＬＬ周波数シンセサイザ回路に関す
る。
電話等の移動体無線通信機器分野あるいは放送受信機器
分野に使用されるＰＬＬ周波数シンセサイザ回路に関す
る。
【０００２】
【従来の技術】一般に、無線通信機器あるいは放送受信
機器に使用されるＰＬＬ周波数シンセサイザ集積回路
は、外部接続された水晶振動子によって基準発振信号を
発生する水晶発振回路と、水晶発振回路の発振出力を分
周して基準信号を生成する基準分周回路と、外部に設け
られた電圧制御発振回路（ＶＣＯ）の発振出力を増幅す
る増幅回路と、該増幅回路によって増幅されたＶＣＯの
発振信号を分周する可変分周回路と、基準分周回路の分
周出力周波数ｆRと可変分周回路の分周出力周波数ｆPの
位相比較を行いその位相差に応じた電圧をＶＣＯに印加
する位相比較回路と、基準分周回路の分周数を設定する
第１のラッチ回路と、可変分周回路の分周数を設定する
第２のラッチ回路と、第１及び第２のラッチ回路に分周
データをセットするために外部の制御装置、例えば、マ
イクロコンピュータからのデータを受け取るシフトレジ
スタとから構成されている。
機器に使用されるＰＬＬ周波数シンセサイザ集積回路
は、外部接続された水晶振動子によって基準発振信号を
発生する水晶発振回路と、水晶発振回路の発振出力を分
周して基準信号を生成する基準分周回路と、外部に設け
られた電圧制御発振回路（ＶＣＯ）の発振出力を増幅す
る増幅回路と、該増幅回路によって増幅されたＶＣＯの
発振信号を分周する可変分周回路と、基準分周回路の分
周出力周波数ｆRと可変分周回路の分周出力周波数ｆPの
位相比較を行いその位相差に応じた電圧をＶＣＯに印加
する位相比較回路と、基準分周回路の分周数を設定する
第１のラッチ回路と、可変分周回路の分周数を設定する
第２のラッチ回路と、第１及び第２のラッチ回路に分周
データをセットするために外部の制御装置、例えば、マ
イクロコンピュータからのデータを受け取るシフトレジ
スタとから構成されている。
【０００３】このようなＰＬＬ周波数シンセサイザ集積
回路を使用したシステムでは、電源の投入時及び周波数
の切り替え時にマイクロコンピュータから受信あるいは
送信周波数に応じた分周数データをシフトレジスタに転
送していた。
回路を使用したシステムでは、電源の投入時及び周波数
の切り替え時にマイクロコンピュータから受信あるいは
送信周波数に応じた分周数データをシフトレジスタに転
送していた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＰＬＬ周波数シンセサイザ集積回路では、ＶＣＯからの
高周波信号が印加されて動作するため、高感度な増幅回
路が内蔵されている。そのために、増幅回路の入力信号
がない場合でも集積回路の内部で発生する電源ノイズ等
により増幅回路が動作し、あたかも入力信号があるよう
にある周波数で発振する場合がある。この発振を自励発
振（フリーラン）と呼ぶ。
ＰＬＬ周波数シンセサイザ集積回路では、ＶＣＯからの
高周波信号が印加されて動作するため、高感度な増幅回
路が内蔵されている。そのために、増幅回路の入力信号
がない場合でも集積回路の内部で発生する電源ノイズ等
により増幅回路が動作し、あたかも入力信号があるよう
にある周波数で発振する場合がある。この発振を自励発
振（フリーラン）と呼ぶ。
【０００５】一方、外部接続されるＶＣＯにおいて、制
御電圧が０ボルトであると発振を開始しないものがあ
る。このようなＶＣＯを用いた場合、電源投入直後はＶ
ＣＯが発振しないにも係わらず、増幅回路の自励発振に
より可変分周回路の分周動作が開始される。そして、増
幅回路のフリーラン周波数が可変分周回路及び基準分周
回路に設定された分周数によって定まるロック周波数よ
り高い場合には、位相比較回路の出力はＶＣＯの制御電
圧を下げるように作用する。従って、この場合には、Ｖ
ＣＯの制御電圧が０ボルトに固定されてしまいＶＣＯの
発振が開始しないという誤動作となる。この状態をＰＬ
Ｌのデッドロックと呼ぶ。
御電圧が０ボルトであると発振を開始しないものがあ
る。このようなＶＣＯを用いた場合、電源投入直後はＶ
ＣＯが発振しないにも係わらず、増幅回路の自励発振に
より可変分周回路の分周動作が開始される。そして、増
幅回路のフリーラン周波数が可変分周回路及び基準分周
回路に設定された分周数によって定まるロック周波数よ
り高い場合には、位相比較回路の出力はＶＣＯの制御電
圧を下げるように作用する。従って、この場合には、Ｖ
ＣＯの制御電圧が０ボルトに固定されてしまいＶＣＯの
発振が開始しないという誤動作となる。この状態をＰＬ
Ｌのデッドロックと呼ぶ。
【０００６】
【課題を解決するための手段】本発明は、上述した点に
鑑みて創作されたものであり、基準発振信号を発生する
水晶発振回路と、該水晶発振回路の出力を分周しＰＬＬ
の基準周波数を生成する基準分周回路と、印加される電
圧によって発振周波数が制御される電圧制御発振回路
（ＶＣＯ）と、該電圧制御発振回路の出力を増幅する増
幅回路と、該増幅回路で増幅された前記電圧制御発振回
路の出力を分周する可変分周回路と、該可変分周回路の
分周出力と前記基準分周回路の分周出力の位相を比較し
位相差に応じた電圧を前記電圧制御発振回路に印加する
位相比較回路と、該位相比較回路から出力される電圧を
検出する電圧検出回路と、前記可変分周回路の出力と前
記位相比較回路の入力の間に設けられ、前記電圧検出回
路の出力によって制御されるゲート回路とを備え、前記
位相比較回路の出力電圧が所定レベル以下になったこと
を検出した前記電圧検出回路の出力で前記ゲート回路が
前記可変分周回路の出力を遮断することにより、ＰＬＬ
回路のデッドロックを防止するものである。
鑑みて創作されたものであり、基準発振信号を発生する
水晶発振回路と、該水晶発振回路の出力を分周しＰＬＬ
の基準周波数を生成する基準分周回路と、印加される電
圧によって発振周波数が制御される電圧制御発振回路
（ＶＣＯ）と、該電圧制御発振回路の出力を増幅する増
幅回路と、該増幅回路で増幅された前記電圧制御発振回
路の出力を分周する可変分周回路と、該可変分周回路の
分周出力と前記基準分周回路の分周出力の位相を比較し
位相差に応じた電圧を前記電圧制御発振回路に印加する
位相比較回路と、該位相比較回路から出力される電圧を
検出する電圧検出回路と、前記可変分周回路の出力と前
記位相比較回路の入力の間に設けられ、前記電圧検出回
路の出力によって制御されるゲート回路とを備え、前記
位相比較回路の出力電圧が所定レベル以下になったこと
を検出した前記電圧検出回路の出力で前記ゲート回路が
前記可変分周回路の出力を遮断することにより、ＰＬＬ
回路のデッドロックを防止するものである。
【０００７】また、前記電圧制御発振回路の出力と前記
増幅回路の入力の間に設けられ、前記電圧検出回路の出
力によって制御される遮断回路とを備え、前記位相比較
回路の出力電圧が所定レベル以下になったことを検出し
た前記電圧検出回路の出力で前記遮断回路が前記電圧制
御発振回路の出力を遮断することにより、ＰＬＬ回路の
デッドロックを防止するものである。
増幅回路の入力の間に設けられ、前記電圧検出回路の出
力によって制御される遮断回路とを備え、前記位相比較
回路の出力電圧が所定レベル以下になったことを検出し
た前記電圧検出回路の出力で前記遮断回路が前記電圧制
御発振回路の出力を遮断することにより、ＰＬＬ回路の
デッドロックを防止するものである。
【０００８】
【作用】上述の手段によれば、電源投入直後等に、位相
比較回路の出力電圧が所定レベルより低下している場
合、電圧検出回路からの検出出力によりゲート回路ある
いは遮断回路が動作し、可変分周回路から位相比較回路
への出力が停止される。従って、位相比較回路の出力は
ＶＣＯの周波数を高くするように作用し、ＶＣＯの制御
電圧を上昇する。これにより、発振を停止していたＶＣ
Ｏの発振が開始される。そして、位相比較回路からの出
力電圧が上昇し、所定レベルになると電圧検出回路の出
力によりゲート回路あるいは遮断回路が同通し通常のＰ
ＬＬ動作になる。以上によりＰＬＬ回路のデッドロック
が防止される。
比較回路の出力電圧が所定レベルより低下している場
合、電圧検出回路からの検出出力によりゲート回路ある
いは遮断回路が動作し、可変分周回路から位相比較回路
への出力が停止される。従って、位相比較回路の出力は
ＶＣＯの周波数を高くするように作用し、ＶＣＯの制御
電圧を上昇する。これにより、発振を停止していたＶＣ
Ｏの発振が開始される。そして、位相比較回路からの出
力電圧が上昇し、所定レベルになると電圧検出回路の出
力によりゲート回路あるいは遮断回路が同通し通常のＰ
ＬＬ動作になる。以上によりＰＬＬ回路のデッドロック
が防止される。
【０００９】
【実施例】図１は、本発明の実施例を示すブロック図で
ある。破線で示される部分はＰＬＬ周波数シンセサイザ
集積回路１であり、ＰＬＬ周波数シンセサイザ集積回路
１には、電圧制御発振回路（ＶＣＯ）２、水晶振動子
３、及び、マイクロコンピュータ４が接続されて、通信
機器あるいは放送受信機器のＰＬＬ周波数シンセサイザ
回路が構成される。ＰＬＬ周波数シンセサイザ集積回路
１は、ＶＣＯ２の発信信号ｆVを増幅する高感度な増幅
回路５と、増幅回路５によって増幅されたＶＣＯ２の発
信信号ｆVを設定された分周数で分周する可変分周回路
６と、接続された水晶振動子３によって発振周波数が決
定される水晶発振回路７と、水晶発振回路７の発振出力
を設定された分周数で分周する基準分周回路８と、可変
分周回路６の分周出力ｆPと基準分周回路８の分周出力
である基準周波数信号ｆRの位相差を検出しその位相差
に応じた電圧をＶＣＯ２に印加する位相比較回路９と、
可変分周回路６及び基準分周回路８の分周数を保持する
ラッチ回路１０と、マイクロコンピュータ４から可変分
周回路６及び基準分周回路８の分周数データを受け取る
ためのシフトレジスタ１１と、位相比較回路９の出力電
圧が印加され、その電圧と所定値の大小を比較検出する
電圧検出回路１３と、可変分周回路６の出力と位相比較
回路９の間には電圧検出回路１３の出力ＧCで制御され
るゲート回路１２が設けられて構成される。
ある。破線で示される部分はＰＬＬ周波数シンセサイザ
集積回路１であり、ＰＬＬ周波数シンセサイザ集積回路
１には、電圧制御発振回路（ＶＣＯ）２、水晶振動子
３、及び、マイクロコンピュータ４が接続されて、通信
機器あるいは放送受信機器のＰＬＬ周波数シンセサイザ
回路が構成される。ＰＬＬ周波数シンセサイザ集積回路
１は、ＶＣＯ２の発信信号ｆVを増幅する高感度な増幅
回路５と、増幅回路５によって増幅されたＶＣＯ２の発
信信号ｆVを設定された分周数で分周する可変分周回路
６と、接続された水晶振動子３によって発振周波数が決
定される水晶発振回路７と、水晶発振回路７の発振出力
を設定された分周数で分周する基準分周回路８と、可変
分周回路６の分周出力ｆPと基準分周回路８の分周出力
である基準周波数信号ｆRの位相差を検出しその位相差
に応じた電圧をＶＣＯ２に印加する位相比較回路９と、
可変分周回路６及び基準分周回路８の分周数を保持する
ラッチ回路１０と、マイクロコンピュータ４から可変分
周回路６及び基準分周回路８の分周数データを受け取る
ためのシフトレジスタ１１と、位相比較回路９の出力電
圧が印加され、その電圧と所定値の大小を比較検出する
電圧検出回路１３と、可変分周回路６の出力と位相比較
回路９の間には電圧検出回路１３の出力ＧCで制御され
るゲート回路１２が設けられて構成される。
【００１０】ＰＬＬ周波数シンセサイザ集積回路１にお
いて、ラッチ回路１０は、可変分周回路６の分周数デー
タを保持する第１のラッチ回路１０ａと基準分周回路８
の分周数を保持する第２のラッチ回路１０ｂとから構成
され、マイクロコンピュータ４からデータＤＩと同期ク
ロックＣＬによってシフトレジスタ１１に分周数データ
が転送された後、マイクロコンピュータ４から出力され
るラッチパルスＣＥにより、シフトレジスタ１１の分周
数データがラッチ回路１０に保持される。可変分周回路
６において、分周出力ｆPはプリセット制御端子ＰＥに
も印加されているため、分周出力ｆPが出力されるたび
に、第１のラッチ回路１０ａに保持されている分周数デ
ータが可変分周回路６にセットされる。一方、基準分周
回路８では、第２のラッチ回路１０ｂに保持されている
データに基づき基準分周回路８の複数の分周段の出力か
ら１つを選択出力している。
いて、ラッチ回路１０は、可変分周回路６の分周数デー
タを保持する第１のラッチ回路１０ａと基準分周回路８
の分周数を保持する第２のラッチ回路１０ｂとから構成
され、マイクロコンピュータ４からデータＤＩと同期ク
ロックＣＬによってシフトレジスタ１１に分周数データ
が転送された後、マイクロコンピュータ４から出力され
るラッチパルスＣＥにより、シフトレジスタ１１の分周
数データがラッチ回路１０に保持される。可変分周回路
６において、分周出力ｆPはプリセット制御端子ＰＥに
も印加されているため、分周出力ｆPが出力されるたび
に、第１のラッチ回路１０ａに保持されている分周数デ
ータが可変分周回路６にセットされる。一方、基準分周
回路８では、第２のラッチ回路１０ｂに保持されている
データに基づき基準分周回路８の複数の分周段の出力か
ら１つを選択出力している。
【００１１】図１において、電源投入後、マイクロコン
ピュータ４は、可変分周回路６の分周数及び基準分周回
路８の分周数を設定するデータをシフトレジスタ１１に
供給しラッチ回路１０にセットするが、ＶＣＯ２の発振
が開始しないと、増幅回路５のフリーラン周波数に基づ
く分周が行われ、前述した如く、位相比較回路９から出
力される制御電圧は０のままとなってしまう。この制御
電圧は、電圧検出回路１３に於て所定電圧より低いこと
が検出され、その検出出力ＧCがＨレベルとなる。これ
によりゲート回路１２は可変分周回路６の出力を遮断す
るため、位相比較回路９から出力される制御電圧は上昇
し、これによりＶＣＯ２の発振が開始する。そして、位
相比較回路９の出力電圧が上昇し、電圧検出回路１３に
設定された所定電圧より高くなると、電圧検出回路１３
の出力ＧCがＨレベルからＬレベルに変化する。これに
より、ゲート回路１２は可変分周回路６の分周出力ｆP
を位相比較回路９に供給するため、通常のＰＬＬの動作
が行われる。
ピュータ４は、可変分周回路６の分周数及び基準分周回
路８の分周数を設定するデータをシフトレジスタ１１に
供給しラッチ回路１０にセットするが、ＶＣＯ２の発振
が開始しないと、増幅回路５のフリーラン周波数に基づ
く分周が行われ、前述した如く、位相比較回路９から出
力される制御電圧は０のままとなってしまう。この制御
電圧は、電圧検出回路１３に於て所定電圧より低いこと
が検出され、その検出出力ＧCがＨレベルとなる。これ
によりゲート回路１２は可変分周回路６の出力を遮断す
るため、位相比較回路９から出力される制御電圧は上昇
し、これによりＶＣＯ２の発振が開始する。そして、位
相比較回路９の出力電圧が上昇し、電圧検出回路１３に
設定された所定電圧より高くなると、電圧検出回路１３
の出力ＧCがＨレベルからＬレベルに変化する。これに
より、ゲート回路１２は可変分周回路６の分周出力ｆP
を位相比較回路９に供給するため、通常のＰＬＬの動作
が行われる。
【００１２】図２は、本発明の他の実施例を示す回路図
であり、図１に示された可変分周回路６の出力を直接位
相比較回路９に供給するようにし、ゲート回路１２の代
わりに増幅回路５の入力に遮断回路を設けたものであ
る。増幅回路５は、入出力に帰還抵抗１５が設けられた
インバータ１６とインバータ１６の入力にＶＣＯ２から
の発振出力を印加する入力コンデンサ１７と、インバー
タ１６の出力を可変分周回路６に出力するインバータ１
８とから構成され、このインバータ１６の入力と接地間
に遮断回路を構成するＮチャネルＭＯＳ１９が設けられ
る。このＭＯＳ１９のゲート電極には図１に示された電
圧検出回路１３の検出出力ＧCが印加される。従って、
電源が投入された時位相比較回路９の出力電圧が、所定
電圧より低い場合には、その検出出力ＧCによりＭＯＳ
１９がオンし、インバータ１６の入力が接地電圧に固定
される。従って、増幅回路５はフリーラン周波数による
自励発振が起こらず、可変分周回路６に印加される信号
は、接地電圧に固定されるので、可変分周回路６の出力
は発生しなくなる。よって、位相比較回路９から出力さ
れる制御電圧は上昇し、ＶＣＯ２の発振が開始される。
そして、制御電圧が所定電圧以上になると、その検出出
力によりＭＯＳ１９がオフし、ＶＣＯ２の発信信号ｆV
が可変分周回路６に供給され、通常の動作状態になる。
これにより、ＰＬＬ回路のデッドロックが防止される。
であり、図１に示された可変分周回路６の出力を直接位
相比較回路９に供給するようにし、ゲート回路１２の代
わりに増幅回路５の入力に遮断回路を設けたものであ
る。増幅回路５は、入出力に帰還抵抗１５が設けられた
インバータ１６とインバータ１６の入力にＶＣＯ２から
の発振出力を印加する入力コンデンサ１７と、インバー
タ１６の出力を可変分周回路６に出力するインバータ１
８とから構成され、このインバータ１６の入力と接地間
に遮断回路を構成するＮチャネルＭＯＳ１９が設けられ
る。このＭＯＳ１９のゲート電極には図１に示された電
圧検出回路１３の検出出力ＧCが印加される。従って、
電源が投入された時位相比較回路９の出力電圧が、所定
電圧より低い場合には、その検出出力ＧCによりＭＯＳ
１９がオンし、インバータ１６の入力が接地電圧に固定
される。従って、増幅回路５はフリーラン周波数による
自励発振が起こらず、可変分周回路６に印加される信号
は、接地電圧に固定されるので、可変分周回路６の出力
は発生しなくなる。よって、位相比較回路９から出力さ
れる制御電圧は上昇し、ＶＣＯ２の発振が開始される。
そして、制御電圧が所定電圧以上になると、その検出出
力によりＭＯＳ１９がオフし、ＶＣＯ２の発信信号ｆV
が可変分周回路６に供給され、通常の動作状態になる。
これにより、ＰＬＬ回路のデッドロックが防止される。
【００１３】
【発明の効果】上述の如く本発明によれば、位相比較回
路から出力される制御電圧を検出することによって、Ｐ
ＬＬのデッドロックを防止できるので、ＰＬＬ周波数シ
ンセサイザ回路の誤動作を防止できるとともに、電源投
入時からマイクロコンピュータが希望のチャンネル周波
数を設定するための周波数データを転送するまでの時間
が短縮され、動作開始の高速化が図れる利点を有する。
路から出力される制御電圧を検出することによって、Ｐ
ＬＬのデッドロックを防止できるので、ＰＬＬ周波数シ
ンセサイザ回路の誤動作を防止できるとともに、電源投
入時からマイクロコンピュータが希望のチャンネル周波
数を設定するための周波数データを転送するまでの時間
が短縮され、動作開始の高速化が図れる利点を有する。
【図面の簡単な説明】
【図１】本発明の実施例を示すブロック図である。
【図２】本発明の他の実施例を示す回路図である。
１ ＰＬＬ周波数シンセサイザ集積回路 ２ 電圧制御発振回路 ３ 水晶振動子 ４ マイクロコンピュータ ５ 増幅回路 ６ 可変分周回路 ７ 水晶発振回路 ８ 基準分周回路 ９ 位相比較回路 １０ ラッチ回路 １１ シフトレジスタ １２ ゲート回路 １３ 電圧検出回路 １５ 帰還抵抗 １６、１８ インバータ １７ コンデンサ １９ ＮチャネルＭＯＳ
Claims (3)
- 【請求項１】 基準発振信号を発生する水晶発振回路
と、該水晶発振回路の出力を分周しＰＬＬの基準周波数
を生成する基準分周回路と、印加される電圧によって発
振周波数が制御される電圧制御発振回路（ＶＣＯ）と、
該電圧制御発振回路の出力を増幅する増幅回路と、該増
幅回路で増幅された前記電圧制御発振回路の出力を分周
する可変分周回路と、該可変分周回路の分周出力と前記
基準分周回路の分周出力の位相を比較し位相差に応じた
電圧を前記電圧制御発振回路に印加する位相比較回路
と、該位相比較回路から出力される電圧を検出する電圧
検出回路と、前記可変分周回路の出力と前記位相比較回
路の入力の間に設けられ、前記電圧検出回路の出力によ
って制御されるゲート回路とを備え、前記位相比較回路
の出力電圧が所定レベル以下になったことを検出した前
記電圧検出回路の出力で前記ゲート回路が前記可変分周
回路の出力を遮断することを特徴とするＰＬＬ回路のデ
ッドロック防止回路。 - 【請求項２】 基準発振信号を発生する水晶発振回路
と、該水晶発振回路の出力を分周しＰＬＬの基準周波数
を生成する基準分周回路と、印加される電圧によって発
振周波数が制御される電圧制御発振回路（ＶＣＯ）と、
該電圧制御発振回路の出力を増幅する増幅回路と、該増
幅回路で増幅された前記電圧制御発振回路の出力を分周
する可変分周回路と、該可変分周回路の分周出力と前記
基準分周回路の分周出力の位相を比較し位相差に応じた
電圧を前記電圧制御発振回路に印加する位相比較回路
と、該位相比較回路から出力される電圧を検出する電圧
検出回路と、前記電圧制御発振回路の出力と前記増幅回
路の入力の間に設けられ、前記電圧検出回路の出力によ
って制御される遮断回路とを備え、前記位相比較回路の
出力電圧が所定レベル以下になったことを検出した前記
電圧検出回路の出力で前記遮断回路が前記電圧制御発振
回路の出力を遮断することを特徴とするＰＬＬ回路のデ
ッドロック防止回路。 - 【請求項３】 前記電圧制御発振回路の出力と前記増幅
回路の入力の間に設けられた遮断回路は、前記増幅回路
の入力を所定電圧に固定するスイッチ手段であることを
特徴とする請求項２記載のＰＬＬ回路のデッドロック防
止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3283106A JPH05122060A (ja) | 1991-10-29 | 1991-10-29 | Ｐｌｌ回路のデツドロツク防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3283106A JPH05122060A (ja) | 1991-10-29 | 1991-10-29 | Ｐｌｌ回路のデツドロツク防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122060A true JPH05122060A (ja) | 1993-05-18 |
Family
ID=17661300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3283106A Pending JPH05122060A (ja) | 1991-10-29 | 1991-10-29 | Ｐｌｌ回路のデツドロツク防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122060A (ja) |
-
1991
- 1991-10-29 JP JP3283106A patent/JPH05122060A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060114152A1 (en) | Method to eliminate PLL lock-up during power up for high frequency synthesizer | |
| JPH07202690A (ja) | クロック信号発生回路 | |
| KR100307292B1 (ko) | 리셋신호발생회로 | |
| EP1179886B1 (en) | Oscillator and method of controlling it | |
| JP3107013B2 (ja) | Ｐｌｌ回路のデッドロック防止回路及びその方法 | |
| JP2816038B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US6430244B1 (en) | Digital phase-locked loop apparatus with enhanced phase error compensating circuit | |
| US4935707A (en) | Current reduction of a synthesizer | |
| JP2828807B2 (ja) | Ｐｌｌ回路のデッドロック防止回路 | |
| JPH05122060A (ja) | Ｐｌｌ回路のデツドロツク防止回路 | |
| US7103132B1 (en) | Phase comparator and method of controlling power saving operation of the same, and semiconductor integrated circuit | |
| JP2794165B2 (ja) | ロック維持回路を有するｐｌｌ回路 | |
| JP3118356B2 (ja) | Ｐｌｌ回路 | |
| JPH09116426A (ja) | ディジタルｐｌｌ回路 | |
| JP2976723B2 (ja) | 半導体装置 | |
| JP2002124874A (ja) | 半導体装置 | |
| JPH10173520A (ja) | Ｐｌｌ回路 | |
| JP2828811B2 (ja) | Ｐｌｌ集積回路 | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2001177403A (ja) | Ｐｌｌ回路 | |
| JPH05152946A (ja) | Ｐｌｌ回路 | |
| TW202418752A (zh) | 推升啟動式晶體振盪器、相關電子設備和推升啟動方法 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JP2911276B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| KR20040022652A (ko) | 락킹 시간을 줄이기 위한 주파수 교정회로를 가지는ｐｌｌ 및 이를 이용한 락킹 방법 |