TW202418752A - 推升啟動式晶體振盪器、相關電子設備和推升啟動方法 - Google Patents

推升啟動式晶體振盪器、相關電子設備和推升啟動方法 Download PDF

Info

Publication number
TW202418752A
TW202418752A TW111146723A TW111146723A TW202418752A TW 202418752 A TW202418752 A TW 202418752A TW 111146723 A TW111146723 A TW 111146723A TW 111146723 A TW111146723 A TW 111146723A TW 202418752 A TW202418752 A TW 202418752A
Authority
TW
Taiwan
Prior art keywords
signal
phase
boost
clock
push
Prior art date
Application number
TW111146723A
Other languages
English (en)
Other versions
TWI854387B (zh
Inventor
知毅 沈
進興 廖
Original Assignee
新加坡商聯發科技（新加坡）私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商聯發科技（新加坡）私人有限公司 filed Critical 新加坡商聯發科技（新加坡）私人有限公司
Publication of TW202418752A publication Critical patent/TW202418752A/zh
Application granted granted Critical
Publication of TWI854387B publication Critical patent/TWI854387B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H03B1/02—Structural details of power oscillators, e.g. for heating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0094—Measures to ensure starting of oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

提供一種推升啟動式晶體振盪器XO、電子設備以及用於執行晶體振盪器XO的啟動程序的推升啟動方法。推升啟動式XO包括：反相放大器以及推升啟動邏輯控制電路，其中，反相放大器耦接至晶體負載。反相放大器産生第一XO信號和第二XO信號。推升啟動邏輯控制電路接收來自鎖相環(PLL)的反饋時鐘，並根據所述反饋時鐘産生階段控制時鐘，其中推動階段和穩定階段由所述階段控制時鐘指定。在所述穩定階段期間，所述PLL根據所述第二XO信號校準所述反饋時鐘的頻率。在所述推動階段期間，所述反饋時鐘被傳輸到所述反相放大器以增加所述第一XO信號的振幅。

Description

推升啟動式晶體振盪器、相關電子設備和推升啟動方法
本發明涉及晶體振盪器(crystal oscillator，XO)的啟動，並且更具體地，涉及一種推升啟動式XO、相關聯的電子設備以及用於執行XO的啟動程序的推升啟動方法。
對於未來的通信應用(例如占空比(duty-cycled)無線/有線系統)，當沒有資料要發送或接收時，通信設備內的晶體振盪器(crystal oscillator，XO)可以進入睡眠(sleep)模式(例如禁用XO的振盪)以節省功率；當有資料要發送或接收時，XO可以進入用於啟動振盪的喚醒(wake-up)模式，然後進入監聽(listen)模式，在監聽模式中XO具有穩定振盪，允許通信設備正常發送或接收資料。
相關技術中提出了一些快速啟動的方法。然而，也有一些缺點。例如，需要校準專用於啟動振盪的附加電路的行為，以確保這些電路能夠有效地提高啟動速度。一些相關技術的關聯的校準比較耗時，因此最好不要每次在XO從睡眠模式進入喚醒模式時都進行，從而使啟動性能對環境因素(例如溫度變化)敏感。一些相關技術提出了能夠花費較少的時間進行上述校準的方法，但是額外的校準電路的硬體成本大大增加。
因此，需要一種啟動XO的新型架構和相關的啟動方法，以便在不引入任何副作用的情況下或以不太可能引入副作用的某種方式提高振盪的啟動性能。
有鑑於此，本發明的目的在於提供一種推升啟動(push-start)晶體振盪器(crystal oscillator，XO)、相關電子設備及用於執行XO的啟動程序的推升啟動方法，在不引入任何副作用的情況下或以不太可能引入副作用的方式提高啟動程序的穩健性和效率。
本發明的至少一個實施例提供了一種推升啟動式XO。推升啟動式XO包括反相放大器和推升啟動邏輯控制電路，反相放大器耦接晶體負載。反相放大器被配置為產生第一XO信號和第二XO信號，其中第一XO信號的振幅小於第二XO信號的振幅。推升啟動邏輯控制電路被配置為接收來自鎖相環(phase locked loop，PLL)的回饋時鐘，並根據回饋時鐘產生階段控制時鐘，其中推動階段和穩定階段由階段控制時鐘指定。在穩定階段期間，PLL被配置為根據第二XO信號校準回饋時鐘的頻率。在推動階段期間，回饋時鐘被傳輸到反相放大器，以增加第一XO信號的振幅。
本發明的至少一個實施例提供了一種電子設備。該電子設備包括PLL和推升啟動式XO，其中推升啟動式XO耦接至PLL。推升啟動式XO包括反相放大器和推升啟動邏輯控制電路，反相放大器耦接晶體負載。PLL配置為生成回饋時鐘。反相放大器被配置為產生第一XO信號和第二XO信號，其中第一XO信號的振幅小於第二XO信號的振幅。推升啟動邏輯控制電路被配置為接收來自PLL的回饋時鐘，並根據回饋時鐘產生階段控制時鐘，其中推動階段和穩定階段由階段控制時鐘指定。在穩定階段期間，PLL被配置為根據第二XO信號校準回饋時鐘的頻率。在推動階段期間，回饋時鐘被傳輸到反相放大器，以增加第一XO信號的振幅。
本發明的至少一個實施例提供了一種用於執行XO的啟動程序的推升啟動方法。推升啟動方法包括：耦接晶體負載的反相放大器產生第一XO信號與第二XO信號，其中第一XO信號的振幅小於第二XO信號的振幅。推升啟動邏輯控制電路接收來自PLL的回饋時鐘，並根據回饋時鐘產生階段控制時鐘，其中推動階段和穩定階段由階段控制時鐘指定；在穩定階段期間，PLL根據第二XO信號校準回饋時鐘的頻率；在推動階段期間，將回饋時鐘傳輸至反相放大器，以增加第一XO信號的振幅。
本發明實施例提供的推升啟動式XO及推升啟動方法能夠週期性地推進XO信號的振幅並穩定PLL的回饋時鐘的頻率。由於PLL通常包含在整個系統中，因此總體硬體成本不會大幅增加。因此，本發明可以在不引入任何副作用或不太可能引入副作用的方式下提高振盪的啟動性能。
所屬領域的普通技術人員在閱讀了以下各種附圖中所示的優選實施例的詳細描述後，本發明的這些和其他目的無疑將變得顯而易見。
在以下描述和請求項使用某些術語，其指代特定組件。所屬領域的技術人員將會理解，電子設備製造商可以用不同的名稱來指代組件。本申請無意區分名稱不同但功能相同的組件。在以下描述和請求項中，術語“包括”和“包含”以開放式方式使用，因此應被解釋為表示“包括但不限於……”。此外，術語“耦接”旨在表示間接或直接電連接。因此，如果一個設備耦接到另一個設備，則該連接可以是直接電連接，或通過經由其他設備和連接的間接電連接。
第1圖為本發明實施例的電子設備10的示意圖。電子設備10的示例可以包括但不限於：有線通信設備和無線通訊設備。如第1圖所示，電子設備10可包括推升啟動式晶體振盪器(XO)100、晶體負載20(為簡潔起見在第1圖中標記為“XTAL”)、鎖相環(PLL)30、數位控制電路，例如XO數位控制電路40(為了簡潔在第1圖中標記為“XO 數位”)和數位控制電路50(為了簡潔在第1圖中標記為“數位”)，以及頻率合成器60。在一些實施例中，XO數位控制電路40可用有限狀態機(finite state machine，FSM)來實現，但本發明不限於此。推升啟動式XO 100耦接到PLL 30。推升啟動式XO 30可以包括反相放大器110、推升啟動邏輯控制電路120(為簡潔起見在第1圖中標記為“XOPS邏輯”)、峰值檢測器(例如混合峰值檢測器130)、選擇器140(例如多工器)、預緩衝(pre-buffering)電路(例如推升啟動預緩衝器150)、以及方波緩衝器160和170。此外，PLL 30可以包括回饋分頻器31、具有電荷泵的相位-頻率檢測器(phase-frequency detector，PFD)(為了簡潔統稱為PFD/CP 33)和與(AND)邏輯門32，其中PLL 30被配置為生成回饋時鐘FB_CK到推升啟動式XO 100。需要注意的是，PLL 30還可以包括其他電路塊，例如可控振盪器(例如壓控振盪器)和環路濾波器，這些電路塊是所屬領域技術人員所熟知的,為簡潔起見沒有在第1圖中示出。
在本實施例中，反相放大器110可以包括反相器(inverter)111和電阻器112，其中電阻器112耦接在反相器111的輸入端和輸出端之間。在第1圖中，反相放大器110耦接至晶體負載20。具體而言，晶體負載20耦接於反相放大器的輸入端(反相器111的輸入端)與輸出端(反相器111的輸出端)之間。反相放大器110用於產生第一XO信號XTAL1和第二XO信號XTAL2，其中第一XO信號XTAL1被產生在反相放大器110的輸入端，第二XO信號XTAL2被產生在反相放大器110的輸出端。
在本實施例中，推升啟動邏輯控制電路120被配置為接收來自的PLL 30的回饋時鐘FB_CK，並根據回饋時鐘FB_CK產生階段控制時鐘PS_CK，其中推升啟動式XO 100的啟動程序的推動階段和穩定階段可以由階段控制時鐘PS_CK指定。方波緩衝器(square wave buffer)160可以將第一XO信號XTAL1發送到選擇器140，而推升啟動預緩衝器150可以放大第二XO信號XTAL2並將其發送到選擇器140，其中選擇器140被配置為選擇第一XO信號XTAL1和第二XO信號XTAL2中一個用於產生參考時鐘REF_CK到推升啟動式XO 100的外部(到PLL 30和頻率合成器60)。具體地，當推升啟動式XO 100的啟動程序未完成時(例如，控制信號STABLE具有邏輯值“0”)，選擇器140可以選擇第二XO信號XTAL2，以及推升啟動預緩衝器150和方波緩衝器170根據第二XO信號XTAL2生成參考時鐘REF_CK。在穩定階段期間，PLL 30被配置為根據第二XO信號XTAL2校準回饋時鐘FB_CK的頻率 (例如將根據第二XO信號XTAL2產生的回饋時鐘FB_CK作為鎖定的相位參考，從而使回饋時鐘FB_CK的頻率鎖定在第二XO信號XTAL2的頻率)。在推動階段期間，已經根據第二XO信號XTAL2校準的回饋時鐘FB_CK可以被傳輸到反相放大器110（例如，經由推升啟動邏輯控制電路120）以增加第一XO信號XTAL1和第二個 XTAL2的振幅。例如，推升啟動邏輯控制電路120可以發送回饋時鐘FB_CK或與回饋時鐘FB_CK具有相同頻率的推動時鐘至反相放大器110的輸入端或輸出端，但本發明不限於此。當推升啟動式XO 100的啟動程序完成時(例如控制信號STABLE具有邏輯值“1”)，選擇器140可選擇第一XO信號XTAL1，因此方波緩衝器160和170根據第一XO信號XTAL1產生參考時鐘REF_CK。
基於耦接到晶體負載20的反相放大器110的設計，第一XO信號XTAL1的振幅小於第二XO信號XTAL2的振幅，但是第一XO信號XTAL1的相位雜訊低於第二XO信號XTAL2的相位雜訊。為了保證通過回饋時鐘FB_CK的推動第一XO信號XTAL1和第二XTAL2的振幅可以被增大，回饋時鐘FB_CK的頻率誤差需要在一定範圍內，例如在26兆赫茲 (MHz) 下百萬分之±1500以內，即±1500(parts per million，ppm)以內。在啟動程序開始時，第一XO信號XTAL1的振幅可能太小而無法讓方波緩衝器160和170產生滿足目標性能的參考時鐘REF_CK，例如，參考時鐘REF_CK的頻率誤差可能超出允許範圍，從而使回饋時鐘FB_CK不能滿足上述要求。因此，可以在啟動程序中選擇振幅大於第一XO信號XTAL1的第二XO信號XTAL2來產生參考時鐘REF_CK。當第一XO信號XTAL1的振幅達到預定閾值，例如大於200毫伏峰峰值(millivolt peak-to-peak，mVpp)時，可以認為啟動程序完成，選擇器140可以選擇第一XO信號XTAL1用於產生參考時鐘REF_CK，以確保要提供給後端電路塊(例如PLL 30或頻率合成器60)的參考時鐘REF_CK的相位雜訊可以滿足目標規格(例如相位雜訊少於預定水準）。
在本實施例中，混合峰值檢測器130被配置為根據第一XO信號XTAL1產生檢測時鐘XO_DIV_CK，其中XO數位控制電路40可以接收檢測時鐘XO_DIV_CK並對檢測時鐘XO_DIV_CK上的脈衝數（例如連續的脈衝數）進行計數。具體地，檢測時鐘XO_DIV_CK上的脈衝數可以對應於第一XO信號XTAL1的振幅。如第1圖所示，混合峰值檢測器130可以包括緩衝器131(例如去毛刺緩衝器(de-glitch buffer)，用於防止第一XO信號XTAL1受到後端信號的干擾)和分頻器132，其中分頻器132用於基於第一XO信號XTAL1進行分頻，以產生檢測時鐘XO_DIV_CK。例如，分頻器132可以對緩衝器131的輸出進行分頻以產生頻率低於第一XO信號XTAL1的檢測時鐘XO_DIV_CK，其中第一XO信號XTAL1的頻率可以為26MHz，並且檢測時鐘XO_DIV_CK的頻率可以是32千赫茲(kHz)。基於此架構，分頻器132可作為去毛刺級，防止第一XO信號XTAL1受到XO數位控制電路40所執行的處理的干擾。此外，XO數位控制電路40可操作在低於第一XO信號XTAL1的頻率的檢測時鐘XO_DIV_CK的頻率下，從而降低XO數位控制電路40的功耗。在一些實施例中，分頻器132可以替換為不進行分頻的其他類型的去毛刺電路塊，但本發明不限於此。
詳細來說，第一XO信號XTAL1的振幅可能太小以致於不允許分頻器132在開始時產生完整的脈衝。經過交替的穩定階段和推動階段的幾個週期（例如四個或者五個週期）後，第一XO信號XTAL1的振幅逐漸增大並達到一定水準(例如預定目標水準，例如200 mVpp)，並且在檢測時鐘XO_DIV_CK上檢測到的脈衝數也逐漸增加並達到預定閾值（例如三個或七個脈衝）。 因此，當檢測時鐘上的脈衝數達到預定閾值時，XO數位控制電路40可以將控制信號STABLE從邏輯值“0”上拉至邏輯值“1”，並將控制信號PLL_XOPS_EN從邏輯值“1”下拉到邏輯值“0”，表示推升啟動式XO 100的啟動程序完成。
詳細地，當啟動程序未完成時，可以回應於控制信號PLL_XOPS_EN為邏輯值“1”來啟用從PLL 30傳輸到推升啟動式XO 100的回饋時鐘FB_CK。例如，與邏輯門32可接收等效於控制信號PLL_XOPS_EN的控制信號XOPS_EN，並相應地控制回饋時鐘FB_CK的啟用。回應於控制信號STABLE為“0” 啟用階段控制時鐘PS_CK，該階段控制時鐘PS_CK從推升啟動邏輯控制電路120傳輸到PLL 30，其中PLL 30的配置可以根據階段控制時鐘 PS_CK的邏輯值來確定。例如，回應於具有邏輯值“0”的階段控制時鐘PS_CK，對應於穩定階段，PFD/CP 33可以被啟用以使PLL 30成為閉環，並且因此回饋時鐘FB_CK的頻率基於參考時鐘REF_CK被校準；並且回應於具有邏輯值“1”的階段控制時鐘PS_CK，對應於推動階段，PFD/CP 33可以被禁用以使PLL 30開環，並且回饋時鐘FB_CK的頻率基本上是保持在在穩定階段中獲得的頻率處，以推動反相放大器110並使第一XO信號XTAL1和第二XO信號XTAL2的振幅增長。當啟動程序完成時（例如第一XO信號XTAL1的振幅大於預定閾值），回應於控制信號PLL_XOPS_EN為邏輯值“0”，回饋時鐘FB_CK可以被禁用，並且回應於控制信號STABLE為“1”，階段控制時鐘PS_CK可以被禁用。
在本實施例中，XO數位控制電路40可以通過多個控制信號{XO_CTRL}控制推升啟動式XO 100內的一個或多個電路塊的啟用和設置，數位控制電路50可以經由多個控制信號{PLL_CTRL}控制PLL 30和/或頻率合成器60內的一個或多個電路塊的啟用和設置，其中控制信號STABLE可以包括在控制信號{XO_CTRL}中，但本發明不限於此。
第2圖是根據本發明實施例的一些信號和時鐘的示意圖，例如XO_CS、DIG_CK、XO_DIV_CK、XO_COUNT、STABLE、STABLE_SYNC和PLL_XOPS_EN。控制信號XO_CS可以指示電子設備10的操作狀態。無論推升啟動式XO 100是處於睡眠模式還是喚醒模式，系統時鐘DIG_CK是一直被啟用的穩定時鐘。計數結果信號XO_COUNT指示在檢測時鐘XO_DIV_CK上檢測到的脈衝數。另外，為了更好的理解，第1圖的實施例中描述的檢測時鐘XO_DIV_CK、控制信號STABLE和控制信號PLL_XOPS_EN也可以出示在第2圖中。
在該實施例中，如具有第一狀態的控制信號XO_CS所指示的那樣，推升啟動式XO 100在開始時操作在睡眠模式，其在第2圖中被標記為“空閒(IDLE)”，控制信號STABLE和STABLE_SYNC具有邏輯值 “0”，控制信號PLL_XOPS_EN具有邏輯值“0”。當推升啟動式XO 100需要被喚醒時，控制信號XO_CS可被轉為具有第二狀態，其在第2圖中標記為“開啟(STARTUP)”，可在控制信號XO_CS被切換後的系統時鐘DIG_CK的一個週期後控制信號PLL_XOPS_EN被拉高至邏輯值“1”，以發起推升啟動式XO 100的啟動程序。如第1圖的實施例中所提到的，第一XO信號XTAL1的振幅太小以致混合峰值檢測器130無法在啟動程序開始時產生檢測時鐘XO_DIV_CK上的任何脈衝。在穩定階段和推動階段交替的幾個週期（例如四個或五個週期）之後，第一XO信號XTAL1的振幅增長並且能夠觸發混合峰值檢測器130產生檢測時鐘XO_DIV_CK上的脈衝，並且XO數位控制電路40檢測到的脈衝數可以開始累積，如計數結果信號XO_COUNT所示。回應於計數結果信號XO_COUNT達到預定閾值，例如三或七（其可以根據第一XO信號XTAL1的目標振幅而變化），控制信號STABLE可以被上拉至邏輯值“1”以指示參考時鐘REF_CK可用，並且控制信號 PLL_XOPS_EN 可以被下拉到邏輯值“0”，以便禁用一些在後續操作中不需要的電路塊（例如 PLL 30、推升啟動邏輯控制電路120和/或混合峰值檢測器130)。在晚於控制信號STABLE被拉高至邏輯值“1”的系統時鐘DIG_CK的一個或多個週期後，可認為啟動程序完成，控制信號XO_CS可被切換至第三狀態，在第2圖中標記為“FPM(Full Power Mode, 全功率模式)”，為了使推升啟動式XO 100工作在正常模式，回應於控制信號XO_CS被切換到第三狀態，推升啟動式XO 100的供電電壓可以從第一電壓電平切換到第二電壓電平(其低於第一電壓電平)，以節省推升啟動式XO 100的功耗，但本發明不限於此。
第3圖為本發明一實施例的推升啟動邏輯控制電路120的具體實施方式示意圖。在本實施例中，推升啟動邏輯控制電路120可以包括分頻器121，分頻器121可以包括分頻比控制電路1211和占空比控制電路1212。​​分頻器用於對回饋時鐘FB_CK進行分頻，產生階段控制時鐘PS_CK。分頻比控制電路1211用於控制分頻器121執行分頻的分頻比(例如回饋時鐘FB_CK的頻率與階段控制時鐘PS_CK的頻率之比)。占空比控制電路1212用於控制階段控制時鐘PS_CK的占空比。如第1圖的實施例中提到的，階段控制時鐘PS_CK的邏輯值“0”和邏輯值“1”可以分別對應於穩定階段和推動階段，因此推動階段和穩定階段的時間段可以由分頻的分頻比和階段控制時鐘PS_CK的占空比確定。在一些實施例中，分頻的分頻比和階段控制時鐘的占空比是可程式設計的。例如，分頻器121還可以包括多個串聯的觸發器(flip-flop)，這些觸發器的輸出可以是不同分頻比的分頻結果，其中分頻比控制電路1211控制從這些觸發器中選擇觸發器的輸出，以確定分頻器121的分頻比，但本發明不以此為限。此外，分頻器121還可以包括一個或多個可程式設計延遲單元以確定階段控制時鐘PS_CK的占空比，其中可程式設計延遲單元的延遲可以由占空比控制電路1212控制，但是本發明不限於此。
此外，即使選擇振幅大於第一XO信號XTALl的第二XO信號XTAL2來產生參考時鐘REF_CK，第二XO信號XTAL2的振幅仍可能不足以確保參考時鐘 REF_CK 穩定(例如全範圍擺動(toggling)，例如具有準確頻率的軌到軌擺動)。因此，推升啟動邏輯控制電路120還可以包括諸如初始促進啟動器122的促進啟動器(kick starter)，其被配置為在第一次執行穩定階段的操作之前產生用於指定促進啟動階段的促進啟動控制信號INIT_KICK。在促進啟動階段期間，來自PLL 30的回饋時鐘FB_CK可以被傳輸到反相放大器110以便引起第一XO信號的振幅的初始增量。因此，啟動程序的階段可以按以下順序執行：促進啟動階段，在促進啟動階段中，由於制程-電壓-溫度變化(process-voltage-temperature，PVT) PLL 30在啟動程序開始時自由運行(例如，回饋時鐘FB_CK的頻率也沒有自校準，因此具有超出先前實施例中提到的允許範圍的頻率誤差)；第一次穩定階段，第一次穩定階段中的第二XO信號 XTAL2在促進啟動階段期間獲得初始增量；第一次推動階段，第一次推動階段中的PLL 30在第一次穩定階段期間被鎖定，第二次穩定階段，第二次推動階段，等等。
如上所述，反相放大器110在促進啟動(kick-start)階段期間接收來自自由運行的PLL 30的回饋時鐘FB_CK。為了防止第一XO信號XTAL1和第二XTAL2的振幅由於回饋時鐘FB_CK的頻率誤差而劣化，控制促進啟動(kick-start)階段的時間段小於推動階段的時間段。例如，穩定階段的時間段可以是5微秒(μs)，推動階段的時間段可以是15μs，其中促進啟動階段的時間段可以是352納秒(nanosecond，ns)或176ns。與推動階段相比，通過減少促進啟動階段的持續時間的配置，可以減少傳輸到反相放大器110的回饋時鐘FB_CK的脈衝數，其中啟動程序可以在在不發生或不太可能發生由頻率誤差引起的第一XO信號XTAL1和第二XO信號XTAL2的振幅劣化的情況下進行第一次穩定階段。在本實施例中，初始促進啟動器122可根據一個或多個中間狀態信號(例如分頻器121內觸發器的一個或多個輸出)，例如來自分頻器512的分頻時鐘Q2、Q3、Q4，產生促進啟動控制信號INIT_KICK。分頻時鐘Q2、Q3和Q4可以分別是8分頻、16分頻和32分頻的分頻結果，但本發明不限於此。如第3圖所示，初始促進啟動器122可以包括AND邏輯門1221和1222，其中AND邏輯門1221和1222中的每一個可以包括NAND邏輯門和反相器。在該實施例中，與邏輯門1221可以對分頻時鐘Q2、Q3和Q4執行與(AND)邏輯操作以產生臨時促進啟動控制信號INIT_KICK_TP，其指定促進啟動階段的持續時間。AND邏輯門1222可以對臨時促進啟動控制信號INIT_KICK_TP和促進啟動啟用信號INIT_KICK_EN執行AND邏輯運算以產生促進啟動控制信號INIT_KICK，其清楚地指定促進啟動階段的時間段。在一些實施例中，推升啟動邏輯控制電路120還可以包括選擇器(未示出)，例如多工器，被配置為根據啟動程序是在促進啟動階段中還是在推動階段中，來選擇促進啟動控制信號INIT_KICK和階段控制信號PS_CK中一個，但本發明不限於此。
第4圖是示出根據本發明實施例的推升啟動預緩衝器150的詳細實施方式的圖。除了用於處理來自反相放大器110的信號(例如第一XO信號XTAL1和第二XO信號XTAL2)過小而不能保證參考時鐘REF_CK的品質滿足要求的問題的多種方式外，第4圖中的推升啟動預緩衝器150可以進一步提高啟動程序的穩健性和性能。在本實施例中，推升啟動預緩衝器150被配置為放大第二XO信號XTAL2的振幅。如第4圖所示，推升啟動預緩衝器150可以包括通過中間電阻Rint串聯連接的第一反相放大器和第二反相放大器。第一反相放大器可以包括反相器151和耦接在反相器151的輸入端和輸出端之間的電阻器151R，其中反相器151可以包括P型金屬氧化物半導體場效應電晶體(P-type metal-oxide-semiconductor field-effect transistor，PMOS)151P和N型金屬氧化物半導體場效應電晶體(N-type metal-oxide-semiconductor field-effect transistor，NMOS)151N。第二反相放大器可以包括反相器152和耦接在反相器152的輸入端和輸出端之間的電阻器152R，其中反相器152可以包括PMOS 152P和NMOS 152N。第一反相放大器可以經由輸入電容器Cin通過交流(alternating current，AC)耦合接收第二XO信號XTAL2，第一反相放大器放大第二XO信號XTAL2後，第一反相放大器的放大結果通過中間電阻器Rint被傳輸到第二個反相放大器進行第二級放大。通過第二反相放大器的第二級放大，可以輸出最終的放大結果XTAL2_PREBUF，用於產生參考時鐘REF_CK。由於將推升啟動預緩衝器150提供的整體增益分為兩級(即第一反相放大器和第二反相放大器)，因此與具有相同的總增益的單級放大器相比，推升啟動預緩衝器150的穩定性可以被提高。另外，晶體負載20可以通過電路板上的輸入/輸出焊盤耦接到反相放大器110，靜電放電(electrostatic discharge，ESD)保護設備153可以耦接到第一反相放大器的輸入端，其中，ESD保護設備153可包括接地柵極NMOS(grounded-gate NMOS，ggNMOS)，例如具有耦接到地電壓AVSS的源極端子的NMOS 153N和耦接在地電壓AVSS和NMOS 153N的柵極端子之間的電阻器153R。
在該實施例中，第一反相放大器和第二反相放大器的供電可以從不同的源接收。例如，反相器151可以耦接到供電電壓VDD1，反相器152可以耦接到供電電壓VDD2。具體地，推升啟動預緩衝器150還可以包括第一電源開關，其中第一電源開關可以包括耦接到供電電壓AVDD的PMOS P1、耦合在PMOS P1和第一反相放大器之間的隔離電阻Riso1 ，以及耦接於隔離電阻器Riso1與接地電壓AVSS之間的NMOS N1。此外，推升啟動預緩衝器150還可以包括第二電源開關，其中第二電源開關可以包括耦接到供電電壓AVDD的PMOS P2、耦接在PMOS P2和第二反相放大器之間的隔離電阻器Riso2 ，以及耦接在隔離電阻器Riso2和接地電壓AVSS之間的NMOS N2。在本實施例中，PMOS P1和P2以及NMOS N1和N2的柵極由預緩衝啟用信號PREBUF_EN控制，其中第一電源開關被配置為使得供電電壓AVDD的電力經由PMOS P1和隔離電阻器Riso1提供給供電電壓VDD1。第二電源開關被配置為使得供電電壓AVDD的電力經由PMOS P2和隔離電阻器Riso2提供給供電電壓VDD2。借助於隔離電阻器Riso1和Riso2，可以隔離供電電壓VDD1和VDD2，以防止供電電壓VDD1和VDD2相互干擾或使供電電壓VDD1和VDD2不易相互干擾。當預緩衝啟用信號PREBUF_EN具有邏輯值“1”時，推升啟動預緩衝器150可以被禁用，並且NMOS N1和N2可以導通以下拉供電電壓VDD1和VDD2的電壓電平。
第5圖是示出用於執行諸如第1圖所示的晶體振盪器(例如推升啟動式XO 100的)的啟動程序的方法的工作流程的示意圖，其中該方法適用於第1圖中示出的電子設備10。需要說明的是，第5圖所示的工作流程僅用於說明的目的，並非對本發明的限制。如果可以獲得相同的結果，在第5圖所示的工作流程中可以增加、刪除或修改一個或多個步驟。此外，這些步驟不必按照第5圖所示的確切順序執行。
在步驟S510中，電子設備10的推升啟動式XO 100可通過耦接至晶體負載20的反相放大器110產生第一XO信號XTAL1及第二XO信號XTAL2，其中，第一XO信號XTAL1的振幅小於第二XO信號XTAL2的振幅。
在步驟S520中，電子設備10的推升啟動式XO 100可從PLL 30接收回饋時鐘，並由推升啟動邏輯控制電路120根據回饋時鐘FB_CK產生階段控制時鐘PS_CK，其中，推動階段和穩定階段由階段控制時鐘指定。
在步驟S530中，在穩定階段期間，電子設備10可由PLL 30根據第二XO信號XTAL2校準回饋時鐘FB_CK的頻率。
在步驟S540中，在推動階段期間，電子設備10可以向反相放大器110發送回饋時鐘FB_CK以增加第一XO信號XTAL1的振幅。
總而言之，本發明的實施例利用PLL來提高XO的啟動過程的速度。即使當PLL操作在開環配置下時與來自PLL的回饋時鐘頻率相關的控制電壓可能會漂移，但交替的推動階段和穩定階段可以確保來自 PLL 的回饋時鐘的頻率被週期性的校準，保持頻率誤差在允許範圍內。此外，還提出了多種方式來解決XO信號在啟動程序開始時振幅較小導致的問題，從而可以適當控制來自PLL的回饋時鐘的精度。由於本發明實施例不會大幅增加整體成本，因此本發明可以在不引入任何副作用或不太可能引入副作用的情況下提高啟動程序的穩健性和效率。
所屬領域的技術人員將容易地觀察到在保留本發明的教導的同時可以對設備和方法進行許多修改和改變。因此，上述公開內容應被解釋為僅受所附請求項的限制。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:推升啟動式XO 110:反相放大器 111:反相器 112:電阻器 20:晶體負載 150:推升啟動預緩衝器 160、170:方波緩衝器 140:選擇器 130:混合峰值檢測器 131:緩衝器 132:分頻器 120:推升啟動邏輯控制電路 30:PLL 60:頻率合成器 31:回饋分頻器 33:PFD/CP 32:AND邏輯門 50:數位控制電路 40:XO數位控制電路 121:分頻器 1211:分頻比控制電路 1212:占空比控制電路 122:初始促進啟動器 1221, 1222:AND邏輯門 S510, S520, S530, S540:步驟
第1圖是示出根據本發明實施例的電子設備的示意圖。 第2圖是示出根據本發明實施例的一些信號和時鐘的示意圖。 第3圖是示出根據本發明實施例的推升啟動邏輯控制電路的具體實施方式的示意圖。 第4圖是本發明實施例的前置緩衝電路的示意圖。 第5圖是本發明實施例的執行晶體振盪器的啟動程序的方法的工作流程示意圖。
100:推升啟動式XO
110:反相放大器
111:反相器
112:電阻器
20:晶體負載
150:推升啟動預緩衝器
160,170:方波緩衝器
140:選擇器
130:混合峰值檢測器
131:緩衝器
132:分頻器
120:推升啟動邏輯控制電路
30:PLL
60:頻率合成器
31:回饋分頻器
33:PFD/CP
32:AND邏輯門
50:數位控制電路
40:XO數位控制電路

Claims (20)

  1. 一種推升啟動式晶體振盪器(XO)，包括： 反相放大器，耦接至晶體負載，用於產生第一XO信號和第二XO信號，其中所述第一XO信號的振幅小於所述第二XO信號的振幅；以及 推升啟動邏輯控制電路，用於接收來自鎖相環(PLL)的回饋時鐘，並根據所述回饋時鐘產生階段控制時鐘，其中推動階段和穩定階段由所述階段控制時鐘指定; 其中，在所述穩定階段期間，所述PLL用於根據所述第二XO信號校準所述回饋時鐘的頻率；在所述推動階段期間，所述回饋時鐘被傳輸到所述反相放大器以增加所述第一XO信號的振幅。
  2. 如請求項1所述的推升啟動式XO，還包括： 峰值檢測器，用於根據所述第一XO信號產生檢測時鐘； 其中所述檢測時鐘上的脈衝數對應於所述第一XO信號的振幅。
  3. 如請求項2所述的推升啟動式XO，其中，所述峰值檢測器包括： 分頻器，用於根據所述第一XO信號進行分頻，生成所述檢測時鐘。
  4. 如請求項2所述的推升啟動式XO，其中，當所述檢測時鐘上的脈衝數達到預定閾值時，所述推升啟動式XO的啟動程序完成。
  5. 如請求項1所述的推升啟動式XO，其中，所述第二XO的振幅隨著所述第一XO信號的振幅增加而增加；所述晶體負載耦接於所述反相放大器的輸入端與輸出端之間，所述第一XO信號被產生在所述反相放大器的輸入端，所述第二XO信號被產生在所述反相放大器的輸出端。
  6. 如請求項1所述的推升啟動式XO，還包括： 選擇器，被配置為選擇所述第一XO信號和所述第二XO信號中的一個，以產生參考時鐘到所述推升啟動式XO的外部； 其中，當所述推升啟動式XO的啟動程序未完成時，選擇所述第二XO信號，並根據所述第二XO信號產生所述參考時鐘，當所述推升啟動式XO的啟動程序完成時，選擇所述第一XO信號，並根據所述第一XO信號產生所述參考時鐘。
  7. 如請求項1所述的推升啟動式XO，其中，所述推升啟動邏輯控制電路包括： 分頻器，用於對所述回饋時鐘進行分頻，生成所述階段控制時鐘； 其中，所述推動階段和所述穩定階段的時間段由所述分頻的分頻比和所述階段控制時鐘的占空比確定。
  8. 如請求項7所述的推升啟動式XO，其中，所述分頻的分頻比和所述階段控制時鐘的占空比是可程序設計的。
  9. 如請求項1所述的推升啟動式XO，其中，所述推升啟動邏輯控制電路包括： 促進啟動器，被配置為在第一次執行穩定階段的操作之前產生用於指定促進啟動階段的促進啟動控制信號； 其中，在所述促進啟動階段期間，來自所述PLL的回饋時鐘被傳輸到所述反相放大器，以引起所述第一XO信號的振幅的初始增量。
  10. 如請求項9所述的推升啟動式XO，其中，所述促進啟動階段的時間段小於所述推動階段的時間段。
  11. 如請求項9所述的推升啟動式XO，其中，所述推升啟動邏輯控制電路還包括： 分頻器，用於對所述回饋時鐘進行分頻，生成所述階段控制時鐘； 其中，所述促進啟動器根據來自所述分頻器的一個或多個中間狀態信號產生所述促進啟動控制信號。
  12. 如請求項1所述的推升啟動式XO，還包括： 預緩衝電路，用於對所述第二XO信號的振幅進行放大，所述預緩衝電路包括通過中間電阻器串聯的第一反相放大器和第二反相放大器。
  13. 如請求項12所述的推升啟動式XO，其中，所述預緩衝電路還包括： 第一電源開關，用於將來自供電電壓的電力傳輸到所述第一反相放大器；和 第二電源開關，用於將來自所述供電電壓的電力傳輸至所述第二反相放大器。
  14. 如請求項13所述的推升啟動式XO，其中，所述第一電源開關和第二電源開關中的每一個包括： P型電晶體，耦接所述供電電壓；以及 隔離電阻器，耦接於所述P型電晶體與相應的所述第一反相放大器及所述第二反相放大器中的一者之間。
  15. 一種電子設備，包括： 鎖相環(PLL)，用於產生回饋時鐘；以及 推升啟動式晶體振盪器(XO)，耦接到所述PLL，其中，所述推升啟動式XO包括： 反相放大器，耦接至晶體負載，用於產生第一XO信號和第二XO信號，其中所述第一XO信號的振幅小於所述第二XO信號的振幅；以及 推升啟動邏輯控制電路，用於接收來自所述PLL的回饋時鐘，並根據所述回饋時鐘產生階段控制時鐘，其中推動階段和穩定階段由所述階段控制時鐘指定； 其中，在所述穩定階段期間，所述PLL用於根據所述第二XO信號校準所述回饋時鐘的頻率；在所述推動階段期間，所述回饋時鐘被傳輸到所述反相放大器以增加所述第一XO信號的振幅。
  16. 一種用於執行晶體振盪器XO的啟動程序的推升啟動方法，包括： 耦接到晶體負載的反相放大器產生第一XO信號和第二XO信號，其中所述第一XO信號的振幅小於所述第二XO信號的振幅； 推升啟動邏輯控制電路接收來自鎖相環PLL的回饋時鐘，並根據所述回饋時鐘產生階段控制時鐘，其中推動階段和穩定階段由所述階段控制時鐘指定； 在所述穩定階段期間，所述PLL根據所述第二XO信號校準所述回饋時鐘的頻率；以及 在所述推動階段期間，將所述回饋時鐘傳輸至所述反相放大器以增加所述第一XO信號的振幅。
  17. 如請求項16所述的推升啟動方法，還包括： 峰值檢測器根據所述第一XO信號產生檢測時鐘，其中所述檢測時鐘上的脈衝數對應於所述第一XO信號的振幅。
  18. 如請求項16所述的推升啟動方法，其中，根據所述回饋時鐘產生階段控制時鐘包括： 由分頻器對所述回饋時鐘進行分頻以產生所述階段控制時鐘，其中所述推動階段和所述穩定階段的時間段由所述分頻的分頻比和所述階段控制時鐘的占空比確定。
  19. 如請求項16所述的推升啟動方法，還包括： 在首次執行所述穩定階段的操作之前，由促進啟動器產生用於指定促進啟動階段的促進啟動控制信號；以及 在所述促進啟動階段期間，將來自所述PLL的所述回饋時鐘傳輸到所述反相放大器，以引起所述第一個XO信號的振幅的初始增量。
  20. 如請求項16所述的推升啟動方法，還包括： 由預緩衝電路放大所述第二XO信號的振幅，其中，所述預緩衝電路包括通過中間電阻器串聯的第一反相放大器和第二反相放大器。
TW111146723A 2022-10-24 2022-12-06 推升啟動式晶體振盪器、相關電子設備和推升啟動方法 TWI854387B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/971,650 US20240235803A9 (en) 2022-10-24 2022-10-24 Push-start crystal oscillator, associated electronic device and push-start method for performing start-up procedure of crystal oscillator
US17/971,650 2022-10-24

Publications (2)

Publication Number Publication Date
TW202418752A true TW202418752A (zh) 2024-05-01
TWI854387B TWI854387B (zh) 2024-09-01

Family

ID=

Also Published As

Publication number Publication date
CN117938087A (zh) 2024-04-26
US20240137197A1 (en) 2024-04-25
US20240235803A9 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
US8358160B2 (en) Clock signal generation circuit
US7888982B2 (en) Semiconductor memory apparatus
US7683684B2 (en) Power-down mode control apparatus and DLL circuit having the same
US7863992B2 (en) Oscillator having comparator circuits having adjustable driving capabilities and method for operating the same
US20060176092A1 (en) Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero
US7859353B2 (en) Oscillator and driving circuit and oscillation method thereof
US20150358007A1 (en) Delay structure for a memory interface
EP3152762B1 (en) Programmable power for a memory interface
US20240235803A9 (en) Push-start crystal oscillator, associated electronic device and push-start method for performing start-up procedure of crystal oscillator
TWI854387B (zh) 推升啟動式晶體振盪器、相關電子設備和推升啟動方法
JP5000265B2 (ja) クロック発生回路
JP2005252447A (ja) ロック検出回路、ロック検出方法
US7154304B2 (en) Enhanced phase and frequency detector that improves performance in the presence of a failing clock
KR100613058B1 (ko) 지연 고정 루프 제어 회로
TW202301807A (zh) 晶體振盪器及其啟動方法
KR100907001B1 (ko) Ｐｌｌ 회로
US7496331B2 (en) Oscillation device and oscillation method
US11005484B2 (en) Integrated circuit including phase locked loop circuit
EP1186090A1 (en) Method and circuit for reduced power consumption in a charge pump circuit
JP2827967B2 (ja) 半導体集積回路
JP2007274033A (ja) Ｐｌｌ回路及びチャージポンプ回路の駆動方法
JP2828807B2 (ja) Ｐｌｌ回路のデッドロック防止回路
JP2004080086A (ja) 同期化回路