CN117938087A - 推升启动式晶体振荡器、相关电子设备和推升启动方法 - Google Patents

Abstract

本发明提供一种推升启动式晶体振荡器XO、电子设备以及用于执行晶体振荡器XO的启动程序的推升启动方法。其中，推升启动式XO包括：反相放大器，耦接至晶体负载，用于产生第一XO信号和第二XO信号，其中第一XO信号的振幅小于第二XO信号的振幅；以及推升启动逻辑控制电路，用于接收来自锁相环(PLL)的反馈时钟，并根据所述反馈时钟产生阶段控制时钟，其中推动阶段和稳定阶段由所述阶段控制时钟指定；其中，在所述稳定阶段期间，所述PLL用于根据所述第二XO信号校准所述反馈时钟的频率；在所述推动阶段期间，所述反馈时钟被传输到所述反相放大器以增加所述第一XO信号的振幅。使用该方法，可以提高启动程序的稳健性和效率。

Description

推升启动式晶体振荡器、相关电子设备和推升启动方法

技术领域

本发明涉及晶体振荡器(crystal oscillator，XO)的启动，并且更具体地，涉及一种推升启动式XO、相关联的电子设备以及用于执行XO的启动程序的推升启动方法。

背景技术

对于未来的通信应用(例如占空比(duty-cycled)无线/有线系统)，当没有数据要发送或接收时，通信设备内的晶体振荡器(crystal oscillator，XO)可以进入睡眠(sleep)模式(例如禁用XO的振荡)以节省功率；当有数据要发送或接收时，XO可以进入用于启动振荡的唤醒(wake-up)模式，然后进入监听(listen)模式，在监听模式中XO具有稳定振荡，允许通信设备正常发送或接收数据。

相关技术中提出了一些快速启动的方法。然而，也有一些缺点。例如，需要校准专用于启动振荡的附加电路的行为，以确保这些电路能够有效地提高启动速度。一些相关技术的关联的校准比较耗时，因此最好不要每次在XO从睡眠模式进入唤醒模式时都进行，从而使启动性能对环境因素(例如温度变化)敏感。一些相关技术提出了能够花费较少的时间进行上述校准的方法，但是额外的校准电路的硬件成本大大增加。

因此，需要一种启动XO的新型架构和相关的启动方法，以便在不引入任何副作用的情况下或以不太可能引入副作用的某种方式提高振荡的启动性能。

发明内容

有鉴于此，本发明的目的在于提供一种推升启动(push-start)晶体振荡器(crystal oscillator，XO)、相关电子设备及用于执行XO的启动程序的推升启动方法，在不引入任何副作用的情况下或以不太可能引入副作用的方式提高启动程序的稳健性和效率。

本发明的至少一个实施例提供了一种推升启动式XO。推升启动式XO包括反相放大器和推升启动逻辑控制电路，反相放大器耦接晶体负载。反相放大器被配置为产生第一XO信号和第二XO信号，其中第一XO信号的振幅小于第二XO信号的振幅。推升启动逻辑控制电路被配置为接收来自锁相环(phase locked loop，PLL)的反馈时钟，并根据反馈时钟产生阶段控制时钟，其中推动阶段和稳定阶段由阶段控制时钟指定。在稳定阶段期间，PLL被配置为根据第二XO信号校准反馈时钟的频率。在推动阶段期间，反馈时钟被传输到反相放大器，以增加第一XO信号的振幅。

本发明的至少一个实施例提供了一种电子设备。该电子设备包括PLL和推升启动式XO，其中推升启动式XO耦接至PLL。推升启动式XO包括反相放大器和推升启动逻辑控制电路，反相放大器耦接晶体负载。PLL配置为生成反馈时钟。反相放大器被配置为产生第一XO信号和第二XO信号，其中第一XO信号的振幅小于第二XO信号的振幅。推升启动逻辑控制电路被配置为接收来自PLL的反馈时钟，并根据反馈时钟产生阶段控制时钟，其中推动阶段和稳定阶段由阶段控制时钟指定。在稳定阶段期间，PLL被配置为根据第二XO信号校准反馈时钟的频率。在推动阶段期间，反馈时钟被传输到反相放大器，以增加第一XO信号的振幅。

本发明的至少一个实施例提供了一种用于执行XO的启动程序的推升启动方法。推升启动方法包括：耦接晶体负载的反相放大器产生第一XO信号与第二XO信号，其中第一XO信号的振幅小于第二XO信号的振幅。推升启动逻辑控制电路接收来自PLL的反馈时钟，并根据反馈时钟产生阶段控制时钟，其中推动阶段和稳定阶段由阶段控制时钟指定；在稳定阶段期间，PLL根据第二XO信号校准反馈时钟的频率；在推动阶段期间，将反馈时钟传输至反相放大器，以增加第一XO信号的振幅。

本发明实施例提供的推升启动式XO及推升启动方法能够周期性地推进XO信号的振幅并稳定PLL的反馈时钟的频率。由于PLL通常包含在整个系统中，因此总体硬件成本不会大幅增加。因此，本发明可以在不引入任何副作用或不太可能引入副作用的方式下提高振荡的启动性能。

本领域的普通技术人员在阅读了以下各种附图中所示的优选实施例的详细描述后，本发明的这些和其他目的无疑将变得显而易见。

附图说明

图1是示出根据本发明实施例的电子设备的示意图。

图2是示出根据本发明实施例的一些信号和时钟的示意图。

图3是示出根据本发明实施例的推升启动逻辑控制电路的具体实施方式的示意图。

图4是本发明实施例的前置缓冲电路的示意图。

图5是本发明实施例的执行晶体振荡器的启动程序的方法的工作流程示意图。

具体实施方式

在以下描述和权利要求使用某些术语，其指代特定组件。本领域的技术人员将会理解，电子设备制造商可以用不同的名称来指代组件。本申请无意区分名称不同但功能相同的组件。在以下描述和权利要求中，术语“包括”和“包含”以开放式方式使用，因此应被解释为表示“包括但不限于……”。此外，术语“耦接”旨在表示间接或直接电连接。因此，如果一个设备耦接到另一个设备，则该连接可以是直接电连接，或通过经由其他设备和连接的间接电连接。

图1为本发明实施例的电子设备10的示意图。电子设备10的示例可以包括但不限于：有线通信设备和无线通信设备。如图1所示，电子设备10可包括推升启动晶体振荡器(XO)100、晶体负载20(为简洁起见在图1中标记为“XTAL”)、锁相环(PLL)30、数字控制电路，例如XO数字控制电路40(为了简洁在图1中标记为“XO数字”)和数字控制电路50(为了简洁在图1中标记为“数字”)，以及频率合成器60。在一些实施例中，XO数字控制电路40可用有限状态机(finite state machine，FSM)来实现，但本发明不限于此。推升启动式XO 100耦接到PLL 30。推升启动式XO 30可以包括反相放大器110、推升启动逻辑控制电路120(为简洁起见在图1中标记为“XOPS逻辑”)、峰值检测器(例如混合峰值检测器130)、选择器140(例如多路复用器)、预缓冲(pre-buffering)电路(例如推升启动预缓冲器150)、以及方波缓冲器160和170。此外，PLL 30可以包括反馈分频器31、具有电荷泵的相位-频率检测器(phase-frequency detector，PFD)(为了简洁统称为PFD/CP 33)和与(AND)逻辑门32，其中PLL 30被配置为生成反馈时钟FB_CK到推升启动式XO 100。需要注意的是，PLL 30还可以包括其他电路块，例如可控振荡器(例如压控振荡器)和环路滤波器，这些电路块是本领域技术人员所熟知的,为简洁起见没有在图1中示出。

在本实施例中，反相放大器110可以包括反相器(inverter)111和电阻器112，其中电阻器112耦接在反相器111的输入端和输出端之间。在图1中，反相放大器110耦接至晶体负载20。具体而言，晶体负载20耦接于反相放大器的输入端(反相器111的输入端)与输出端(反相器111的输出端)之间。反相放大器110用于产生第一XO信号XTAL1和第二XO信号XTAL2，其中第一XO信号XTAL1被产生在反相放大器110的输入端，第二XO信号XTAL2被产生在反相放大器110的输出端。

在本实施例中，推升启动逻辑控制电路120被配置为接收来自的PLL 30的反馈时钟FB_CK，并根据反馈时钟FB_CK产生阶段控制时钟PS_CK，其中推升启动式XO 100的启动程序的推动阶段和稳定阶段可以由阶段控制时钟PS_CK指定。方波缓冲器(square wavebuffer)160可以将第一XO信号XTAL1发送到选择器140，而推升启动预缓冲器150可以放大第二XO信号XTAL2并将其发送到选择器140，其中选择器140被配置为选择第一XO信号XTAL1和第二XO信号XTAL2中一个用于产生参考时钟REF_CK到推升启动式XO 100的外部(到PLL30和频率合成器60)。具体地，当推升启动式XO 100的启动程序未完成时(例如，控制信号STABLE具有逻辑值“0”)，选择器140可以选择第二XO信号XTAL2，以及推升启动预缓冲器150和方波缓冲器170根据第二XO信号XTAL2生成参考时钟REF_CK。在稳定阶段期间，PLL 30被配置为根据第二XO信号XTAL2校准反馈时钟FB_CK的频率(例如将根据第二XO信号XTAL2产生的反馈时钟FB_CK作为锁定的相位参考，从而使反馈时钟FB_CK的频率锁定在第二XO信号XTAL2的频率)。在推动阶段期间，已经根据第二XO信号XTAL2校准的反馈时钟FB_CK可以被传输到反相放大器110(例如，经由推升启动逻辑控制电路120)以增加第一XO信号XTAL1和第二个XTAL2的振幅。例如，推升启动逻辑控制电路120可以发送反馈时钟FB_CK或与反馈时钟FB_CK具有相同频率的推动时钟至反相放大器110的输入端或输出端，但本发明不限于此。当推升启动式XO 100的启动程序完成时(例如控制信号STABLE具有逻辑值“1”)，选择器140可选择第一XO信号XTAL1，因此方波缓冲器160和170根据第一XO信号XTAL1产生参考时钟REF_CK。

基于耦接到晶体负载20的反相放大器110的设计，第一XO信号XTAL1的振幅小于第二XO信号XTAL2的振幅，但是第一XO信号XTAL1的相位噪声低于第二XO信号XTAL2的相位噪声。为了保证通过反馈时钟FB_CK的推动第一XO信号XTAL1和第二XTAL2的振幅可以被增大，反馈时钟FB_CK的频率误差需要在一定范围内，例如在26兆赫兹(MHz)下百万分之±1500以内，即±1500(parts per million，ppm)以内。在启动程序开始时，第一XO信号XTAL1的振幅可能太小而无法让方波缓冲器160和170产生满足目标性能的参考时钟REF_CK，例如，参考时钟REF_CK的频率误差可能超出允许范围，从而使反馈时钟FB_CK不能满足上述要求。因此，可以在启动程序中选择振幅大于第一XO信号XTAL1的第二XO信号XTAL2来产生参考时钟REF_CK。当第一XO信号XTAL1的振幅达到预定阈值，例如大于200毫伏峰峰值(millivoltpeak-to-peak，mVpp)时，可以认为启动程序完成，选择器140可以选择第一XO信号XTAL1用于产生参考时钟REF_CK，以确保要提供给后端电路块(例如PLL30或频率合成器60)的参考时钟REF_CK的相位噪声可以满足目标规格(例如相位噪声少于预定水平)。

在本实施例中，混合峰值检测器130被配置为根据第一XO信号XTAL1产生检测时钟XO_DIV_CK，其中XO数字控制电路40可以接收检测时钟XO_DIV_CK并对检测时钟XO_DIV_CK上的脉冲数(例如连续的脉冲数)进行计数。具体地，检测时钟XO_DIV_CK上的脉冲数可以对应于第一XO信号XTAL1的振幅。如图1所示，混合峰值检测器130可以包括缓冲器131(例如去毛刺缓冲器(de-glitch buffer)，用于防止第一XO信号XTAL1受到后端信号的干扰)和分频器132，其中分频器132用于基于第一XO信号XTAL1进行分频，以产生检测时钟XO_DIV_CK。例如，分频器132可以对缓冲器131的输出进行分频以产生频率低于第一XO信号XTAL1的检测时钟XO_DIV_CK，其中第一XO信号XTAL1的频率可以为26MHz，并且检测时钟XO_DIV_CK的频率可以是32千赫兹(kHz)。基于此架构，分频器132可作为去毛刺级，防止第一XO信号XTAL1受到XO数字控制电路40所执行的处理的干扰。此外，XO数字控制电路40可操作在低于第一XO信号XTAL1的频率的检测时钟XO_DIV_CK的频率下，从而降低XO数字控制电路40的功耗。在一些实施例中，分频器132可以替换为不进行分频的其他类型的去毛刺电路块，但本发明不限于此。

详细来说，第一XO信号XTAL1的振幅可能太小以致于不允许分频器132在开始时产生完整的脉冲。经过交替的稳定阶段和推动阶段的几个周期(例如四个或者五个周期)后，第一XO信号XTAL1的振幅逐渐增大并达到一定水平(例如预定目标水平，例如200mVpp)，并且在检测时钟XO_DIV_CK上检测到的脉冲数也逐渐增加并达到预定阈值(例如三个或七个脉冲)。因此，当检测时钟上的脉冲数达到预定阈值时，XO数字控制电路40可以将控制信号STABLE从逻辑值“0”上拉至逻辑值“1”，并将控制信号PLL_XOPS_EN从逻辑值“1”下拉到逻辑值“0”，表示推升启动式XO 100的启动程序完成。

详细地，当启动程序未完成时，可以响应于控制信号PLL_XOPS_EN为逻辑值“1”来启用从PLL 30传输到推升启动式XO 100的反馈时钟FB_CK。例如，与逻辑门32可接收等效于控制信号PLL_XOPS_EN的控制信号XOPS_EN，并相应地控制反馈时钟FB_CK的启用。响应于控制信号STABLE为“0”启用阶段控制时钟PS_CK，该阶段控制时钟PS_CK从推升启动逻辑控制电路120传输到PLL 30，其中PLL 30的配置可以根据阶段控制时钟PS_CK的逻辑值来确定。例如，响应于具有逻辑值“0”的阶段控制时钟PS_CK，对应于稳定阶段，PFD/CP33可以被启用以使PLL 30成为闭环，并且因此反馈时钟FB_CK的频率基于参考时钟REF_CK被校准；并且响应于具有逻辑值“1”的阶段控制时钟PS_CK，对应于推动阶段，PFD/CP 33可以被禁用以使PLL 30开环，并且反馈时钟FB_CK的频率基本上是保持在在稳定阶段中获得的频率处，以推动反相放大器110并使第一XO信号XTAL1和第二XO信号XTAL2的振幅增长。当启动程序完成时(例如第一XO信号XTAL1的振幅大于预定阈值)，响应于控制信号PLL_XOPS_EN为逻辑值“0”，反馈时钟FB_CK可以被禁用，并且响应于控制信号STABLE为“1”，阶段控制时钟PS_CK可以被禁用。

在本实施例中，XO数字控制电路40可以通过多个控制信号{XO_CTRL}控制推升启动式XO 100内的一个或多个电路块的启用和设置，数字控制电路50可以经由多个控制信号{PLL_CTRL}控制PLL 30和/或频率合成器60内的一个或多个电路块的启用和设置，其中控制信号STABLE可以包括在控制信号{XO_CTRL}中，但本发明不限于此。

图2是根据本发明实施例的一些信号和时钟的示意图，例如XO_CS、DIG_CK、XO_DIV_CK、XO_COUNT、STABLE、STABLE_SYNC和PLL_XOPS_EN。控制信号XO_CS可以指示电子设备10的操作状态。无论推升启动式XO 100是处于睡眠模式还是唤醒模式，系统时钟DIG_CK是一直被启用的稳定时钟。计数结果信号XO_COUNT指示在检测时钟XO_DIV_CK上检测到的脉冲数。另外，为了更好的理解，图1的实施例中描述的检测时钟XO_DIV_CK、控制信号STABLE和控制信号PLL_XOPS_EN在也可以出示在图2中。

在该实施例中，如具有第一状态的控制信号XO_CS所指示的那样，推升启动式XO100在开始时操作在睡眠模式，其在图2中被标记为“空闲(IDLE)”，控制信号STABLE和STABLE_SYNC具有逻辑值“0”，控制信号PLL_XOPS_EN具有逻辑值“0”。当推升启动式XO 100需要被唤醒时，控制信号XO_CS可被转为具有第二状态，其在图2中标记为“开启(STARTUP)”，可在控制信号XO_CS被切换后的系统时钟DIG_CK的一个周期后控制信号PLL_XOPS_EN被拉高至逻辑值“1”，以发起推升启动式XO 100的启动程序。如图1的实施例中所提到的，第一XO信号XTAL1的振幅太小以致混合峰值检测器130无法在启动程序开始时产生检测时钟XO_DIV_CK上的任何脉冲。在稳定阶段和推动阶段交替的几个周期(例如四个或五个周期)之后，第一XO信号XTAL1的振幅增长并且能够触发混合峰值检测器130产生检测时钟XO_DIV_CK上的脉冲，并且XO数字控制电路40检测到的脉冲数可以开始累积，如计数结果信号XO_COUNT所示。响应于计数结果信号XO_COUNT达到预定阈值，例如三或七(其可以根据第一XO信号XTAL1的目标振幅而变化)，控制信号STABLE可以被上拉至逻辑值“1”以指示参考时钟REF_CK可用，并且控制信号PLL_XOPS_EN可以被下拉到逻辑值“0”，以便禁用一些在后续操作中不需要的电路块(例如PLL 30、推升启动逻辑控制电路120和/或混合峰值检测器130)。在晚于控制信号STABLE被拉高至逻辑值“1”的系统时钟DIG_CK的一个或多个周期后，可认为启动程序完成，控制信号XO_CS可被切换至第三状态，在图2中标记为“FPM(fullpower mode,全功率模式)”，为了使推升启动式XO 100工作在正常模式，响应于控制信号XO_CS被切换到第三状态，推升启动式XO 100的供电电压可以从第一电压电平切换到第二电压电平(其低于第一电压电平)，以节省推升启动式XO 100的功耗，但本发明不限于此。

图3为本发明一实施例的推升启动逻辑控制电路120的具体实施方式示意图。在本实施例中，推升启动逻辑控制电路120可以包括分频器121，分频器121可以包括分频比控制电路1211和占空比控制电路1212。分频器用于对反馈时钟FB_CK进行分频，产生阶段控制时钟PS_CK。分频比控制电路1211用于控制分频器121执行分频的分频比(例如反馈时钟FB_CK的频率与阶段控制时钟PS_CK的频率之比)。占空比控制电路1212用于控制阶段控制时钟PS_CK的占空比。如图1的实施例中提到的，阶段控制时钟PS_CK的逻辑值“0”和逻辑值“1”可以分别对应于稳定阶段和推动阶段，因此推动阶段和稳定阶段的时间段可以由分频的分频比和阶段控制时钟PS_CK的占空比确定。在一些实施例中，分频的分频比和阶段控制时钟的占空比是可编程的。例如，分频器121还可以包括多个串联的触发器(flip-flop)，这些触发器的输出可以是不同分频比的分频结果，其中分频比控制电路1211控制从这些触发器中选择触发器的输出，以确定分频器121的分频比，但本发明不以此为限。此外，分频器121还可以包括一个或多个可编程延迟单元以确定阶段控制时钟PS_CK的占空比，其中可编程延迟单元的延迟可以由占空比控制电路1212控制，但是本发明不限于此。

此外，即使选择振幅大于第一XO信号XTALl的第二XO信号XTAL2来产生参考时钟REF_CK，第二XO信号XTAL2的振幅仍可能不足以确保参考时钟REF_CK稳定(例如全范围摆动(toggling)，例如具有准确频率的轨到轨摆动)。因此，推升启动逻辑控制电路120还可以包括诸如初始促进启动器122的促进启动器(kick starter)，其被配置为在第一次执行稳定阶段的操作之前产生用于指定促进启动阶段的促进启动控制信号INIT_KICK。在促进启动阶段期间，来自PLL 30的反馈时钟FB_CK可以被传输到反相放大器110以便引起第一XO信号的振幅的初始增量。因此，启动程序的阶段可以按以下顺序执行：促进启动阶段，在促进启动阶段中，由于制程-电压-温度(process-voltage-temperature，PVT)变化PLL 30在启动程序开始时自由运行(例如，反馈时钟FB_CK的频率也没有自校准，因此具有超出先前实施例中提到的允许范围的频率误差)；第一次稳定阶段，第一次稳定阶段中的第二XO信号XTAL2在促进启动阶段期间获得初始增量；第一次推动阶段，第一次推动阶段中的PLL 30在第一次稳定阶段期间被锁定，第二次稳定阶段，第二次推动阶段，等等。

如上所述，反相放大器110在促进启动(kick-start)阶段期间接收来自自由运行的PLL 30的反馈时钟FB_CK。为了防止第一XO信号XTAL1和第二XTAL2的振幅由于反馈时钟FB_CK的频率误差而劣化，控制促进启动(kick-start)阶段的时间段小于推动阶段的时间段。例如，稳定阶段的时间段可以是5微秒(μs)，推动阶段的时间段可以是15μs，其中促进启动阶段的时间段可以是352纳秒(nanosecond，ns)或176ns。与推动阶段相比，通过减少促进启动阶段的持续时间的配置，可以减少传输到反相放大器110的反馈时钟FB_CK的脉冲数，其中启动程序可以在在不发生或不太可能发生由频率误差引起的第一XO信号XTAL1和第二XO信号XTAL2的振幅劣化的情况下进行第一次稳定阶段。在本实施例中，初始促进启动器122可根据一个或多个中间状态信号(例如分频器121内触发器的一个或多个输出)，例如来自分频器512的分频时钟Q2、Q3、Q4，产生促进启动控制信号INIT_KICK。分频时钟Q2、Q3和Q4可以分别是8分频、16分频和32分频的分频结果，但本发明不限于此。如图3所示，初始促进启动器122可以包括AND逻辑门1221和1222，其中AND逻辑门1221和1222中的每一个可以包括NAND逻辑门和反相器。在该实施例中，与逻辑门1221可以对分频时钟Q2、Q3和Q4执行与(AND)逻辑操作以产生临时促进启动控制信号INIT_KICK_TP，其指定促进启动阶段的持续时间。AND逻辑门1222可以对临时促进启动控制信号INIT_KICK_TP和促进启动启用信号INIT_KICK_EN执行AND逻辑运算以产生促进启动控制信号INIT_KICK，其清楚地指定促进启动阶段的时间段。在一些实施例中，推升启动逻辑控制电路120还可以包括选择器(未示出)，例如多路复用器，被配置为根据启动程序是在促进启动阶段中还是在推动阶段中，来选择促进启动控制信号INIT_KICK和阶段控制信号PS_CK中一个，但本发明不限于此。

图4是示出根据本发明实施例的推升启动预缓冲器150的详细实施方式的图。除了用于处理来自反相放大器110的信号(例如第一XO信号XTAL1和第二XO信号XTAL2)过小而不能保证参考时钟REF_CK的质量满足要求的问题的多种方式外，图4中的推升启动预缓冲器150可以进一步提高启动程序的稳健性和性能。在本实施例中，推升启动预缓冲器150被配置为放大第二XO信号XTAL2的振幅。如图4所示，推升启动预缓冲器150可以包括通过中间电阻Rint串联连接的第一反相放大器和第二反相放大器。第一反相放大器可以包括反相器151和耦接在反相器151的输入端和输出端之间的电阻器151R，其中反相器151可以包括P型金属氧化物半导体场效应晶体管(P-type metal-oxide-semiconductor field-effecttransistor，PMOS)151P和N型金属氧化物半导体场效应晶体管(N-type metal-oxide-semiconductor field-effect transistor，NMOS)151N。第二反相放大器可以包括反相器152和耦接在反相器152的输入端和输出端之间的电阻器152R，其中反相器152可以包括PMOS 152P和NMOS152N。第一反相放大器可以经由输入电容器Cin通过交流(alternatingcurrent，AC)耦合接收第二XO信号XTAL2，第一反相放大器放大第二XO信号XTAL2后，第一反相放大器的放大结果通过中间电阻器Rint被传输到第二个反相放大器进行第二级放大。通过第二反相放大器的第二级放大，可以输出最终的放大结果XTAL2_PREBUF，用于产生参考时钟REF_CK。由于将推升启动预缓冲器150提供的整体增益分为两级(即第一反相放大器和第二反相放大器)，因此与具有相同的总增益的单级放大器相比，推升启动预缓冲器150的稳定性可以被提高。另外，晶体负载20可以通过电路板上的输入/输出焊盘耦接到反相放大器110，静电放电(electrostatic discharge，ESD)保护设备153可以耦接到第一反相放大器的输入端，其中，ESD保护设备153可包括接地栅极NMOS(grounded-gate NMOS，ggNMOS)，例如具有耦接到地电压AVSS的源极端子的NMOS 153N和耦接在地电压AVSS和NMOS 153N的栅极端子之间的电阻器153R。

在该实施例中，第一反相放大器和第二反相放大器的供电可以从不同的源接收。例如，反相器151可以耦接到供电电压VDD1，反相器152可以耦接到供电电压VDD2。具体地，推升启动预缓冲器150还可以包括第一电源开关，其中第一电源开关可以包括耦接到供电电压AVDD的PMOS P1、耦合在PMOS P1和第一反相放大器之间的隔离电阻Riso1，以及耦接于隔离电阻器Riso1与接地电压AVSS之间的NMOS N1。此外，推升启动预缓冲器150还可以包括第二电源开关，其中第二电源开关可以包括耦接到供电电压AVDD的PMOS P2、耦接在PMOSP2和第二反相放大器之间的隔离电阻器Riso2，以及耦接在隔离电阻器Riso2和接地电压AVSS之间的NMOS N2。在本实施例中，PMOS P1和P2以及NMOS N1和N2的栅极由预缓冲启用信号PREBUF_EN控制，其中第一电源开关被配置为使得供电电压AVDD的电力经由PMOS P1和隔离电阻器Riso1提供给供电电压VDD1。第二电源开关被配置为使得供电电压AVDD的电力经由PMOS P2和隔离电阻器Riso2提供给供电电压VDD2。借助于隔离电阻器Riso1和Riso2，可以隔离供电电压VDD1和VDD2，以防止供电电压VDD1和VDD2相互干扰或使供电电压VDD1和VDD2不易相互干扰。当预缓冲启用信号PREBUF_EN具有逻辑值“1”时，推升启动预缓冲器150可以被禁用，并且NMOS N1和N2可以导通以下拉供电电压VDD1和VDD2的电压电平。

图5是示出用于执行诸如图1所示的晶体振荡器(例如推升启动式XO 100的)的启动程序的方法的工作流程的示意图，其中该方法适用于图1中示出的电子设备10。需要说明的是，图5所示的工作流程仅用于说明的目的，并非对本发明的限制。如果可以获得相同的结果，在图5所示的工作流程中可以增加、删除或修改一个或多个步骤。此外，这些步骤不必按照图5所示的确切顺序执行。

在步骤S510中，电子设备10的推升启动式XO 100可通过耦接至晶体负载20的反相放大器110产生第一XO信号XTAL1及第二XO信号XTAL2，其中，第一XO信号XTAL1的振幅小于第二XO信号XTAL2的振幅。

在步骤S520中，电子设备10的推升启动式XO 100可从PLL 30接收反馈时钟，并由推升启动逻辑控制电路120根据反馈时钟FB_CK产生阶段控制时钟PS_CK，其中，推动阶段和稳定阶段由阶段控制时钟指定。

在步骤S530中，在稳定阶段期间，电子设备10可由PLL 30根据第二XO信号XTAL2校准反馈时钟FB_CK的频率。

在步骤S540中，在推动阶段期间，电子设备10可以向反相放大器110发送反馈时钟FB_CK以增加第一XO信号XTAL1的振幅。

总而言之，本发明的实施例利用PLL来提高XO的启动过程的速度。即使当PLL操作在开环配置下时与来自PLL的反馈时钟频率相关的控制电压可能会漂移，但交替的推动阶段和稳定阶段可以确保来自PLL的反馈时钟的频率被周期性的校准，保持频率误差在允许范围内。此外，还提出了多种方式来解决XO信号在启动程序开始时振幅较小导致的问题，从而可以适当控制来自PLL的反馈时钟的精度。由于本发明实施例不会大幅增加整体成本，因此本发明可以在不引入任何副作用或不太可能引入副作用的情况下提高启动程序的稳健性和效率。

本领域的技术人员将容易地观察到在保留本发明的教导的同时可以对设备和方法进行许多修改和改变。因此，上述公开内容应被解释为仅受所附权利要求的限制。

Claims (20)

1.一种推升启动式晶体振荡器XO，其特征在于，包括：

反相放大器，耦接至晶体负载，用于产生第一XO信号和第二XO信号，其中所述第一XO信号的振幅小于所述第二XO信号的振幅；以及

推升启动逻辑控制电路，用于接收来自锁相环PLL的反馈时钟，并根据所述反馈时钟产生阶段控制时钟，其中推动阶段和稳定阶段由所述阶段控制时钟指定；

其中，在所述稳定阶段期间，所述PLL用于根据所述第二XO信号校准所述反馈时钟的频率；在所述推动阶段期间，所述反馈时钟被传输到所述反相放大器以增加所述第一XO信号的振幅。

2.如权利要求1所述的推升启动式XO，其特征在于，还包括：

峰值检测器，用于根据所述第一XO信号产生检测时钟；

其中所述检测时钟上的脉冲数对应于所述第一XO信号的振幅。

3.如权利要求2所述的推升启动式XO，其特征在于，所述峰值检测器包括：

分频器，用于根据所述第一XO信号进行分频，生成所述检测时钟。

4.如权利要求2所述的推升启动式XO，其特征在于，当所述检测时钟上的脉冲数达到预定阈值时，所述推升启动式XO的启动程序完成。

5.如权利要求1所述的推升启动式XO，其特征在于，其中，所述第二XO的振幅随着所述第一XO信号的振幅增加而增加；所述晶体负载耦接于所述反相放大器的输入端与输出端之间，所述第一XO信号被产生在所述反相放大器的输入端，所述第二XO信号被产生在所述反相放大器的输出端。

6.如权利要求1所述的推升启动式XO，其特征在于，还包括：

选择器，被配置为选择所述第一XO信号和所述第二XO信号中的一个，以产生参考时钟到所述推升启动式XO的外部；

其中，当所述推升启动式XO的启动程序未完成时，选择所述第二XO信号，并根据所述第二XO信号产生所述参考时钟，当所述推升启动式XO的启动程序完成时，选择所述第一XO信号，并根据所述第一XO信号产生所述参考时钟。

7.如权利要求1所述的推升启动式XO，其特征在于，所述推升启动逻辑控制电路包括：

分频器，用于对所述反馈时钟进行分频，生成所述阶段控制时钟；

其中，所述推动阶段和所述稳定阶段的时间段由所述分频的分频比和所述阶段控制时钟的占空比确定。

8.如权利要求7所述的推升启动式XO，其特征在于，所述分频的分频比和所述阶段控制时钟的占空比是可编程的。

9.如权利要求1所述的推升启动式XO，其特征在于，所述推升启动逻辑控制电路包括：

促进启动器，被配置为在第一次执行稳定阶段的操作之前产生用于指定促进启动阶段的促进启动控制信号；

其中，在所述促进启动阶段期间，来自所述PLL的反馈时钟被传输到所述反相放大器，以引起所述第一XO信号的振幅的初始增量。

10.如权利要求9所述的推升启动式XO，其特征在于，所述促进启动阶段的时间段小于所述推动阶段的时间段。

11.如权利要求9所述的推升启动式XO，其特征在于，所述推升启动逻辑控制电路还包括：

分频器，用于对所述反馈时钟进行分频，生成所述阶段控制时钟；

其中，所述促进启动器根据来自所述分频器的一个或多个中间状态信号产生所述促进启动控制信号。

12.如权利要求1所述的推升启动式XO，其特征在于，还包括：

预缓冲电路，用于对所述第二XO信号的振幅进行放大，所述预缓冲电路包括通过中间电阻器串联的第一反相放大器和第二反相放大器。

13.如权利要求12所述的推升启动式XO，其特征在于，所述预缓冲电路还包括：

第一电源开关，用于将来自供电电压的电力传输到所述第一反相放大器；和

第二电源开关，用于将来自所述供电电压的电力传输至所述第二反相放大器。

14.如权利要求13所述的推升启动式XO，其特征在于，所述第一电源开关和第二电源开关中的每一个包括：

P型晶体管，耦接所述供电电压；以及

隔离电阻器，耦接于所述P型晶体管与相应的所述第一反相放大器及所述第二反相放大器中的一者之间。

15.一种电子设备，其特征在于，包括：

锁相环PLL，用于产生反馈时钟；以及

推升启动式晶体振荡器XO，耦接到所述PLL，其中，所述推升启动式XO包括：

反相放大器，耦接至晶体负载，用于产生第一XO信号和第二XO信号，其中所述第一XO信号的振幅小于所述第二XO信号的振幅；以及

推升启动逻辑控制电路，用于接收来自所述PLL的反馈时钟，并根据所述反馈时钟产生阶段控制时钟，其中推动阶段和稳定阶段由所述阶段控制时钟指定；

其中，在所述稳定阶段期间，所述PLL用于根据所述第二XO信号校准所述反馈时钟的频率；在所述推动阶段期间，所述反馈时钟被传输到所述反相放大器以增加所述第一XO信号的振幅。

16.一种用于执行晶体振荡器XO的启动程序的推升启动方法，其特征在于，包括：

耦接到晶体负载的反相放大器产生第一XO信号和第二XO信号，其中所述第一XO信号的振幅小于所述第二XO信号的振幅；

推升启动逻辑控制电路接收来自锁相环PLL的反馈时钟，并根据所述反馈时钟产生阶段控制时钟，其中推动阶段和稳定阶段由所述阶段控制时钟指定；

在所述稳定阶段期间，所述PLL根据所述第二XO信号校准所述反馈时钟的频率；以及

在所述推动阶段期间，将所述反馈时钟传输至所述反相放大器以增加所述第一XO信号的振幅。

17.如权利要求16所述的推升启动方法，其特征在于，还包括：

峰值检测器根据所述第一XO信号产生检测时钟，其中所述检测时钟上的脉冲数对应于所述第一XO信号的振幅。

18.如权利要求16所述的推升启动方法，其特征在于，根据所述反馈时钟产生阶段控制时钟包括：

由分频器对所述反馈时钟进行分频以产生所述阶段控制时钟，其中所述推动阶段和所述稳定阶段的时间段由所述分频的分频比和所述阶段控制时钟的占空比确定。

19.如权利要求16所述的推升启动方法，其特征在于，还包括：

在首次执行所述稳定阶段的操作之前，由促进启动器产生促进启动控制信号以指定促进启动阶段；以及

在所述促进启动阶段期间，将来自所述PLL的所述反馈时钟传输到所述反相放大器，以引起所述第一个XO信号的振幅的初始增量。

20.如权利要求16所述的推升启动方法，其特征在于，还包括：

由预缓冲电路放大所述第二XO信号的振幅，其中，所述预缓冲电路包括通过中间电阻器串联的第一反相放大器和第二反相放大器。