JPH0472744A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0472744A
JPH0472744A JP18623890A JP18623890A JPH0472744A JP H0472744 A JPH0472744 A JP H0472744A JP 18623890 A JP18623890 A JP 18623890A JP 18623890 A JP18623890 A JP 18623890A JP H0472744 A JPH0472744 A JP H0472744A
Authority
JP
Japan
Prior art keywords
wiring
layer
layer wiring
ions
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18623890A
Other languages
English (en)
Inventor
Yoshimi Shirakawa
良美 白川
Takashi Igarashi
崇 五十嵐
Haruhisa Mori
森 治久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18623890A priority Critical patent/JPH0472744A/ja
Publication of JPH0472744A publication Critical patent/JPH0472744A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置における多層配線の形成方法に関し。
下層配線表面に残留する有機物や自然酸化膜等の汚染物
質による多層配線間の接触抵抗の増大を防止することを
目的とし。
下層配線と該下層配線を覆う絶縁層とを基板上に順次形
成し、該下層配線の一部を選択的に表出する開口を該絶
縁層に形成し、該開口を通じて該下層配線と接触する上
層配線を該絶縁層上に形成し、該上層および下層配線の
抵抗を増大させない物質のイオンを該上層および下層配
線の接触界面近傍に選択的に注入する諸工程を含むよう
に構成する。
〔産業上の利用分野〕
本発明は、半導体装置における多層配線の形成方法に係
り、と(に、多層配線間の接触抵抗を低減する方法間す
る。
〔従来の技術〕
半導体装置の高集積化および高性能化にともなって多層
配線が必須となりつつある。これは、高集積度・高性能
の半導体装置に必要な高密度配線における配線幅の縮小
が、配線抵抗や電流密度の観点から限界を生じるためで
ある。
[発明が解決しようとする課B] 一方、配線の多層化にともなって、配線相互間の接触抵
抗の影響が無視できなくなる。配線間の接触抵抗を増大
させる主な要因は、コンタクトホール内に表出する下層
配線の表面に存在する有機物の残渣および自然酸化膜で
ある。上記有機物残渣の主な成因は、眉間絶縁層にコン
タクトホールを形成する際のマスクとして用いられるレ
ジスト層が、その除去工程において配線表面に付着する
ことによる。また2例えばアルミニウムから成る配線が
大気に触れることによって、その表面に数10人程度の
自然酸化膜が容易に形成されることは周知のとおりであ
る。
上記のような理由による接触抵抗の増大は、配線幅が縮
小し、配線相互の接触面積が小さくなるのにともなって
顕著になり、前記半導体装置の性能に影響するのみなら
ず、動作中におけるアルミニウムのマイグレーションを
促進し、断線不良等の信顧性に関わる問題を生じる。
本発明は、レジスト層除去工程を含む従来の個々の製造
工程に変更を加えることなく、多層配線における前記要
因にもとづく接触抵抗の増大を防止可能な方法を提供す
ることを目的とする。
〔課題を解決するための手段〕
上記目的は、下層配線と該下層配線を覆う絶縁層とを基
板上に順次形成する工程と、該下層配線の一部を表出す
る開口を該絶縁層に形成する工程と、該開口を通じて該
下層配線と接触する上層配線を該絶縁層上に形成する工
程と、該上層および下層配線の抵抗を増大させない物質
のイオンを該上層および下層配線の接触界面近傍に選択
的に注入する工程とを含むことを特徴とする本発明に係
る半導体装置の製造方法によって達成される。
〔作 用〕
従来どおりの工程にしたがって、眉間絶縁層にコンタク
トホールを形成し、このときに用いられたレジストマス
クを除去し、上層配線を形成する。
そののち、コンタクトホール内における下層配線と上層
配線の接触界面近傍に1例えばこれら配線と同一物質の
イオンを注入する。この注入イオンによって、上層配線
を構成する物質の原子が反跳される。その結果、レジス
トの残渣や自然酸化膜等の汚染物質の層構造が破壊され
るとともに、接触界面において配線構成原子の混合が生
じる。このようにして、上記汚染物質に起因する接触抵
抗の増大が防止される。
〔実施例〕
第1図は本発明の詳細な説明図であって9通常の工程に
したがって1例えばシリコンウェハから成る基板lの表
面に、 5iO1から成る絶縁層2を形成し、絶縁層2
上に、アルミニウム(A1)から成る厚さ約1μ園の下
層配線3を形成する。さらに。
下層配線3を覆うSiO□から成る層間絶縁層4を堆積
し、眉間絶縁層4に、下層配線3を表出するコンタクト
ホールを形成する。そして3層間絶縁層4上に、 AI
から成る厚さ約1μmの上層配線5を形成する。上層配
線5は層間絶縁層4に設けられた前記コンタクトホール
を通じて下層配線3と接触している。
上記において、眉間絶縁層4に対する前記コンタクトホ
ールの形成は1通常、このコンタクトホールに対応する
開口が設けられたレジストマスクを眉間絶縁層4上に形
成して行う。そして、コンタクトホール形成後、アッシ
ング装置内においてレジストマスクを除去し、さらに、
基板1を酸溶液やアルカリ溶液に浸漬し、コンタクトホ
ールの側壁に付着している^lや、アッシング時にレジ
ストが分解して生成してコンタクトホール内における下
層配線3表面に付着している有機物を除去する。しかし
、これらの工程において、上記付着物が完全に除去され
ない場合がある。また、上記除去工程後に、下層配線が
大気に曝されるため1表面に自然酸化膜が生じることが
避けられない。
本発明においては、上記のようにして上層配線5を形成
したのち、上層配線5上にレジスト層7を塗布し、レジ
スト層7をパターンニングして前記コンタクトホールに
対応する領域を表出する開口8を形成する。次いで、開
口8内に、下層配線3および上層配線5の抵抗を増大さ
せない物質のイオン9を注入する。下層配線3および上
層配線5がAIから成る場合には、イオン9はAIイオ
ンを用いるのが好適である。
第2図は、 A1層中にイオン注入されたAI原子の分
布を示すグラフであって、 AIイオンの加速エネルギ
ーが800KeV、  ドーズ量が1×101s原子/
cva”0)場合である。同図の横軸は表面からの深さ
(人)。
縦軸は、左側が濃度(原子/cm”) 、右側が原子数
の割合を示す。図から分かるように9表面から約120
00人(1,2μ@)の深さに濃度のピークが位置し、
見掛は上、注入原子の約40%が上層配線5を貫通して
下層配線3に達する。この中には、 AIイオンによる
反跳^l原子が含まれている。また、最大深さは170
00人(1,7μ腸)近傍に位置し、注入原子は下層配
線3を貫通しない。なお、レジスト層7は、眉間絶縁層
4上の上層配線5に対するイオン9の注入を防止する目
的で設けられる。すなわち、上層配線5から層間絶縁層
4中への原子の反跳によって上層配線5の実効的厚さが
減少し。
高抵抗となるのを防ぐためである。
上記イオン9の注入により、下層配線3と上層配線5界
面を横切ってAI原子の移動が生じ、この界面に存在す
る前記有機物や自然酸化膜等の汚染物質層が破壊され、
上層配線5と下層配vA3の界面におけるA1原子が混
じり合い、相互の接触抵抗が低下する。第1図における
符号10は、上記のようにして移動するAI原子を模式
的に示す。
従来は、上記のような汚染物質の影響を低減するために
、上層配線5を形成後に、基板1を400°Cに加熱し
て、配線間の接触界面における原子の相互拡散を起こさ
せる方法が用いられていたが。
熱処理温度の限界等により、充分な効果が得られていな
かった。これに対して1本発明は、イオンの運動エネル
ギーによって原子の移動を生じさせるため、常温ないし
従来より低い熱処理温度で低接触抵抗が実現できる。
なお、上記において、イオン9の加速エネルギーを、第
2図における分布の最大深さが上層配線5の厚さより大
きくなるような値に設定すれば。
本発明の効果が生じ始める。また、イオン9の種類とし
ては、下層配線3および上層配線5の抵抗を増大させな
い物質であれば、 AIに限定されるものではない。ま
た、下層配線3および上層配線5が異なる材料から成る
場合にも、これら配線材料に応じて注入イオンの種類を
選択すればよい。
〔発明の効果〕
本発明によれば、多層配線を用いて成る高集積度または
高性能の半導体装置における配線間の接触抵抗の増大に
よる性能低下や動作中における断線等の障害を回避可能
となり、この種の半導体装置の製造歩留りおよび高信頼
性を向上する効果がある。
【図面の簡単な説明】
第1図は本発明の詳細な説明図。 第2図はA1層中に注入されたAIイオンの分布を示す
グラフ である。 図において。 1は基板、  2は絶縁層、  3は下層配線。 4は層間絶縁層、  5は上層配線。 7はレジスト層、  8は開口、  9はイオン。 10は移動原子 である。

Claims (1)

  1. 【特許請求の範囲】  下層配線と該下層配線を覆う絶縁層とを基板上に順次
    形成する工程と、 該下層配線の一部を表出する開口を該絶縁層に形成する
    工程と、 該開口を通じて該下層配線と接触する上層配線を該絶縁
    層上に形成する工程と、 該上層および下層配線の抵抗を増大させない物質のイオ
    ンを該上層および下層配線の接触界面近傍に選択的に注
    入する工程 とを含むことを特徴とする半導体装置の製造方法。
JP18623890A 1990-07-13 1990-07-13 半導体装置の製造方法 Pending JPH0472744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18623890A JPH0472744A (ja) 1990-07-13 1990-07-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18623890A JPH0472744A (ja) 1990-07-13 1990-07-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0472744A true JPH0472744A (ja) 1992-03-06

Family

ID=16184773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18623890A Pending JPH0472744A (ja) 1990-07-13 1990-07-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0472744A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750476B2 (en) 1995-12-20 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a reliable contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750476B2 (en) 1995-12-20 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a reliable contact

Similar Documents

Publication Publication Date Title
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
JPH08501904A (ja) 通気性エッチ停止層を有するチップ相互接続部
JPH0160940B2 (ja)
US4362598A (en) Method of patterning a thick resist layer of polymeric plastic
JPS61251154A (ja) 半導体基板に絶縁体充填分離溝を形成する方法
JPH0472744A (ja) 半導体装置の製造方法
JPS6070743A (ja) 半導体装置の製造方法
JPS63291436A (ja) 半導体装置の製造方法
JP2610898B2 (ja) 微細パターン形成方法
JPS61141158A (ja) バンプ電極形成方法
JPS62128116A (ja) 半導体装置の製造方法
JP2537994B2 (ja) スル―ホ―ルの形成方法
JPH0225251B2 (ja)
JPS594058A (ja) 配線用金属膜の安定化方法
JP2002151517A (ja) 半導体デバイスの製造方法及び半導体デバイス
JPH04171742A (ja) 多層配線の製造方法
JPS60175440A (ja) 半導体装置の製造方法
JPS59114824A (ja) 半導体装置の平坦化方法
JPH0254524A (ja) 半導体装置の製造方法
JPH0456252A (ja) 半導体装置の製造方法
JPH03231422A (ja) 半導体装置の製造方法
JPH02133939A (ja) 多層配線形成法
JPH02237137A (ja) 半導体装置の製造方法
JPS6076164A (ja) 半導体装置
JPH09330979A (ja) 半導体装置の配線構造のコンタクト形成方法