JPH04171742A - 多層配線の製造方法 - Google Patents

多層配線の製造方法

Info

Publication number
JPH04171742A
JPH04171742A JP29842290A JP29842290A JPH04171742A JP H04171742 A JPH04171742 A JP H04171742A JP 29842290 A JP29842290 A JP 29842290A JP 29842290 A JP29842290 A JP 29842290A JP H04171742 A JPH04171742 A JP H04171742A
Authority
JP
Japan
Prior art keywords
alloy
wiring
alkaline solution
alloy wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29842290A
Other languages
English (en)
Inventor
Kazunori Sashima
佐嶋 和典
Toru Inai
徹 井内
Yuji Nakano
雄司 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP29842290A priority Critical patent/JPH04171742A/ja
Publication of JPH04171742A publication Critical patent/JPH04171742A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、多層配線の製造方法に関する。
(ロ)従来の技術 従来の多層配線の製造方法は、第4図(a)に示すよう
にシリコン基板11上に、下層のAl合金配線層12、
絶縁膜(酸化シリコン)13及びレジスト膜14を順に
積層し、第4図(b)に示すようにレノスト膜14をマ
スクとして反応性イオンエツチング法(RI E)によ
って絶縁膜13をエツチングして微細なビア・ホールを
形成する。このビア・ホール内には、エツチングガス(
CF3”、F−1H°等の混合物)とAl合金との反応
によって発生する堆積物15が付着する。次に第4図(
c)に示すようにレジスト膜14を除去し、この後第4
図(d)に示すように上層のAl合金配線層16を形成
して行われている。
(ハ)発明が解決しようとする課題 従来の多層配線の製造方法は、次の問題を有している。
■下層のAl合金配線層上の酸化ンリコン膜をRrEに
よりビア・ホールを形成するパターニングをした際、エ
ツチングガスとAl合金との化学反応によりビア・ホー
ルにデボ膜(堆積物の付着)が生じ、下層と上層のAl
合金配線層のコンタクト部がこの堆積物の影響で断線す
る。
■下層のAl合金にダメージ(変質部)が入り電気特性
を低下させる。
この発明は、上記問題を解決するためになされたしので
あって、多層配線のコンタクト用ビア・ホールの反応性
イオンエツチングによる不要な堆積物及び下層のAt又
はAl合金配線の変質部を除去することができ、上層と
下層のAl又はAl合金配線のコンタクト部の断線かな
く、電気特性の低下のない多層配線の製造方法を提供し
ようとするものである。
(ニ)課題を解決するための手段 この発明によれば、半導体基板における下層のAl又は
Al合金配線上に、層間絶縁膜を彼覆し、その層間絶縁
膜上にレジストパターンを介して反応性イオンエツチン
グ法てビア・ポールを形成し、次いでビア・ホール内に
残存する上記エッチツク法で生成した堆積物を、アルカ
リ溶液で処理することによって除去することからなる多
層配線の製造方法が提供されろ。
この発明においては、表面に下層のAl又はAl合金配
線が形成された基板上に、層間絶縁膜を被覆し、この上
に所定のレノストパターンを形成する。
上記下層のAl又はAl合金配線層は、多層配線の下層
を構成するためのらのであって、例えばンリコン基板上
にスパッタ法等によって、例えばAl5Al−9i、A
l −81−Cu、 Al −3i−Ti等の膜を積層
し、所定のパターンにして形成することができる。上記
層間絶縁膜は、下層のAl又はAl合金配線とこの上方
に構成される上層配線の間に介在して絶縁層を構成する
ための一3= ものであって、下層のAl又はAl合金配線上に、例え
ばCVDt等によって酸化ノリコン、窒化ノリコン等の
絶縁物を積層して形成することができる。上記レノスト
パターンは、層間絶縁膜のビア・ホールの形成を意図す
る領域以外の領域を反応性イオンエツチングに対してマ
スクするためのらのであって、層間絶縁膜上に、公知の
方法によって形成することができる。
この発明においては、上記レノストパターンをマスクと
して層間絶縁膜に、反応性イオノエツチング法によって
微細なコンタクトのビア・ホールを形成する。
上記反応性イオンエツチング法は、多層配線を構成する
下層のAl又はAl合金配線と上層配線とを電気的に接
続するコンタクト形成用のビア・ホールを層間絶縁膜に
形成するためのちのであって、ビア・ホールの底部に層
間絶縁膜が残存しなくなるまで層間絶縁膜をエツチング
し下層のAl又はAl合金配線を露出させて行われる。
この下層のAt又はAl合金配線の露出は、下層のAl
又はAl合金配線表面のエツチングを一部共って行われ
る。この下層のAl又はAl合金配線表面のエツチング
は、エツチングガスのイオン化物(F−等のハロゲン系
イオン)と下層配線を構成するAlとが反応したAtハ
ロケン化物を生成させビア・ホール内にその堆積物を残
存させると共に下層配線表面にダメージ(変質部)を残
存させる。
この発明においては、レノストパターンを除去するか又
は除去する前にこの基板をアルカリ溶液で処理して、上
記微細なコンタクトのビア・ホール内の堆積物を除去す
る。
上記アルカリ溶液は、微細なコノタクトのビア・ホール
に生成し1こ堆積物を除去するためのらのであって、通
常アルカリと浸液促進性の界面活性剤との混合水溶液を
用いるのか好ましい。アルカリとしては、KOH,N2
LOH等が挙げられる。界面活性剤としては、微細なコ
ンタクトの開口部へのアルカリ溶液の含浸を促進しうる
しのがよい。
アルカリ溶液の濃度は、通常01〜05規定好ましくは
0.2〜03規定である。Al合金とエツチングガスと
の化学反応により生じた堆積物(デポ膜)は、次の式に
示すようにAl化合物と考えられアルカリにより溶解す
る。
AlXn+3YOH→A l ”+30H−+ 3 X
−+ 3 Y−(水溶液中ではイオンとして残存する)
アルカリ溶液による基板の処理は、アルカリ溶液の濃度
によって処理時間を適宜選択することができるが、例゛
えば0.2〜0.3規定のアルカリ溶液を用いた場合は
20〜60秒間が好ましい。処理時間が60秒間超では
ビア・ホールの下層のAl又はAl合金配線層に不要な
侵食部を発生させるので好ましくなく、20秒間未満で
は残存する堆積物を除去することができないので好まし
くない。
この処理は、微細なビア・ホールの堆積物を除去するこ
とができるが更に下層のAl又はAl合金配線のエツチ
ングダメージの変質部を除去するまで行うのが好ましい
。このエツチングダメージは、上記堆積物と同様にエツ
チングガスとAlとの反応によって生じると考えられる
また、この処理は、レジストパターンを除去する前に行
ってもよいがあらかじめレジストパターンを除去した後
に行うのが好ましい。
この発明においては、必要に応じてレジストパターンを
除去し、この上にAl又はAl合金膜を形成し微細なコ
ンタクトのビア・ホールで下層のAl又はAl合金配線
と接続された上層の配線を形成して、多層配線を作製す
る。
(ホ)作用 一アルカリ溶液が、反応性イオンエツチングによってビ
ア・ホール内に付着したAlハロゲン化物の堆積物及び
下層のAl合金配線を溶解して除去する。
(へ)実施例 この発明の実施例を図面を用いて説明する。
実施例1 第1図(a)に示すように、シリコン基板l上に下層の
Al合金配線2を形成し、この上に酸化シリコン膜3を
積層し、更にこの上に多層配線の上層の配線と下層のA
l合金配線とを電気的に接続するビア・ホールの形成を
意図する領域以外の酸化シリコン膜3をマスクするレジ
ストパターン4を形成する。
次に、第1図(b)に示すように、エツチング用ガスと
してCF4とH6の混合ガスを用いた反応性イオンエツ
チング法によってレジストパターン4をマスクとして酸
化シリコン膜3をエツチングしてビア・ホールを開口し
下層のAl合金配線層2のビア・ホール内の表面を露出
させる。このとき、下層のAl合金配線層2の表面が一
部エッチングされAtとエツチングガスとの反応物と考
えられる堆積物5がビア・ホール内に付着する。
次に、第1図(c)に示すように、レジストパターン4
を除去する。
次に、第1図(d)に示すようにこの基板を0.25規
定のNaOH水溶液中で40秒間処理して堆積物5を除
去する。
次に、第1図(e)に示すように、この基板の上にAl
合金膜を積層して上層のAl合金配線層6を形成しビア
・ホールにおいて下層と上層のAl合金配線層のコンタ
クトを形成し、多層配線を製造する。
得られた多層配線は、コンタクト部の断線がなく電気特
性の低下がなく信頼性の高いしのであった。
実施例2 実施例1においてレジストパターン4を除去した後に基
板をNaOH水溶液中で処理する代わりに、第2図(a
)〜(e)に示すようにレジストパターン4を除去する
前にNaOH水溶液で処理し処理後にレジスト膜4を除
去し、この他は実施例1と同様にして多層配線を製造す
る。
ビア・ホール内に若干堆積物が残留したが、得られた多
層配線は断線がなく電気特性ら良好であった。
実施例3 実施例1において、NaOH水溶液の濃度を0.25規
定とする代わりに03規定とし、処理時間を40秒間と
する代わりに30秒間とし、この他は実施例1と同様に
して多層配線を製造する。
第1のAl合金配線層のビア・ホール底部は、第3図(
a)及び(b)に示すように上記Na0F[水溶液の処
理によって反応性イオンエツチングによる表面のダメー
ジ(変質)部7が除去されウェットエツチング部8を生
じたが、得られた多層配線は特に信頼性の高いものであ
った。
(ト)発明の効果 この発明?こよれば、多層配線のコンタクト用ビア・ホ
ールの反応性イオンエツチングによる不溶な堆積物を除
去することができ、下層と上層のAl合金配線のコンタ
クト部の断線がなく、電気特性の低下のない多層配線の
製造方法を提供することかできる。
【図面の簡単な説明】
第1図〜第3図は、この発明の実施例で作製した多層配
線の製造工程の説明図、第4図は従来の多層配線の製造
工程説明図である。 l・・・・・ンリコン基板、 3・・・酸化ンソコン膜、 4・・・レジストパターン、5・・・・・堆積物、6・
・・・・上層のAl合金配線層、 7 ・・ダメージ部、 8・ ・ウェットエツチング部。 代理人  弁理士  野 河 信太部 2・・・・・下層のAl合金配線層、 −11= 笹 1P (a) 荀 笛 2 (a) (C) (d) (e)

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板における下層のAl又はAl合金配線上
    に、層間絶縁膜を被覆し、その層間絶縁膜上にレジスト
    パターンを介して反応性イオンエッチング法でビア・ホ
    ールを形成し、次いでビア・ホール内に残存する上記エ
    ッチング法で生成した堆積物を、アルカリ溶液で処理す
    ることによって除去することからなる多層配線の製造方
    法。 2、アルカリ溶液が、界面活性剤を含有する請求項1記
    載の製造方法。 3、アルカリ溶液での処理が、0.2〜0.3規定のア
    ルカリ溶液で20〜60秒間行われる請求項1記載の製
    造方法。 4、アルカリ溶液での処理が、あらかじめレジストパタ
    ーンを除去した後に行われることからなる請求項1記載
    の製造方法。 5、アルカリ溶液での処理が、ビア・ホールの堆積物を
    除去すると共に更に下層のAl又はAl合金配線のエッ
    チングダメージによる変質部を除去するまで行われる請
    求項4記載の製造方法。
JP29842290A 1990-11-02 1990-11-02 多層配線の製造方法 Pending JPH04171742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29842290A JPH04171742A (ja) 1990-11-02 1990-11-02 多層配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29842290A JPH04171742A (ja) 1990-11-02 1990-11-02 多層配線の製造方法

Publications (1)

Publication Number Publication Date
JPH04171742A true JPH04171742A (ja) 1992-06-18

Family

ID=17859504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29842290A Pending JPH04171742A (ja) 1990-11-02 1990-11-02 多層配線の製造方法

Country Status (1)

Country Link
JP (1) JPH04171742A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033817A1 (ja) * 2009-09-17 2011-03-24 シャープ株式会社 配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033817A1 (ja) * 2009-09-17 2011-03-24 シャープ株式会社 配線基板の製造方法

Similar Documents

Publication Publication Date Title
JPH11145278A (ja) 半導体装置の製造方法
JPH04171742A (ja) 多層配線の製造方法
JPS5910064B2 (ja) 多層配線構造の製造方法
JP2786680B2 (ja) 半導体装置の製造方法
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
JP2003017436A (ja) 半導体装置の製造方法
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
JP3674612B2 (ja) 半導体装置の製造方法
JPS58176949A (ja) 多層配線形成方法
JPS63306643A (ja) 半導体装置の製造方法
JP2678049B2 (ja) 半導体装置の洗浄方法
TWI390629B (zh) 乾膜光阻於矽穿孔應用中之用途
JPH03183756A (ja) 多層配線形成方法
JPH0456252A (ja) 半導体装置の製造方法
JPH05235176A (ja) 半導体装置の製造方法
JP2003218117A (ja) 半導体装置の製造方法及び半導体装置
JPH047836A (ja) 半導体装置及びその製造方法
JPH0228324A (ja) 半導体装置の製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH02132834A (ja) 半導体装置の配線構造
JPH04171745A (ja) 集積回路装置の製造方法
JPH04306830A (ja) 半導体装置の製造方法
JPH06275723A (ja) 半導体装置の製造方法
JPS62243341A (ja) 半導体装置の製造方法
JPH01115140A (ja) 半導体装置