JPH03231422A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03231422A JPH03231422A JP2791590A JP2791590A JPH03231422A JP H03231422 A JPH03231422 A JP H03231422A JP 2791590 A JP2791590 A JP 2791590A JP 2791590 A JP2791590 A JP 2791590A JP H03231422 A JPH03231422 A JP H03231422A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- intermediate layer
- insulating layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 161
- 239000011241 protective layer Substances 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000003795 chemical substances by application Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000003628 erosive effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229920003986 novolac Polymers 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
多層構造のマスクによる選択的イオン注入法を用いて製
造される半導体装置に関し。
造される半導体装置に関し。
多層構造マスクにおける５ｉ０２から成る中間層を除去
する際に、多層構造マスクの下地となっているＳｉｎ、
を主成分とする絶縁層が侵食されて層厚が減少したり、
前記中間層の残渣による基板表面の汚染を防止すること
を目的とし。
する際に、多層構造マスクの下地となっているＳｉｎ、
を主成分とする絶縁層が侵食されて層厚が減少したり、
前記中間層の残渣による基板表面の汚染を防止すること
を目的とし。
イオン注入におけるイオンを阻止可能な厚さを有するレ
ジスト層（６１）と該レジスト層（６１）をエツチング
するためのマスクを構成する中間層（６２）とを有して
成る多層構造のマスク（６）を用いて行われる半導体装
置の製造において、半導体装置が形成された基板（１）
の一表面上に絶縁層（４）を形成し、前記中間層（６２
）を除去する際に用いられる剥離剤に対して耐性を有し
且つ該絶縁層（４） とは選択的に除去可能な物質から
成る保護層（５）を該絶縁層（４）上に形成し、該保護
層（５）上に前記レジスト層（６１）および中間層（６
２）を順次形成し、該基板（１）に画定されたイオン注
入すべき領域上において該保護層（５）を選択的に表出
する開口（７）を該前記レジスト層（６１）および中間
層（６２）に順次形成して前記多層構造マスク（６）を
形成し、該開口（７）から表出する該保護層（５）およ
びその直下の該絶縁層（４）を通して該イオン注入領域
に対して不純物を選択的にイオン注入し、前記イオン注
入工程において用いられた該多層構造マスク（６）にお
ける該中間層（６２）を前記剥離剤を用いて除去し且つ
該レジスト層（６１）を除去したのち該保護層（５）を
選択的に除去して該絶縁層（４）を表出する諸工程を含
むことから構成される。
ジスト層（６１）と該レジスト層（６１）をエツチング
するためのマスクを構成する中間層（６２）とを有して
成る多層構造のマスク（６）を用いて行われる半導体装
置の製造において、半導体装置が形成された基板（１）
の一表面上に絶縁層（４）を形成し、前記中間層（６２
）を除去する際に用いられる剥離剤に対して耐性を有し
且つ該絶縁層（４） とは選択的に除去可能な物質から
成る保護層（５）を該絶縁層（４）上に形成し、該保護
層（５）上に前記レジスト層（６１）および中間層（６
２）を順次形成し、該基板（１）に画定されたイオン注
入すべき領域上において該保護層（５）を選択的に表出
する開口（７）を該前記レジスト層（６１）および中間
層（６２）に順次形成して前記多層構造マスク（６）を
形成し、該開口（７）から表出する該保護層（５）およ
びその直下の該絶縁層（４）を通して該イオン注入領域
に対して不純物を選択的にイオン注入し、前記イオン注
入工程において用いられた該多層構造マスク（６）にお
ける該中間層（６２）を前記剥離剤を用いて除去し且つ
該レジスト層（６１）を除去したのち該保護層（５）を
選択的に除去して該絶縁層（４）を表出する諸工程を含
むことから構成される。
本発明は、多層構造のマスクによる選択的イオン注入法
を用いて製造される半導体装置に関する。
を用いて製造される半導体装置に関する。
イオン注入による埋め込み層の形成、あるいは。
ＲＯＭ （読出し専用メモリ）を構成するＭＯＳ ）
ランジスタの閾値電圧（Ｖ−ｈ）の制御による書込み等
を目的として、 １ＭｅＶないしそれ以上の高エネルギ
ーイオンを絶縁層等を通してイオン注入することが行わ
れている。このような高エネルギーイオンを選択的にイ
オン注入する際のマスクとしては１例えばノボラック樹
脂から成るレジスト層が用いられる。このレジスト層は
、前記高エネルギーイオンを阻止するために、２μ−程
度の比較的大きな層厚が必要とされる。
ランジスタの閾値電圧（Ｖ−ｈ）の制御による書込み等
を目的として、 １ＭｅＶないしそれ以上の高エネルギ
ーイオンを絶縁層等を通してイオン注入することが行わ
れている。このような高エネルギーイオンを選択的にイ
オン注入する際のマスクとしては１例えばノボラック樹
脂から成るレジスト層が用いられる。このレジスト層は
、前記高エネルギーイオンを阻止するために、２μ−程
度の比較的大きな層厚が必要とされる。
一方、半導体集積回路の高密度化にともなって。
ＭＯＳトランジスタ等の素子寸法が縮小され、したがっ
て、前記高エネルギーイオンを注入する領域が微細化す
る。その結果、イオン注入領域に対応する微細な開口を
前記層厚のレジスト層に形成する必要がある。上記の高
エネルギーイオン注入用のマスクを１通常の感光性レジ
ストとフォトリソグラフィにより形成しても、所望の開
口精度を得ることが困難であり、これを解決するものと
して。
て、前記高エネルギーイオンを注入する領域が微細化す
る。その結果、イオン注入領域に対応する微細な開口を
前記層厚のレジスト層に形成する必要がある。上記の高
エネルギーイオン注入用のマスクを１通常の感光性レジ
ストとフォトリソグラフィにより形成しても、所望の開
口精度を得ることが困難であり、これを解決するものと
して。
二層（Ｂｉ−１ｅｖｅｌ）または三層（Ｔｒｉ−１ｅｖ
ｅｌ）の多層構造マスクが登場した。
ｅｌ）の多層構造マスクが登場した。
例えば三層構造のマスクの一般的構造は、ノボラック樹
脂から成る厚いレジスト層上に１例えばスピンオングラ
スと呼ばれる水溶性の珪酸を塗布・乾燥して成る５ｉＯ
１層（中間層）と感光性レジスト層とを積層したもので
ある。感光性レジスト層は１通常のフォトリソグラフ技
術によりパターンニングされ、この感光性レジスト層を
マスクとしてＳｉＯ□中間層をエツチングし１次いで＋
ＳｉＯ□中間層をマスクとする異方性ドライエツチン
グにより。
脂から成る厚いレジスト層上に１例えばスピンオングラ
スと呼ばれる水溶性の珪酸を塗布・乾燥して成る５ｉＯ
１層（中間層）と感光性レジスト層とを積層したもので
ある。感光性レジスト層は１通常のフォトリソグラフ技
術によりパターンニングされ、この感光性レジスト層を
マスクとしてＳｉＯ□中間層をエツチングし１次いで＋
ＳｉＯ□中間層をマスクとする異方性ドライエツチン
グにより。
厚いレジスト層をパターンニングしてイオン注入用のマ
スクが作製される。
スクが作製される。
このようにして得られたマスクを用いて高エネルギーの
イオン注入を行ったのち、 Ｓｉｎｇ中間層およびレジ
スト層を除去する。この除去には１次の二つの方法があ
る。
イオン注入を行ったのち、 Ｓｉｎｇ中間層およびレジ
スト層を除去する。この除去には１次の二つの方法があ
る。
（１）例えば１周知のドライエツチング法を用いて５ｉ
ｎ２中間層を除去し９次いで、多層ｃｐ、あるいはＣＨ
Ｆ、に０□を添加した混合ガスを用いるＲＩＥ（リアク
ティブイオンエツチング）法によりレジスト層を除去す
る。
ｎ２中間層を除去し９次いで、多層ｃｐ、あるいはＣＨ
Ｆ、に０□を添加した混合ガスを用いるＲＩＥ（リアク
ティブイオンエツチング）法によりレジスト層を除去す
る。
（２）レジスト層を溶剤により溶解することにより。
ＳｉＯ□中間層を同時に剥離する。（いわゆるリフトオ
フ法） しかし、従来は、上記において次のような問題があった
。
フ法） しかし、従来は、上記において次のような問題があった
。
■前者においては、一般に下地の絶縁層が５ｉｏｚを主
成分として成るため、 Ｓｉｎ、中間層を除去する際に
、イオン注入マスクの開口内に表出する下地絶縁層が侵
食される。その結果、絶縁層の厚さが減少し、この上に
配線を形成した場合に絶縁不良が生じたり、絶縁層表面
に凹凸が生じ、この絶縁層上に形成された配線層に凹凸
部段差によるカバレッジ不良を生じ、配線抵抗の増大や
断線を生じたり、また、絶縁層の侵食が大きい場合には
、基板上の半導体回路が露出してしまう。
成分として成るため、 Ｓｉｎ、中間層を除去する際に
、イオン注入マスクの開口内に表出する下地絶縁層が侵
食される。その結果、絶縁層の厚さが減少し、この上に
配線を形成した場合に絶縁不良が生じたり、絶縁層表面
に凹凸が生じ、この絶縁層上に形成された配線層に凹凸
部段差によるカバレッジ不良を生じ、配線抵抗の増大や
断線を生じたり、また、絶縁層の侵食が大きい場合には
、基板上の半導体回路が露出してしまう。
■後者においては、レジスト層が溶解されることにより
剥離したＳｉＯ□中間層の微小な残渣が、下地絶縁層表
面に再付着して表面に微小な凹凸が生じる。その結果、
この上に配線を形成した場合に導通不良や断線等の障害
を生じる。
剥離したＳｉＯ□中間層の微小な残渣が、下地絶縁層表
面に再付着して表面に微小な凹凸が生じる。その結果、
この上に配線を形成した場合に導通不良や断線等の障害
を生じる。
本発明は、上記従来の問題点を解決し、三層構造マスク
の下地絶縁層の絶縁不良や１その上に形成された配線の
導通不良や断線等の発生を防止することを目的とする。
の下地絶縁層の絶縁不良や１その上に形成された配線の
導通不良や断線等の発生を防止することを目的とする。
上記目的は、イオン注入におけるイオンを阻止可能な厚
さを有するレジスト層（６１）と該レジスト層（６１）
をエツチングするためのマスクを構成する中間層（６２
）とを有して成る多層構造のマスク（６）を用いて行わ
れる半導体装置の製造において、半導体装置が形成され
た基板（１）の一表面上に絶縁層（４）を形成する工程
と、前記中間層（６２）を除去する際に用いられる剥離
剤に対して耐性を有し且つ該絶縁層（４）とは選択的に
除去可能な物質から成る保護層（５）を該絶縁層（４）
上に形成する工程と、該保護層（５）上に前記レジスト
層（６１）および中間層（６２）を順次形成する工程と
、該基板（１）に画定されたイオン注入すべき領域上に
おいて該保護層（５）を選択的に表出する開口（７）を
該前記レジスト層（６１）および中間層（６２）に順次
形成して前記多層構造マスク（６）を形成する工程と、
該開口（７）から表出する該保護層（５）およびその直
下の該絶縁層（４）を通して該イオン注入領域に対して
不純物を選択的にイオン注入する工程と、前記イオン注
入工程において用いられた該多層構造マスク（６）にお
ける該中間層（６２）を前記剥離剤を用いて除去し且つ
該レジスト層（６１）を除去したのち該保護層（５）を
選択的に除去して該絶縁層（４）を表出する工程とを含
むことを特徴とする本発明に係る半導体装置の製造方法
によって達成される。
さを有するレジスト層（６１）と該レジスト層（６１）
をエツチングするためのマスクを構成する中間層（６２
）とを有して成る多層構造のマスク（６）を用いて行わ
れる半導体装置の製造において、半導体装置が形成され
た基板（１）の一表面上に絶縁層（４）を形成する工程
と、前記中間層（６２）を除去する際に用いられる剥離
剤に対して耐性を有し且つ該絶縁層（４）とは選択的に
除去可能な物質から成る保護層（５）を該絶縁層（４）
上に形成する工程と、該保護層（５）上に前記レジスト
層（６１）および中間層（６２）を順次形成する工程と
、該基板（１）に画定されたイオン注入すべき領域上に
おいて該保護層（５）を選択的に表出する開口（７）を
該前記レジスト層（６１）および中間層（６２）に順次
形成して前記多層構造マスク（６）を形成する工程と、
該開口（７）から表出する該保護層（５）およびその直
下の該絶縁層（４）を通して該イオン注入領域に対して
不純物を選択的にイオン注入する工程と、前記イオン注
入工程において用いられた該多層構造マスク（６）にお
ける該中間層（６２）を前記剥離剤を用いて除去し且つ
該レジスト層（６１）を除去したのち該保護層（５）を
選択的に除去して該絶縁層（４）を表出する工程とを含
むことを特徴とする本発明に係る半導体装置の製造方法
によって達成される。
多層構造のマスクと下地絶縁層との間に保護層を設け、
多層構造マスクにおけるＳｉＯ□中間層をエツチング除
去する際に前記下地絶縁層が侵食されることを防止する
。これにより、下地絶縁層の層厚の減少や表面における
凹凸の発生がなく、この上に配線を形成した場合の絶縁
不良、あるいは。
多層構造マスクにおけるＳｉＯ□中間層をエツチング除
去する際に前記下地絶縁層が侵食されることを防止する
。これにより、下地絶縁層の層厚の減少や表面における
凹凸の発生がなく、この上に配線を形成した場合の絶縁
不良、あるいは。
前記配線の導通不良や断線が回避される。
以下本発明の実施例を図面を参照して説明する。
第１図は本発明の詳細な説明図であって、同図（ａ）に
示すように２例えばｐ型のシリコン基板１には、ゲート
電極２とｎ型のソース・ドレイン３から成るｎｏｓ ｔ
−ランジスタが形成されている。そして、シリコン基板
１の表面上には、 ５ｉＯｚから成る厚さ約０．２μｍ
の絶縁層４が形成されている。
示すように２例えばｐ型のシリコン基板１には、ゲート
電極２とｎ型のソース・ドレイン３から成るｎｏｓ ｔ
−ランジスタが形成されている。そして、シリコン基板
１の表面上には、 ５ｉＯｚから成る厚さ約０．２μｍ
の絶縁層４が形成されている。
例えば９周知のＣＶＤ （化学気相成長）法を用いて。
上記シリコン基板１表面上に、厚さ約２００人の多結晶
から成るシリコン］ｉ５を前記保護膜として形成する。
から成るシリコン］ｉ５を前記保護膜として形成する。
シリコン層５は１例えば多結晶シリコンから成るターゲ
ットを９周知の平行平板電極型のスパッタリング装置を
用いてアルゴン雰囲気中でスパッタリングして形成すれ
ばよい。
ットを９周知の平行平板電極型のスパッタリング装置を
用いてアルゴン雰囲気中でスパッタリングして形成すれ
ばよい。
次いで、シリコン層５上に５周知のようにして。
三層構造のマスク６を形成する。すなわち、ノボラック
樹脂レジスト溶液（例えば東京応化社製の品番０ＣＲ）
を塗布・乾燥して成る厚さ約１μ霧のレジスト層６１．
水溶性珪酸溶液（例えば東京応化社製の品番０ＣＤ）を
塗布・乾燥して成る厚さ０．２μ−の中間層６２．およ
び、感光性レジスト溶液（例えば東京応化社製の品番０
ＦＰＲ−８６０ＯＡ）を塗布・乾燥して成る感光性レジ
スト層６３を順次積層する。
樹脂レジスト溶液（例えば東京応化社製の品番０ＣＲ）
を塗布・乾燥して成る厚さ約１μ霧のレジスト層６１．
水溶性珪酸溶液（例えば東京応化社製の品番０ＣＤ）を
塗布・乾燥して成る厚さ０．２μ−の中間層６２．およ
び、感光性レジスト溶液（例えば東京応化社製の品番０
ＦＰＲ−８６０ＯＡ）を塗布・乾燥して成る感光性レジ
スト層６３を順次積層する。
次いで９通常のフォトリソグラフ技術を用いて感光性レ
ジスト層６３をパターンニングし、第１図（ハ）に示す
ように、開ロアを形成する。開ロアは。
ジスト層６３をパターンニングし、第１図（ハ）に示す
ように、開ロアを形成する。開ロアは。
後述する高エネルギーイオンが注入される領域。
例えばシリコン基板ｌにおけるゲート電極２直下のチャ
ネル領域に対応しており、開口寸法は９例えば０．７μ
ｍ×２μｍである。
ネル領域に対応しており、開口寸法は９例えば０．７μ
ｍ×２μｍである。
次いで、開ロア内に表出する中間層６２を、感光性レジ
スト層６３をマスクとして選択エツチングする。このエ
ツチングは１例えばＣＦ、またはＣＨＦ ３と０□との
混合ガスをエツチング剤とする周知のドライエツチング
法を用いて行えばよい。このようにして、第１図（Ｃ）
に示すように、開ロアは中間層６２に伸び、その内部に
レジスト層６１が表出する。
スト層６３をマスクとして選択エツチングする。このエ
ツチングは１例えばＣＦ、またはＣＨＦ ３と０□との
混合ガスをエツチング剤とする周知のドライエツチング
法を用いて行えばよい。このようにして、第１図（Ｃ）
に示すように、開ロアは中間層６２に伸び、その内部に
レジスト層６１が表出する。
次いで、感光性レジスト層６３を除去したのち。
中間層６２をマスクとして、シリコン基板１表面に垂直
方向の異方性エツチングを施し、第１図（ｄ）に示すよ
うに、開ロア内に表出するレジスト層６１をエツチング
する。この異方性エツチングは１例えばＣＦ、と０□の
混合ガスをエツチング剤とする周知のリアクティブエツ
チング（ＲＩＥ）法を用いて行えばよい。この異方性エ
ツチングにおいては、シリコン層５はエツチングされず
、ストッパとして機能する。また、このエツチング工程
において、−般に、感光性レジスト層６３もエツチング
されて消失してしまう。
方向の異方性エツチングを施し、第１図（ｄ）に示すよ
うに、開ロア内に表出するレジスト層６１をエツチング
する。この異方性エツチングは１例えばＣＦ、と０□の
混合ガスをエツチング剤とする周知のリアクティブエツ
チング（ＲＩＥ）法を用いて行えばよい。この異方性エ
ツチングにおいては、シリコン層５はエツチングされず
、ストッパとして機能する。また、このエツチング工程
において、−般に、感光性レジスト層６３もエツチング
されて消失してしまう。
上記のようにして開ロアはレジスト層６１に伸び。
三層構造のマスクが完成される。そこで、シリコン基板
１表面金体に１例えば硼素（Ｂ）のようなＰ型不純物を
イオン注入する。このときの加速エネルギーは、硼素イ
オン（Ｂ゛）がシリコン層５．絶縁層４およびゲート電
極２を透過可能であり、かつ、レジスト層６１を透過し
ない範囲の値に選ばれる。シリコン層５と絶縁層４とレ
ジスト層６１が前記の層厚を有し、ゲート電極２の層厚
が０．２μｍであるとすれば、加速エネルギーは１〜２
ＭｅＶの範囲に設定すればよい。同図において符号８
はイオン注入された硼素（Ｂ）を模式的に示す。
１表面金体に１例えば硼素（Ｂ）のようなＰ型不純物を
イオン注入する。このときの加速エネルギーは、硼素イ
オン（Ｂ゛）がシリコン層５．絶縁層４およびゲート電
極２を透過可能であり、かつ、レジスト層６１を透過し
ない範囲の値に選ばれる。シリコン層５と絶縁層４とレ
ジスト層６１が前記の層厚を有し、ゲート電極２の層厚
が０．２μｍであるとすれば、加速エネルギーは１〜２
ＭｅＶの範囲に設定すればよい。同図において符号８
はイオン注入された硼素（Ｂ）を模式的に示す。
上記ののち１周知のＲＩＥ（リアクティブイオンエツチ
ング）法により中間層６２を除去し１次いで周知の０２
を用いるアッシング法およびウェット処理によりレジス
ト層６１を除去する。中間層６２およびレジスト層６１
の除去において、絶縁層４は、第１図（ｅ）に示すよう
に、シリコン層５により保１されているため、侵食され
ない。次いで１周知のＲＩＥ法により、第１図（ｆ）に
示すように、シリコン層５を除去する。この除去におい
て、絶縁層４は侵食されない。したがって、絶縁層４の
層厚に変化は生じず、また、その上表面に凹凸も生じな
い。
ング）法により中間層６２を除去し１次いで周知の０２
を用いるアッシング法およびウェット処理によりレジス
ト層６１を除去する。中間層６２およびレジスト層６１
の除去において、絶縁層４は、第１図（ｅ）に示すよう
に、シリコン層５により保１されているため、侵食され
ない。次いで１周知のＲＩＥ法により、第１図（ｆ）に
示すように、シリコン層５を除去する。この除去におい
て、絶縁層４は侵食されない。したがって、絶縁層４の
層厚に変化は生じず、また、その上表面に凹凸も生じな
い。
次いで、絶縁層４の所定位置にコンタクトホールを形成
したのち、絶縁層４上に９例えばアルミニウム層を堆積
し、これをパターンニングして。
したのち、絶縁層４上に９例えばアルミニウム層を堆積
し、これをパターンニングして。
ソース・ドレイン３に接続する所定形状の配線９を形成
して半導体装置が完成する。
して半導体装置が完成する。
上記におけるシリコン層５から成る保護層は。
中間層６２の除去において下地絶縁層４を保護するため
のものであり、その層厚は、この目的を達成するために
充分な値に選べばよい。また、前記保護層の材料は、中
間層６２と絶縁層４の各々と選択的エツチングが可能で
あり、かつ、イオン注入において不純物イオンが透過可
能なものから選ばれる。中間層６２および絶縁層４がＳ
ｉＯ□から成る場合には、前記保護層の材料としては、
シリコン層以外に５周知のＣＶＤ法によって形成される
５ｉＪ４層を用いることができる。ただし、下地絶縁層
に対する保護効果を保証可能な層厚に設定されることは
言うまでもない。
のものであり、その層厚は、この目的を達成するために
充分な値に選べばよい。また、前記保護層の材料は、中
間層６２と絶縁層４の各々と選択的エツチングが可能で
あり、かつ、イオン注入において不純物イオンが透過可
能なものから選ばれる。中間層６２および絶縁層４がＳ
ｉＯ□から成る場合には、前記保護層の材料としては、
シリコン層以外に５周知のＣＶＤ法によって形成される
５ｉＪ４層を用いることができる。ただし、下地絶縁層
に対する保護効果を保証可能な層厚に設定されることは
言うまでもない。
上記実施例においては、三層構造のマスクを用いる場合
に本発明を適用したが、二層構造のマスクを用いる場合
にも本発明は適用可能である。
に本発明を適用したが、二層構造のマスクを用いる場合
にも本発明は適用可能である。
〔発明の効果〕
本発明によれば、多層構造のマスクを用いて選択的に不
純物をイオン注入して製造される半導体装置における絶
縁層の絶縁不良やこの絶縁層上に形成される配線の導通
不良あるいは断線等の障害が低減され、半導体装置の製
造歩留りおよび信頼性を向上可能とする効果がある。
純物をイオン注入して製造される半導体装置における絶
縁層の絶縁不良やこの絶縁層上に形成される配線の導通
不良あるいは断線等の障害が低減され、半導体装置の製
造歩留りおよび信頼性を向上可能とする効果がある。
第１図は本発明の一実施例の工程説明図である。
図において。
１はシリコン基板、 ２はゲート電極。
３はソース・ドレイン、 ４は絶縁層。
５はシリコン層、 ６は三層構造マスク。
７は開口、 ８は硼素（Ｂ）原子。
９は配線、６１はレジスト層。
６２は中間層、６３は感光性レジスト層である。
本究明の−′Ｘ施例の工程説明図
第１図（での
）
Claims (1)
- 【特許請求の範囲】 イオン注入におけるイオンを阻止可能な厚さを有するレ
ジスト層（６１）と該レジスト層（６１）をエッチング
するためのマスクを構成する中間層（６２）とを有して
成る多層構造のマスク（６）を用いて行われる半導体装
置の製造において、 半導体装置が形成された基板（１）の一表面上に絶縁層
（４）を形成する工程と、 前記中間層（６２）を除去する際に用いられる剥離剤に
対して耐性を有し且つ該絶縁層（４）とは選択的に除去
可能な物質から成る保護層（５）を該絶縁層（４）上に
形成する工程と、 該保護層（５）上に前記レジスト層（６１）および中間
層（６２）を順次形成する工程と、 該基板（１）に画定されたイオン注入すべき領域上にお
いて該保護層（５）を選択的に表出する開口（７）を該
前記レジスト層（６１）および中間層（６２）に順次形
成して前記多層構造マスク（６）を形成する工程と、 該開口（７）から表出する該保護層（５）およびその直
下の該絶縁層（４）を通して該イオン注入領域に対して
不純物を選択的にイオン注入する工程と、前記イオン注
入工程において用いられた該多層構造マスク（６）にお
ける該中間層（６２）を前記剥離剤を用いて除去し且つ
該レジスト層（６１）を除去したのち該保護層（５）を
選択的に除去して該絶縁層（４）を表出する工程 とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2791590A JPH03231422A (ja) | 1990-02-07 | 1990-02-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2791590A JPH03231422A (ja) | 1990-02-07 | 1990-02-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03231422A true JPH03231422A (ja) | 1991-10-15 |
Family
ID=12234180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2791590A Pending JPH03231422A (ja) | 1990-02-07 | 1990-02-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03231422A (ja) |
-
1990
- 1990-02-07 JP JP2791590A patent/JPH03231422A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661652B2 (ja) | 通気性耐エッチング層を有する集積回路装置及び製造方法 | |
| US5840624A (en) | Reduction of via over etching for borderless contacts | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| EP0370935B1 (en) | Method of forming conductive lines and studs | |
| US4855252A (en) | Process for making self-aligned contacts | |
| EP0613177A2 (en) | Method for fabricating tungsten local interconnections in high density CMOS circuits | |
| US6207546B1 (en) | Prevent passivation from keyhole damage and resist extrusion by a crosslinking mechanism | |
| US5882992A (en) | Method for fabricating Tungsten local interconnections in high density CMOS circuits | |
| JPH03231422A (ja) | 半導体装置の製造方法 | |
| JPH0352254A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100324595B1 (ko) | 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법 | |
| JPS61107742A (ja) | 半導体装置 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3114196B2 (ja) | 半導体装置 | |
| KR0172553B1 (ko) | 반도체 소자 제조방법 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JP2001176963A (ja) | 半導体装置の製造方法 | |
| JPH04162421A (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPH10189740A (ja) | 半導体装置及びその製造方法 | |
| JPS59155126A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 |