JPS594058A - 配線用金属膜の安定化方法 - Google Patents
配線用金属膜の安定化方法Info
- Publication number
- JPS594058A JPS594058A JP11310282A JP11310282A JPS594058A JP S594058 A JPS594058 A JP S594058A JP 11310282 A JP11310282 A JP 11310282A JP 11310282 A JP11310282 A JP 11310282A JP S594058 A JPS594058 A JP S594058A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal film
- film
- implanted
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は配線用金属膜の安定化方法にかかり、特に半導
体装置の配線用金属薄膜の安定化方法に関する。
体装置の配線用金属薄膜の安定化方法に関する。
（２）技術の背景
半導体装置の配線材としては特にアルミニウム（Ａ文）
を母材としたものが多く利用されている。
を母材としたものが多く利用されている。
このような配線材を多層化して用いる多層集積回路等で
は配線用金属膜を薄膜として集積度を」二げるようにな
されている。
は配線用金属膜を薄膜として集積度を」二げるようにな
されている。
このように配線用金属膜を薄くシていくと第２図に示す
ようなエレクトロマイグレーション等を発生する問題が
あった。
ようなエレクトロマイグレーション等を発生する問題が
あった。
第１図はＬＳＩ化のために半導体装置を３層配線構造と
した概略断面図を示すもので、シリコン基板１上に二酸
化シリコン膜２を形成し、該二酸化シリコン膜２の窓器
は部２ａに第１層目の配線用金属膜３をパターニングし
た後に第１層目のＰ２Ｏ３層を形成後にスルーポール４
ａを形成し第２層目の配線用金属膜５をスパツクし、さ
らに第２層目のＰＳＧ膜６をＣＶＤ法等で成長させ同じ
くスルーホール６ａを開孔後に第３層目の配線用金属膜
７をパターン形成し最後に第３層目の配線用金属膜７上
にバンシベーション膜８を形成してディバイス等が完成
される。このような多層金属配線では配線用金属膜とし
てＡ又−Ｃｕ、Ａ又−３ｉ、Ａ文−〇ｒ等が用いられて
いるが、配線の段切れやＰＳＧｌｌｉｊの絶縁不良等が
発生し、配線用金属膜を薄くしていくと共に該配線用金
属膜に２Ｘ１０’Ａ／−を越す電流を流すと電子と共に
Ａ又の原子が引っ張られて移動し第２図に示すようなエ
レクトロマイグレーシロンの作用で配線用金属膜３の弱
い部分９ａが電流の流れと共に移動して盛り上って突起
部９ｂを配線用金属膜２の表面に生ずる。
した概略断面図を示すもので、シリコン基板１上に二酸
化シリコン膜２を形成し、該二酸化シリコン膜２の窓器
は部２ａに第１層目の配線用金属膜３をパターニングし
た後に第１層目のＰ２Ｏ３層を形成後にスルーポール４
ａを形成し第２層目の配線用金属膜５をスパツクし、さ
らに第２層目のＰＳＧ膜６をＣＶＤ法等で成長させ同じ
くスルーホール６ａを開孔後に第３層目の配線用金属膜
７をパターン形成し最後に第３層目の配線用金属膜７上
にバンシベーション膜８を形成してディバイス等が完成
される。このような多層金属配線では配線用金属膜とし
てＡ又−Ｃｕ、Ａ又−３ｉ、Ａ文−〇ｒ等が用いられて
いるが、配線の段切れやＰＳＧｌｌｉｊの絶縁不良等が
発生し、配線用金属膜を薄くしていくと共に該配線用金
属膜に２Ｘ１０’Ａ／−を越す電流を流すと電子と共に
Ａ又の原子が引っ張られて移動し第２図に示すようなエ
レクトロマイグレーシロンの作用で配線用金属膜３の弱
い部分９ａが電流の流れと共に移動して盛り上って突起
部９ｂを配線用金属膜２の表面に生ずる。
このような現象により雑音、ドリフト等を発生しさらに
は断線の原因となっていた。
は断線の原因となっていた。
（３）従来技術と問題点
上述したエレクトロマイグレーションを防止するための
一つの解決方法としてＡＰＴ （＾ｌｕｍｉｎａＰａｓ
ｓｉｖａｔｅｄ ｄｅｖｔｃｅ Ｔｅｃｈｎｏｌｏｇｙ
）構造の配線用金属膜の処理方法が知られている。
一つの解決方法としてＡＰＴ （＾ｌｕｍｉｎａＰａｓ
ｓｉｖａｔｅｄ ｄｅｖｔｃｅ Ｔｅｃｈｎｏｌｏｇｙ
）構造の配線用金属膜の処理方法が知られている。
この処理方法は化成処理によって第３図に示すように配
線用金属膜３の周辺は多孔性へ又２０３１０となし、上
面は緻密なＡ又２０３ １１を形成することでエレクト
ロマイグレーションの発生を防止しているが次のような
問題点があった。
線用金属膜３の周辺は多孔性へ又２０３１０となし、上
面は緻密なＡ又２０３ １１を形成することでエレクト
ロマイグレーションの発生を防止しているが次のような
問題点があった。
＋ａ）化成処理の再現性が悪く制御性に乏しい。
ｆｂｌ化成処理速度がパターン形状に依存し、大面積の
パターンと小面積のパターンでは処理速度が異なって均
一な化成処理ができない。
パターンと小面積のパターンでは処理速度が異なって均
一な化成処理ができない。
等の弊害があった。
（４）発明の目的
本発明は上記従来の欠点に鑑み、エレクトロマイグレー
ションの発生しない配線用金属膜を得る・方法を提供す
ることを目的とするものである。
ションの発生しない配線用金属膜を得る・方法を提供す
ることを目的とするものである。
（５）発明の構成
この目的は本発明によれば配線用金属膜表面または裏面
の全部或いは一部に酸素または／及び窒素をイオン注入
させてなることを特徴とする配線用金属膜の安定化方法
を提供することで達成される。
の全部或いは一部に酸素または／及び窒素をイオン注入
させてなることを特徴とする配線用金属膜の安定化方法
を提供することで達成される。
（６）発明の実施例
以下、本発明の実施例を図面によって説明する。
第４図は本発明の配線用金属膜の安定化方法を示し０．
２μｍ厚配線用金属膜３を二酸化シリコン膜２上にバタ
ーニングした後に該配線用金属膜３表面に酸素０２をイ
オン注入する。このときのイオン注入電圧はＶａ＝２０
ＫｅＶで表面換算ドーズ量は５×１０ｃｍ−’とすると
該配線用金属膜３のＡ文表面１２はＡ又（０工）となり
、従来例で説明した化成処理と同様に表面は硬化しエレ
クトロマイグレーションを防止し得る。
２μｍ厚配線用金属膜３を二酸化シリコン膜２上にバタ
ーニングした後に該配線用金属膜３表面に酸素０２をイ
オン注入する。このときのイオン注入電圧はＶａ＝２０
ＫｅＶで表面換算ドーズ量は５×１０ｃｍ−’とすると
該配線用金属膜３のＡ文表面１２はＡ又（０工）となり
、従来例で説明した化成処理と同様に表面は硬化しエレ
クトロマイグレーションを防止し得る。
第５図は本発明の他の実施例を示すもので０２の代りに
Ｎ２をイオン注入するようにしたものでＡ文の表面１２
だけでなく二酸化シリコン膜２の表面１３にもＮ２をイ
オン注入して表面の安定化を図るようにしたむ−のであ
る。イオン注入するＮ２＋は例えば注入電圧１０Ｋ ｅ
Ｖ、 ドーズ量は１×１０７６ｃｍ ”であり、Ｎ２
の代りに０２のみをイオン注入しても、或いは０２＋と
Ｎ２＋を混合したものであってもよい。かくすれば配線
用金属膜３または二酸化シリコン膜２の表面にはＡ又（
Ｎ工）。
Ｎ２をイオン注入するようにしたものでＡ文の表面１２
だけでなく二酸化シリコン膜２の表面１３にもＮ２をイ
オン注入して表面の安定化を図るようにしたむ−のであ
る。イオン注入するＮ２＋は例えば注入電圧１０Ｋ ｅ
Ｖ、 ドーズ量は１×１０７６ｃｍ ”であり、Ｎ２
の代りに０２のみをイオン注入しても、或いは０２＋と
Ｎ２＋を混合したものであってもよい。かくすれば配線
用金属膜３または二酸化シリコン膜２の表面にはＡ又（
Ｎ工）。
Ａ又（Ｏ，ｘ）またはｓ ｉ ＜ｏｘＮ、）がｉ等られ
る。
る。
上述したＡ文士に例えば０２をイオン注入して行くと表
面はＡ文（０χ）となり絶縁膜化させるために表面に十
の電荷がチャージされイオン注入できなくなる問題が発
生する。そこで本発明にお ゛いては、第６図に
示すように配線用金属膜３の周辺にフィラメントＦを配
設し、フィラメント電源ＦＳよりマイナスの電子を供給
し配線用金属膜３のプラスの電子を中和させるようにし
てイオン注入を行うようになされる。
面はＡ文（０χ）となり絶縁膜化させるために表面に十
の電荷がチャージされイオン注入できなくなる問題が発
生する。そこで本発明にお ゛いては、第６図に
示すように配線用金属膜３の周辺にフィラメントＦを配
設し、フィラメント電源ＦＳよりマイナスの電子を供給
し配線用金属膜３のプラスの電子を中和させるようにし
てイオン注入を行うようになされる。
他の方法としては酸素を切って電子を打ち込む等を行う
ようになせばよい。
ようになせばよい。
第７図は本発明の他の実施例を示すもので配線用金属膜
３の表面Ｉ２だけでなく側面にもＮ２＋または０２＋の
イオン注入を行って側面にＡ文（０ア）またはＡ又（Ｎ
２）硬化層１４を形成したものである。このような側面
イオン注入を行うためにはＸＹステージ上に載置した試
料をすりばち型の動きをするように動かせばよい。
３の表面Ｉ２だけでなく側面にもＮ２＋または０２＋の
イオン注入を行って側面にＡ文（０ア）またはＡ又（Ｎ
２）硬化層１４を形成したものである。このような側面
イオン注入を行うためにはＸＹステージ上に載置した試
料をすりばち型の動きをするように動かせばよい。
第８図は本発明のさらに他の実施例を示すもので配線用
金属膜３の表面１２ば第４図の実施例と同様に０２＋の
イオン注入電圧Ｖ ａ ＝ ２０Ｋ ｅＶでドーズ量５
Ｘ ＩＱ１６ｃｍ−’とし、Ａ文の配線用金属膜３の
厚みがＯ１２μｍであるとすればイオン注入電圧を２０
０Ｋ ｅＶとなしドーズ量を２．５Ｘ １０’ ｃｍ−
’とすれば配線用金属膜３の下面（裏面）１５部分まで
第９図に示すように所定の深さ方向に酸素をイオン注入
することが可能となり、第７図の実施例を併用すればＡ
文の配線用金属膜３のすべての方向をアルミナ等で囲続
することができる。
金属膜３の表面１２ば第４図の実施例と同様に０２＋の
イオン注入電圧Ｖ ａ ＝ ２０Ｋ ｅＶでドーズ量５
Ｘ ＩＱ１６ｃｍ−’とし、Ａ文の配線用金属膜３の
厚みがＯ１２μｍであるとすればイオン注入電圧を２０
０Ｋ ｅＶとなしドーズ量を２．５Ｘ １０’ ｃｍ−
’とすれば配線用金属膜３の下面（裏面）１５部分まで
第９図に示すように所定の深さ方向に酸素をイオン注入
することが可能となり、第７図の実施例を併用すればＡ
文の配線用金属膜３のすべての方向をアルミナ等で囲続
することができる。
第１０図は配線用金属膜３の側壁に配線用金属膜のＡ文
を用いて絶縁化する方法を示すものであり第１０図（ａ
ｌの如く基板１上の二酸化シリコン腰２の全面に０．２
μｍ厚のＡ又の薄膜をスパツクし、配線部となる部分に
レジスト１６をパターニングし、次に第１Ｏ図（ｂｌに
示すように０２をイオン注入する。レジスト部分は厚さ
が５０００人〜１μｍの厚さを有するために、レジスト
１６下の配線用金属膜３部分には酸素は注入されないが
レジストの塗布されていない部分３ａは表面からアルミ
ナ化（Ａ又Ｏ工）がすすむ。０．２μｍ厚の配線用金属
膜３のすべての厚みに渡って絶縁化を進めるためには第
１１図に示すようにイオン注入電圧を時間と共に２００
．１００．５０．１０ ＫｅＶと変化させていけば第１
２図のプロフィルに示すように下側（裏面）から順次Ａ
又（０工）化されてレジスト１６の塗布されていない配
線用金属膜部分３ａがアルミナ化して絶縁物となる。こ
のときの合計のドーズ量は〜１０ ′８ａｍ −’ 程
度である。この際、イオン注入により厚みｉｔ Ｏ，２
μｍのものが約２倍程度にふくらみ０．４μｍ厚となる
。
を用いて絶縁化する方法を示すものであり第１０図（ａ
ｌの如く基板１上の二酸化シリコン腰２の全面に０．２
μｍ厚のＡ又の薄膜をスパツクし、配線部となる部分に
レジスト１６をパターニングし、次に第１Ｏ図（ｂｌに
示すように０２をイオン注入する。レジスト部分は厚さ
が５０００人〜１μｍの厚さを有するために、レジスト
１６下の配線用金属膜３部分には酸素は注入されないが
レジストの塗布されていない部分３ａは表面からアルミ
ナ化（Ａ又Ｏ工）がすすむ。０．２μｍ厚の配線用金属
膜３のすべての厚みに渡って絶縁化を進めるためには第
１１図に示すようにイオン注入電圧を時間と共に２００
．１００．５０．１０ ＫｅＶと変化させていけば第１
２図のプロフィルに示すように下側（裏面）から順次Ａ
又（０工）化されてレジスト１６の塗布されていない配
線用金属膜部分３ａがアルミナ化して絶縁物となる。こ
のときの合計のドーズ量は〜１０ ′８ａｍ −’ 程
度である。この際、イオン注入により厚みｉｔ Ｏ，２
μｍのものが約２倍程度にふくらみ０．４μｍ厚となる
。
次に第１０図（Ｃ１に示すようにレジスト１６を除去し
た後にさらに０２＋のイオン注入を行うとレジストが塗
布された部分の配線用金属膜の表面３ｂがＡ文（０え）
化される。このときのイオン注入電圧はＩＯＫ ｅＶで
ドーズ量は〜ＩＱ ｃｍ−’程度である。この結果、
表面３ｂ部分がふくらんで表面を平坦化させることも可
能となる。
た後にさらに０２＋のイオン注入を行うとレジストが塗
布された部分の配線用金属膜の表面３ｂがＡ文（０え）
化される。このときのイオン注入電圧はＩＯＫ ｅＶで
ドーズ量は〜ＩＱ ｃｍ−’程度である。この結果、
表面３ｂ部分がふくらんで表面を平坦化させることも可
能となる。
第１３図に示すものは本発明のさらに他の実施例を示す
ものであり、二酸化シリコン膜２上に全スパッタされた
配線用金属膜３の一部を第１３図（ａ）に示すようにエ
ツチングにより配線領域以外の膜厚を減少させる工程で
は電界エツチングを行うためにエツチングを止める工程
がある。この工程で取り出した半導体装置を第１３図＋
ｂ＋に示すように０２＋を２０Ｋ ｅＶのイオン注入（
ドーズ量〜１０′７■−′）すると配線用金属膜の肉薄
部１８はＡ又（０工）化され、肉薄部１７の表面と側面
にもＡ’１（０１）膜が形成され、肉薄部１８を後で化
学的にエツチングして完全に除去しなくてもよく配線と
なる肉薄部１７と絶縁領域となる肉薄部１８の表面安定
硬化処理と絶縁化を同時に行うことが可能となる。
ものであり、二酸化シリコン膜２上に全スパッタされた
配線用金属膜３の一部を第１３図（ａ）に示すようにエ
ツチングにより配線領域以外の膜厚を減少させる工程で
は電界エツチングを行うためにエツチングを止める工程
がある。この工程で取り出した半導体装置を第１３図＋
ｂ＋に示すように０２＋を２０Ｋ ｅＶのイオン注入（
ドーズ量〜１０′７■−′）すると配線用金属膜の肉薄
部１８はＡ又（０工）化され、肉薄部１７の表面と側面
にもＡ’１（０１）膜が形成され、肉薄部１８を後で化
学的にエツチングして完全に除去しなくてもよく配線と
なる肉薄部１７と絶縁領域となる肉薄部１８の表面安定
硬化処理と絶縁化を同時に行うことが可能となる。
第１４図（ａ）、 （ｂ）、 （ｃｌは本発明の配線用
金属膜の安定化本発明をＭＯ３構成の半導体装置に適用
した場合の製造工程を示すものであり、Ｐ型のシリコン
基板１上に二酸化シリコン膜２とゲート酸化膜２１を有
し、窓開は部にドレイン１９とソース２０のＮ＋層を有
しゲート酸化膜２１上にはポリシリコン層２２が形成さ
れ層間絶縁材としてのＰＳＧ膜２膜外３−ス、ドレイン
の窓Ｍり部を除いて形成されている。
金属膜の安定化本発明をＭＯ３構成の半導体装置に適用
した場合の製造工程を示すものであり、Ｐ型のシリコン
基板１上に二酸化シリコン膜２とゲート酸化膜２１を有
し、窓開は部にドレイン１９とソース２０のＮ＋層を有
しゲート酸化膜２１上にはポリシリコン層２２が形成さ
れ層間絶縁材としてのＰＳＧ膜２膜外３−ス、ドレイン
の窓Ｍり部を除いて形成されている。
次に第１４図ｆｂ）に示すようにソース； ドレインの
窓卵は部に配線用金属膜２４のＡ文をバターニングして
０２＋をイオン注入すると第１４図（Ｃ）に示すように
配線用金属膜２４の表面は０２＋イオンによってＡ又
（Ｏ工）となされ、絶縁化され且つ硬化される。このと
きＰＳＧ膜２膜外３面も酸素の多い層２６が形成される
がこの部分は眉間絶縁に影響を与えるものではない。
窓卵は部に配線用金属膜２４のＡ文をバターニングして
０２＋をイオン注入すると第１４図（Ｃ）に示すように
配線用金属膜２４の表面は０２＋イオンによってＡ又
（Ｏ工）となされ、絶縁化され且つ硬化される。このと
きＰＳＧ膜２膜外３面も酸素の多い層２６が形成される
がこの部分は眉間絶縁に影響を与えるものではない。
（７）発明の効果
本発明は叙上の如く配線用金属膜の表面、側面または裏
面に酸素または／及び窒素を注入することで各面が絶縁
化され、且つ硬化されるので各面を平坦化し、エレクト
ロマイグレーションの発生等を完全に防止することが可
能で薄膜化し得る特徴を有するものである。
面に酸素または／及び窒素を注入することで各面が絶縁
化され、且つ硬化されるので各面を平坦化し、エレクト
ロマイグレーションの発生等を完全に防止することが可
能で薄膜化し得る特徴を有するものである。
第１図は従来の半導体装置を３層配線構造とした概略断
面図、第２図は配線用金属膜がエレクトロマイグレーシ
ョンを起した場合の配線部分の側断面図、第３図はエレ
クトロマイグレーションの発生を防止するための従来の
配線用金属膜の処理方法を説明するための配線部分の側
断面図、第４図は本発明の配線用金属膜の安定化方法を
示す配線部分の側断面図、第５図は本発明の配線用金属
膜と二酸化シリコン膜とを同時に安定化する方法を示す
配線部分の側断面図、第６図は本発明のイオン注入によ
って生ずる配線用金属膜がプラスにチャージされるのを
中和させるための方法を説明するための線図、第７図は
本発明の配線用金属膜の側面を安定化する方法を示す配
線部分の側断面図、第８図は本発明の配線用金属膜の底
面を安定化する方法を示す配線部分の側断面図、第９図
は第８図のイオン注入深さと注入濃度の関係を示す線図
、第１０図（８１，（ｂｌ、 （ｃ＋は本発明の他の実
施例を示すもので配線部分の側面を絶縁化するための工
程を示す側断面図、第１１図は第１０図の配線部分の側
面を絶縁化するためのイオン注入電圧の加え方を説明す
る線図、第１２図は第１０図に示す配線部分の側面がイ
オン注入される状態を示すプロフィル図、第１３図（ａ
ｌ、 （ｂｌは本発明のさらに他の実施例を示す配線部
分の側断面図、第１４図（ａ）、 （ｂｌ、 （Ｃ１は
本発明を半導体装置に適用した場合の工程図である。 ■・・・基板、 ２・・・二酸化シリコン膜、３・・・
配線用金属膜、 １．２，１４，１５゜１７．２５・・
・六叉（０χ）層。
面図、第２図は配線用金属膜がエレクトロマイグレーシ
ョンを起した場合の配線部分の側断面図、第３図はエレ
クトロマイグレーションの発生を防止するための従来の
配線用金属膜の処理方法を説明するための配線部分の側
断面図、第４図は本発明の配線用金属膜の安定化方法を
示す配線部分の側断面図、第５図は本発明の配線用金属
膜と二酸化シリコン膜とを同時に安定化する方法を示す
配線部分の側断面図、第６図は本発明のイオン注入によ
って生ずる配線用金属膜がプラスにチャージされるのを
中和させるための方法を説明するための線図、第７図は
本発明の配線用金属膜の側面を安定化する方法を示す配
線部分の側断面図、第８図は本発明の配線用金属膜の底
面を安定化する方法を示す配線部分の側断面図、第９図
は第８図のイオン注入深さと注入濃度の関係を示す線図
、第１０図（８１，（ｂｌ、 （ｃ＋は本発明の他の実
施例を示すもので配線部分の側面を絶縁化するための工
程を示す側断面図、第１１図は第１０図の配線部分の側
面を絶縁化するためのイオン注入電圧の加え方を説明す
る線図、第１２図は第１０図に示す配線部分の側面がイ
オン注入される状態を示すプロフィル図、第１３図（ａ
ｌ、 （ｂｌは本発明のさらに他の実施例を示す配線部
分の側断面図、第１４図（ａ）、 （ｂｌ、 （Ｃ１は
本発明を半導体装置に適用した場合の工程図である。 ■・・・基板、 ２・・・二酸化シリコン膜、３・・・
配線用金属膜、 １．２，１４，１５゜１７．２５・・
・六叉（０χ）層。
Claims (5)
- （１）配線用金属膜表面または裏面の全部或いは一部に
酸素または／及び窒素をイオン注入させてなることを特
徴とする配線用金属膜の安定化方法。 - （２）配線用金属膜の側面に酸素または／及び窒素をイ
オン注入させてなることを特徴とする特許請求の範囲第
１項記載の配線用金属膜の安定化方法。 - （３）配線用金属膜の厚みに応じたイオン注入電圧を選
択して該配線用金属膜の裏面を安定化してなることを特
徴とする特許請求の範囲第１項記載の配線用金属膜の安
定化方法。 - （４）配線用金属膜の厚みに応じたイオン注入電圧を厚
み方向に変化させて該配線用金属膜の厚み方向を絶縁化
してなることを特徴とする特許請求の範囲第１項記載の
配線用金属膜の安定化方法。 - （５）イオン注入によって被照射物にチャージされる電
荷を中和させる手段を配してなる特許請求の範囲第１項
記載の配線用金属膜の安定化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11310282A JPS594058A (ja) | 1982-06-30 | 1982-06-30 | 配線用金属膜の安定化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11310282A JPS594058A (ja) | 1982-06-30 | 1982-06-30 | 配線用金属膜の安定化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594058A true JPS594058A (ja) | 1984-01-10 |
Family
ID=14603527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11310282A Pending JPS594058A (ja) | 1982-06-30 | 1982-06-30 | 配線用金属膜の安定化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594058A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942138A (en) * | 1987-12-26 | 1990-07-17 | Sharp Kabushiki Kaisha | Ion-implantation of wiring electrodes of a semiconductor device for hillock reduction |
| US5236866A (en) * | 1988-10-25 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | Metal interconnection layer having reduced hillock formation in semi-conductor device and manufacturing method therefor |
| US5300462A (en) * | 1989-02-20 | 1994-04-05 | Kabushiki Kaisha Toshiba | Method for forming a sputtered metal film |
-
1982
- 1982-06-30 JP JP11310282A patent/JPS594058A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942138A (en) * | 1987-12-26 | 1990-07-17 | Sharp Kabushiki Kaisha | Ion-implantation of wiring electrodes of a semiconductor device for hillock reduction |
| US5236866A (en) * | 1988-10-25 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | Metal interconnection layer having reduced hillock formation in semi-conductor device and manufacturing method therefor |
| US5300462A (en) * | 1989-02-20 | 1994-04-05 | Kabushiki Kaisha Toshiba | Method for forming a sputtered metal film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087229A (en) | Composite semiconductor gate dielectrics | |
| US3769109A (en) | PRODUCTION OF SiO{11 {11 TAPERED FILMS | |
| US6461933B2 (en) | SPIMOX/SIMOX combination with ITOX option | |
| US4016007A (en) | Method for fabricating a silicon device utilizing ion-implantation and selective oxidation | |
| US20010052618A1 (en) | Semiconductor device having a plurality of gate insulating films of different thicknesses, and method of manufacturing such semiconductor device | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| US5237196A (en) | Semiconductor device and method for manufacturing the same | |
| JP3459658B2 (ja) | 局所的埋込み注入及び分離構成体へ適用可能な超高エネルギ注入用の自己整合型マスキング | |
| JPS594058A (ja) | 配線用金属膜の安定化方法 | |
| JPH0629314A (ja) | 半導体装置及びその製造方法 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JP2502695B2 (ja) | 半導体装置の製造方法 | |
| JPH04291768A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS5923522A (ja) | ドライエツチング方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPH0382082A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPS60202943A (ja) | 絶縁膜の形成方法 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 | |
| JPS61269329A (ja) | 半導体装置の製造方法 | |
| JPS6249644A (ja) | 半導体装置の製造方法 | |
| JPS5856435A (ja) | 半導体装置の製造方法 | |
| JPH03214727A (ja) | 半導体装置の製造方法 | |
| JPS62128116A (ja) | 半導体装置の製造方法 |