JPH0452477B2

JPH0452477B2 -

Info

Publication number: JPH0452477B2
Application number: JP57226228A
Authority: JP
Inventors: Takeshi Mitarai
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1982-12-24
Filing date: 1982-12-24
Publication date: 1992-08-21
Also published as: JPS59125787A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はメモリにプリセツトされた楽音情報
を読出して再生放音する自動演奏装置に関する。

〔従来技術〕

従来からメロデイ等の楽音を自動演奏する自動
演奏装置が実用化されているが、この種の自動演
奏装置は、演奏者がキーボードなどを自分で操作
してメモリにメロデイなどの楽音情報をプリセツ
トし、それを再生放音している。そして一般にこ
のような装置にはテンポボリユームも装備されて
おり、順転方向の再生スピードを変化させうるよ
うにして、自分の好みのテンポで自動演奏をして
いた。そして、更に自動演奏を充実するために再
生途中で任意の楽音データを訂正（編集作業）す
る装置も考案されている。

〔従来技術の問題点〕

従来装置においては、例えば編集作業をするた
めには、その都度イニシヤルセツトして、曲の最
初から自動演奏を行わせ、所望の位置にてストツ
プし、任意の楽音情報を挿入したりあるいは訂正
したりなどしなければならず、操作上不便であつ
た。

〔発明の目的〕

編集作業時における訂正個所の検索を容易と
し、したがつて編集作業がしやすくなり、編集訂
正スピードが大巾にアツプできるようにした自動
演奏装置を提供することである。〔発明の要点〕楽音情報の再生方向を順転、逆転いずれでもと
り得るようにして、自動演奏が行なえるように
し、特に、編集作業を簡便なものとならしめるこ
とである。

〔第１実施例〕以下、図面を参照してこの発明の実施例を説明
する。第１図ないし第６図は第１実施例を示す。
而して第１図は自動演奏機能を備えた電子楽器の
全体構成を示す回路図である。鍵盤スイツチ部１
には複数の鍵と、音色、ビブラート、サステイ
ン、ステレオの音像定位、ノーマルリズム、フイ
ルインリズム、自動伴奏等、各種効果を得るため
の各種スイツチが備えられており、更に自動演奏
のためのスイツチが設けられている。例えばリセ
ツトスイツチ１Ａ、リバーススイツチ１Ｂ、レコ
ードスイツチ１Ｃ、エンドキー１Ｄ等であり、こ
れらの機能については後述する。そしてCPU（中
央処理装置）２は周期的にバスラインＢ１を介し
てキースキヤン信号を出力して鍵盤スイツチ部１
をスキヤンし、またこれに応じて鍵盤スイツチ部
１からは各鍵やスイツチからの出力信号が出力し
てバスラインＢ２を介しCPU２に与えられる。
CPU２はこれに対して例えば楽音作成部３に対
しバスラインＢ３を介し楽音生成指令情報を与
え、メロデイや自動伴奏の楽音信号を作成させ、
それを定位制御部４に供給させる。またCPU２
は後述するRAM（ランダムアクセスメモリ）５
内プリセツトされている音像定位情報にしたがつ
た制御情報をバスラインＢ４に出力して前記音像
定位制御部４へ与え、前記楽音信号に対する音像
定位を設定させて左右のスピーカ６Ｒ，６Ｌへ対
応する信号を出力させ、楽音を放音される。

RAM５は、CPU２がバスラインＢ５を介して
アドレスレジスタ７に供給するアドレス制御情報
にしたがつてデータの読出し、書込みの各動作を
制御される。そしてCPU２とRAM５間ではバス
ラインＢ６を介しデータの授受が行われる。この
場合、RAM５には楽曲の音高、音長、休符を示
す楽音情報（以後、便宜上メロデイ情報と称す
る）と、音色、ビブラート、サステイン、音像定
位、フイルインリズムのオン、オフ等の各種の効
果を得るための演奏情報とが異なるエリアに夫々
記憶される。そしてアドレスレジスタ７には前記
メロデイ情報と演奏情報との各々に対して１づつ
独立したアドレスカウンタが設けられており、こ
れにより自動演奏時には、前記メロデイ情報と演
奏情報とがメロデイ進行にしたがつて並列的に且
つ同時に読出され自動演奏が行えるようになつて
いる。

録音部８はCPU２からバスラインＢ７を介し
与えられる時間情報（データD₇〜D₀）および再
生部９からバスラインＢ１１を介し与えられる時
間情報（データTD₇〜TD₀）から音長を表わす時
間情報（データI₇〜I₀）を作成し、バスラインＢ
８を介しCPU２へ供給し、RAM５へ前記メロデ
イ情報または演奏情報として書込ませる。

再生部９はRAM５から再生時に読出される前
記メロデイ情報および演奏情報にしたがつた情報
をCPU２からバスラインＢ９を介し与えられて
再生処理のためのデータを作成し、それをバスラ
インＢ１０を介しCPU２に与え、また前述した
ように録音時においては録音部８に対し時間情報
を与える。なお、CPU２はこの電子楽器のすべ
ての動作を制御するプロセツサであり、その詳細
については説明省略する。また前記録音部８、再
生部９は共に、前記アドレスカウンタを２つ設け
たことと同一理由により、同一回路が２つ設けら
れ、夫々独立して動作するようになつている。

次に前記録音部８の構成を第２図により説明す
る。pRラツチ１１には通常は再生部９内の後述
するUP／downカウンタの計数出力がデータ
TD7〜TD0としてトランスフアゲート群１２を
介し入力し、CPU２が信号LATを出力するとき
それをラツチする。また再生時に一時再生動作が
停止されてリバーススイツチ１Ｂの操作により巻
き戻しが行われ、次いであらたな録音が開始され
たときには、PRラツチ１１のラツチデータが
CPU２を介して前記再生部８内の後述するフル
アダーへ送出されると共に、逆にそのときの前記
フルアダーの出力データがCPU２を介しデータ
D₇〜D₀として、トランスフアーゲート群１３を
更に介しPRラツチ１１へラツチされる。そして
PRラツチ１１へラツチされたデータは減算器１
４のＢ入力端子（B₇〜B₀へ印加される。また減
算器１４のＡ入力端子（A₇〜A₀）には前記デー
タTD₇TD₀が入力する。而して減算器１４はＡ入
力端子の入力データからＢ入力端子の入力データ
を減算し、その結果データI₇〜I₀をCPU２を介し
RAM５へ送出し記憶させる。このデータI₇〜I₀
はメロデイ情報の場合にはキーオン時間およびキ
ーオフ時間を与える時間データを示し、他方、効
果の前記演奏情報の場合にはその効果の発生期間
を示す時間データである。なお、トランスフアー
ゲート群１２はCPU２が出力する信号CHをイン
バータ１５を介してそのゲートに印加され、また
トランスフアーゲート群１３は信号CHをそのゲ
ートに直接印加されて共にゲート制御される。

次に前記再生部９の構成を第４図を参照して説
明する。UP／downカウンタ１７は８ビツト構成
のカウンタであり、CPU２が録音や再生の開始
時にクリア信号CLRを出力してクリアされたの
ちは、テンポ発振器１８が出力する信号にもとづ
くクロツクを計数する計数動作を行う。

茲で、前記テンポ発振器１８の発振出力の周波
数はテンポボリユーム１９によつて可変であり、
そしてテンポ発振器１８の出力はアンドゲート２
０に入力する。このアンドゲート２０の他端には
テンポストツプスイツチESWの出力が入力して
ゲート制御を行われ、而してアンドゲート２０の
出力はＴ型フリツプフロツプ２１およびトランス
フアーゲート２３に入力する。またフリツプフロ
ツプ２１のセツト出力はＴ型フリツプフロツプ２
２およびトランスフアーゲート２４に入力する。
更にフリツプフロツプ２２のセツト出力はトラン
スフアーゲート２４に入力する。そしてトランス
フアーゲート２３，２４，２５の各ゲートには
夫々、何れか１個のみがオン状態となる三連ロツ
ク式スイツチからなるテンポ加速スイツチCSW、
ノーマルスイツチFSW、スローテンポスイツチ
DSWの各出力が印加され、ゲート制御される。
そして各トランスフアーゲート２３，２４，２５
の各出力が前記クロツクとしてUP／downカウン
タ１７により計数される。而してフリツプフロツ
プ２１，２２は分周回路を形成し、テンポ発振器
１８の出力に対してフリツプフロツプ２１，２２
の各出力は夫々、その周波数が1/2，1/4となつて
いる。

アツプダウンカウンタ１７のアツプカウント動
作およびダウンカウント動作の制御は夫々、フリ
ツプフロツプ２６のセツト出力信号UPに
よつて行われる。即ち、フリツプフロツプ２６の
セツト入力端子Ｓ、リセツト入力端子Ｒには
夫々、二連ロツク式スイツチから成る順転スイツ
チBSW、逆転スイツチASW（第１図のリバース
イツチ１Ｂと同一）の各出力が入力している。そ
してUP／dowNカウンタ１７の各ビツト出力は
対応する排他的オアゲート２７₇〜２７₀の各一端
に入力するほか、データTD₇TD₀として録音部８
へ送出される。また排他的オアゲート２７₇〜２
７₀の各他端には、容量８ビツトのNEラツチ２８
の対応する各ビツト出力が入力している。そして
排他的オアゲート２７₇〜２７₀の各出力はノアゲ
ート２９に入力し、更にノアゲート２９の出力は
一致信号としてCPU２へ供給される。即ち、排
他的オアゲート２７₇〜２７₀およびノアゲート２
９は一致回路を形成している。

前記NEラツチ２８はCPU２がラツチクロツク
を出力するときにフルアダー３０のＳ出力端子S₇
〜S₀からの加算または減算の結果データがラツチ
される。またNEラツチ２８は、録音動作および
再生動作の開始時においてはCPU２が出力する
クリア信号CLRを印加されてクリアされる。前
記フルアダー３０のＡ入力端子A₇〜A₀にはNEラ
ツチ２８のラツチデータがトランスフアーゲート
群３１を介し帰還し入力する。またＢ入力端子
B₇〜B₀には排他的オアゲート３２₇〜３２₀の出
力が入力し、更にキヤリー入力端子C_INにはアン
ドゲート３３の出力がインバータ３４、トランス
フアーゲート３５を介し入力している。而して排
他的オアゲート３２₇〜３２₀の各一端には録音部
８内のPRラツチ１１からの時間データが再生時
に巻き戻しを行つたのち訂正のためのあらたな録
音動作を行うときの鍵操作に応じて入力する。ま
た各他端には前記アンドゲート３３の出力がイン
バータ３４、トランスフアーゲート３５を介し印
加されている。

アンドゲート３３にはフリツプフロツプ２６の
セツト出力およびCPUが出力する信号Ｒが入力
している。この信号Ｒは通常は“１”として出力
され、而して前記録音訂正時に一時的に“０”と
して出力される。そしてアンドゲート３３の出力
はCPU２へ送出される。またトランスフアーゲ
ート群３１およびトランスフアーゲート３５は
CPU２が出力する信号CHRによつてゲート制御
されるが、この信号CHRは録音時に修正を行う
場合に一時的に“０”としてCPU２から出力さ
れる信号である。更に前記トランスフアーゲート
群３１から出力するNEラツチのラツチデータは
再生時のデータ修正時に前記PRラツチ１１へ送
出される。

次に第６図に示すメロデイ進行の曲をRAM５
に録音、再生する動作を説明する。先ず、録音の
場合から説明する。この場合、前記曲のメロデイ
情報の録音を鍵盤スイツチ部１の鍵操作によつて
はじめに行う。そして第３図はこのメロデイ情報
の録音動作を説明するフローチヤートである。

録音開始に際して録音開始スイツチ（図示略）
をオン操作する。而してその出力はバスラインＢ
２を介しCPU２に入力し、CPU２はこれに応じ
て第３図のフローチヤートのステツプRM₁の処
理を行う。即ち、クリア信号CLRをバスライン
Ｂ７，Ｂ９に夫々出力し、PRラツチ１１、NEラ
ツチ２８、UP／downカウンタ１７を夫々クリア
する。次いでCPU２はアドレスレジスタ７内の
メロデイ情報に対するアドレスカウンタに対し、
RAM５のメロデイ情報に対する先頭番地を設定
するためのアドレス制御情報をバスラインＢ５に
出力して設定する（ステツプRM₂）。次にCPU２
はバスラインＢ６にデータNOPを出力してRAM
５の前記先頭番地（０番地）に書込む。而してこ
のデータNOP（NO OPERATION）は楽音発音
を行わない休符同様なデータである。以上はステ
ツプRM₃の処理である。そして次にCPU２はア
ドレスレジスタ７の前記アドレスカウンタ（以下
は単にアドレスレジスタ７で代弁する）を＋１す
るステツプRM₄のインクリメント処理を行い、
１番地を設定する。次にリセツトスイツチ１Ａの
オン操作の有無の判断処理がステツプRM₅によ
つて行われる。而してこのリセツトスイツチ１Ａ
は録音訂正を行う際にオン操作するスイツチであ
り、オンするとステツプRM₁の処理に戻り、初
期状態に設定される。他方、オンされていないと
きにはステツプRM₆に進行し、エンドキー１Ｄ
がオン操作されたか否かが判断される。而してこ
のエンドキー１Ｄはメロデイ情報の入力終了時に
オンしてRAM５に入力した前記メロデイ情報の
最後にエンドコードを書込むためのスイツチであ
り、したがつてエンドキー１Ｄをオンしたとき
（Ｙ「YES」）にはステツプRM₇に進行して上述し
た処理が実行される。然し、いまはエンドキー１
Ｄはオンされないから（Ｎ「N0」）、ステツプ
RM₈に進行し、リバーススイツチ１Ｂ（逆転スイ
ツチASW）がオンされたか否かの判断処理が実
行される。而してオンしたときにはステツプ
RM₉の録音待機状態へ移るための処理が実行さ
れるが、この処理については後に詳細に説明す
る。そしていまは勿論、リバースイツチ１Ｂはオ
ンされていず、ステツプRM₁₀に進行し、鍵操作
の有無が判断される。そして第６図Ａのメロデイ
の第１楽音（例えば音高C₃の楽音）の鍵が録音
開始スイツチと同時にオンされてメロデイ演奏が
開始されるまでの間は、ステツプRM₁₀，RM₅，
RM₆，RM₈，RM₁₀，……が繰返される。そして
C₃の鍵がオンされるとステツプRM₁₁に進行し、
押鍵か離鍵かの判断処理が実行され、押鍵である
からステツプRM₁₂に進行し、CPU２は音高C₃の
キーコードと押鍵データであることを示すために
前記キーコードのMSB（最上位ビツト）にデータ
「０」を付加する処理を実行して楽音情報を算出
する。そしてそれをバスラインＢ３を介し楽音作
成部３へ与え、スピーカ６Ｒ，６Ｌから放音させ
る（ステツプRM₁₃）。次にステツプRM₁₆に進行
し、CPU２は信号CHを“０”に設定して以後の
通常時はトランスフアーゲート群１２を常時開成
させ、且つトランスフアーゲート群１３を常時閉
成させる。これにより再生部９において上述した
ステツプRM₁のクリア処理後、設定テンポのク
ロツクを入力して計数動作（なお、いま順転スイ
ツチBSWはオンされてフリツプフロツプ２６が
セツトされており、アツプカウント動作が実行中
である）を既に実行中であるUP／downカウンタ
１７の計数出力（時間データ）がデータTD₇TD₀
としてバスラインＢ１１、トランスフアーゲート
群１２を介しPRラツチ１１および減算器１４の
Ａ入力端子へ入力されるようになる。そして、減
算器１４は、Ａ入力端への入力データからＢ入力
端へのPRラツチ１１からの入力データを減算し、
この結果を時間データとしてCPU２に出力する。
次いでステツプRM₁₇の処理が実行され、CPU２
はPRラツチ１１に信号LATを印加し、そのとき
入力中のデータをPRラツチ１１にラツチさせ、
そのラツチデータを以後保持させると共に減算器
１４のＢ入力端へ印加させる。次いでステツプ
RM₁₈に進行し、前記時間データ（減算器１４の
両入力端子への入力データは同一値であり、した
がつてそのときの結果データI₇〜I₀は「０」）を
RAM５の前記１番地に書込まれる。なお、この
結果データ「０」を時間データが「０」という意
味で「T0」と示すことにする。また他の時間デ
ータについても同様とする。次にアドレスレジス
タ７は＋１されて２番地を設定され（ステツプ
RM₁₉）、またこのRAM５の２番地に既に算出さ
れている押鍵コード、即ち、前記キーコード
（C₃）と押鍵データ（「０」）が書込まれる（ステ
ツプRM₂₀）。そしてアドレスレジスタ７が＋１
されて３番地が設定され（ステツプRM₂₁）、ス
テツプRM₅に復帰する。

次にステツプRM₅、RM₆，RM₈を介しステツ
プRM₁₀にて前記鍵の離鍵操作が判断されると、
ステツプRM₁₄に進行して前記音高C₃のキーコー
ドと離鍵データであることを示すために前記キー
コードのMSBにデータ「１」を付加する処理を
実行し、離鍵コードを作成する。そしてそれを楽
音作成部３へ送出し、これにより前記音高C₃の
楽音が消音される（ステツプRM₁₅）。次に前記
ステツプRM₁₆を介しステツプRM₁₇に進行する
とPRラツチ１１には前記離鍵操作時のUP／
downカウンタ１７の時間データがあらたにラツ
チされ、以後保持され、且つ減算器１４のＢ入力
端子へ印加される。そして減算器１４は前記離鍵
操作時にＡ入力端子に入力する計時データからＢ
入力端子へ入力中であつた前記押鍵時の計時デー
タを減算してその結果データを得、その時間デー
タをRAM５の３番地へ書込む（ステツプ
RM₁₈）。この場合、このときの時間データは前
記音高C₃の鍵のキーオン時間を表わしている。
そしてステツプRM₁₉，RM₂₀の各処理により
RAM５の４番地に前記離鍵コードが書込まれ
る。そしてステツプRM₂₁により５番地が指定さ
れ、ステツプRM₅に戻る。

次に第２楽音の例えば音高E₃の鍵が押鍵され
るとそのことがステツプRM₁₀で判断され、ステ
ツプRM₁₁を介しステツプRM₁₂に進行してその
押鍵コードが前記音高C₃の鍵操作時同様に算出
される。そしてステツプRM₁₃の処理により音高
E₃の楽音の作成放音が開始される。そしてステ
ツプRM₁₆，RM₁₇，RM₁₈の各処理によりPRラツ
チ１１には前記音高E₃の押鍵時の計時データが
ラツチされると共に、減算器１４ではＡ入力端子
への前記音高E₃の押鍵時の計時データからＢ入
力端子への前記音高C₃の離鍵時の計時データを
減算した結果データが得られ、RAM５の５番地
へ書込まれる。この場合、時間データは前記音高
C₃の鍵のキーオフ時間を表わしている。また前
記ステツプRM₂₀の処理後はステツプRM₂₁によ
りRAM５の次の６番地が指定され、ステツプ
RM₅に戻る。

以下、前記音高E₃の離鍵時の処理は前記音高
C₃の鍵の離鍵時と同様であり、また第６図Ａに
したがつた第３楽音以下の各処理についても同様
である。

次にリバーススイツチ１Ｂがオンされた場合の
ステツプRM₉の処理につき説明する。このリバ
ースイツチ１Ｂ（逆転スイツチASW）は前記メロ
デイ情報の入力時に鍵操作をまちがつたときにオ
ンしてアドレスレジスタ７を所望アドレスまで戻
し、正しいメロデイ情報を録音可能な待機状態に
設定する処理が行われるものであり、例えばい
ま、第６図Ａのフア（第15楽音）の入力後、４分
休符相当のキーオフ時間の経過後にメロデイ情報
の入力ミスに気付いたとする。したがつてそのと
き鍵操作を止め、スローテンポスイツチDSWと
逆転スイツチBSWを同時にオンする。すると逆
転スイツチBSWのオンがステツプRM₈にて判断
され、前記ステツプRM₉内の１番目のステツプ
RM_9aに進行する。而してスローテンポスイツチ
DSWのオンにより再生部９ではトランスフアー
ゲート２５がそれまで開成していたトランスフア
ーゲート２４に替つて開成し、テンポ発振器１８
の出力がフリツプフロツプ２１，２２を介して
UP／downカウンタ１７へ印加されはじめる。ま
た逆転スイツチASWのオンによりフリツプフロ
ツプ２６がリセツトされ、これに応じてUP／
downカウンタ１７にはダウンカウント指令が印
加され、またアンドゲート３３が閉成してその出
力が“０”となる。即ち、UP／downカウンタ１
７はそれ以前より低速のクロツクによりダウンカ
ウント動作を開始し、またインバータ３４の出力
が“１”となつている。そして前記ステツプ
RM_9aの処理によりアドレスレジスタ７の値が−
１され、60番地とされる（なお、前記４分音符入
力処理後には61番地が設定されている）。そして
ステツプRM_9bに進行し、CPU２はアンドゲート
３３の出力“０”に応じて信号CHRを一時的に
“０”として出力する。そしてその時点で前記PR
ラツチ１１にラツチされていた時間データが
CPU２を介し再生部９の排他的オアゲート３２₇
〜３２₀へ送出される（ステツプRM_9c。而してい
ま信号CHRが“０”のため、フルアダー３０の
Ｂ入力端子には前記PRラツチ１１からの時間デ
ータがそのまま入力され、またＡ入力端子にはト
ランスフアーゲート群３１が閉成するためにNE
ラツチ２８からのデータがカツトされてオール
“０”データが入力される。即ち、これに応じて
NEラツチ２８には前記PRラツチ１１からの時間
データがそのままラツチされ、而してこの時間デ
ータは前記４分音符F₃のキーオフ時までの累計
値となつている（ステツプRM_9d）。そしてステ
ツプRM_9eに進み、信号CHRが“１”に戻され
る。次いで後述する第５図Ａの再生処理フローの
ステツプSM₁₂に進行する。そしてこのステツプ
SM₁₂では一致信号が“１”として出力したか否
か、即ち、UP／downカウンタ１７の計数出力が
前記逆転スイツチASWのオン時のアツプカウン
ト中の時間データからNEラツチ２８の時間デー
タまでダウンしたか、即ち、巻き戻されたか否か
が判断され、一致するまでの間、ステツプSM₁₄，
SM₁₈，SM₁₉，SM₂₀（詳細は何れも後述）、
SM₁₂，……が繰返される。そして一致するとス
テツプSM₁₃に進行し、而していまダウンカウン
ト中であり、後述の第５図ＢのステツプSM₂₂に
進行する。このステツプSM₂₂ではRAM５の前記
６０番地から前記４分音符F₃の離鍵コードが読
出される。次にステツプSM₂₃に進み、アドレス
レジスタ７が−１されて59番地が設定される。次
にステツプSM₂₄では離鍵コードが判断され、ス
テツプSM₂₆に進行して発音処理が実行され、第
15楽音の「フア」が発音開始されはじめる。次に
ステツプSM₂₇により59番地から前記「F3」の４
分音符の時間データ（キーオン時間）が読出さ
れ、次に58番地が設定される（ステツプSM₂₈）。
そしてステツプSM₂₉により前記時間データ（キ
ーオン時間）が、この場合には信号CHRが“１”
により全ビツト反転データとしてフルアダー３０
のＢ入力端子に印加され、一方、Ａ入力端子には
NEラツチ２８のラツチデータが印加され、また
キヤリー入力端子C_INへの入力が“１”のためフ
ルアダー３０は減算動作を実行してＡ入力端子へ
の入力データからＢ入力端子への入力データを減
算し、その結果データをNEラツチ２８に出力し
てラツチさせる（ステツプSM₃₀）。

次にステツプSM₁₂に戻り、第14楽音（「D₃」）
の４分音符）に対する処理が前記第15楽音同様に
実行され、その楽音が発音され、以下も同様であ
り、例えば第９楽音（「C₃」の付点８分音符）ま
での楽音が巻き戻し中に発音される。そしてスロ
ー状態で逆方向にメロデイが放音されるのを聞き
ながら現在の楽音の位置を確認する。そして第６
図Ｂに示すように、前記第９楽音まで巻き戻され
てその楽音が放音中に訂正入力開始のために順転
スイツチBSWをオンしたとする。これにより再
生部９ではフリツプフロツプ２６がリセツトされ
る。したがつてUP／downカウンタ１７には最も
低速のクロツクが依然として印加され、またアツ
プカウント指令が入力される。更にアンドゲート
３３が再び開成状態になる。

而して前記順転スイツチBSWのオン操作によ
りステツプSM₁₂からステツプSM₁₃に進行したと
きアツプカウント状態が判断され、ステツプSM₃
に進行してRAM５の34番地から第９楽音の押鍵
コードが読出され、またステツプSM₄にて35番地
が設定される。次にステツプS₅により前記押鍵コ
ードが判断され、ステツプSM₆に進行して第９楽
音が引き続き発音されてゆく。そしてステツプ
SM₈に進み、35番地から第９楽音の時間データ
（キーオン時間）が読出され、またステツプSM₉
では36番地が設定される。そしてステツプSM₁₀，
SM₁₁ではフルアダー３０はＢ入力端子へ入力す
る第９楽音のキーオン時間と、Ａ入力端子へ入力
する第１楽音のキーオン時間から第８楽音のキー
オフ時間までの累計時間データとを加算し、その
結果データをNEラツチ２８へラツチさせる。そ
してステツプSM₁₂に戻り、次に一致信号が出力
するまでの間、前記ステツプSM₁₄，SM₁₈，
SM₂₀，SM₁₂……が繰返され、ゆつくりしたテン
ポで第９楽音が発音される。

前記キーオン時間が過ぎて“１”の一致信号が
出力するとステツプSM₁₃，SM₃，SM₄，SM₅が
実行され、36番地から第９楽音の離鍵コードが読
出され、また37番地が設定され、更に前記離鍵コ
ードが判断されてステツプSM₇に進行し、第９楽
音が消音される。そしてステツプSM₈に進み、37
番地から第９楽音のキーオフ時間が読出され、ま
た38番地が設定され（ステツプSM₉、次いでステ
ツプSM₁₀，SM₁₁により第９楽音のキーオフ時間
までの累計時間データがNEラツチ２８にラツチ
され、ステツプSM₁₂に戻る。そして次に一致信
号（“１”）が出力するまでの間、第９楽音が発音
されず、また前記一致信号が出力すると第10楽音
に対する同様な、ゆつくりしたテンポでの再生処
理が開始される。而して第６図Ｂに示すように、
第13楽音（「Ａ」の４分音符）の発音中において
ノーマルスイツチFSWをオンし、ノーマルテン
ポに戻すまでの間は、各楽音がゆつくりしたテン
ポで再生放音され、メロデイ情報の修正個所が確
実に確認できる。

そして前記位置でノーマルスイツチFSWをオ
ンするとトランスフアーゲート２４が開成し、
UP／downカウンタ１７は通常速度によるアツプ
カウント動作を開始する。そして第14楽音
（「D₃」の４分音符）から訂正入力操作を開始し
てその鍵をオンすると、そのオン操作がステツプ
SM₁₂，SM₁₄，SM₁₈を介しステツプSM₁₉にて判
断され、再び録音状態へ移行するための処理ステ
ツプSM₂₁のステツプSM_21aに先ず進行し、アド
レスレジスタが−１されて53番地が設定される。
次にステツプSM_21bにより信号Ｒが一時的に
“０”とされてアンドゲート３３の出力を“０”
とさせ、即ち、フルアダー３０が減算器に替えら
れる。次にステツプSM_21c，SM_21dの各処理によ
りフルアダー３０は、Ａ入力端子への前記第14楽
音のキーオフ時間までの累計時間データからＢ入
力端子への第13楽音のキーオフ時間を減算し、そ
の結果データをNEラツチ２８へラツチさせる。
次にステツプSM_21e，SM_21fにより信号Ｒが“１”
に戻され、また信号CHが一時的に“１”とされ
る。そのため録音部８ではトランスフアーゲート
群１２が閉成し、且つトランスフアーゲート群１
３が開成し、そしてNEラツチ２８からの時間デ
ータがPRラツチ１１へ送出ラツチされる（ステ
ツプSM_21g）。即ち、PRラツチ１１へは第13楽音
のキーオフ時間までの累計時間データがラツチさ
れたことになる。そしてステツプSM_21hでは信号
CHが再び“０”とされて元の状態にされ、次に
ステツプSM_21iでは53番地に減算器１４の減算
値、即ち、第14楽音をオンしたときに得られる第
13楽音のキーオフ時間がセツトされる。次にステ
ツプSM_21i，SM_21kに進み、第14楽音D₃のオン情
報が54番地にメモリされる。そして、この第14楽
音D₃のキーオン時間をPRラツチ１１にラツチし
た後、ステツプSM_21nに従つて55番地を指定す
る。そしてステツプRM₅に戻り、第15楽音以降
の訂正入力情報が既に述べた通常の動作にしたが
つて録音されてゆく。

以上のようにしてメロデイ情報をRAM５へ書
込んだのちは、各種効果を与える演奏情報を
RAM５の他のエリアに対し、楽譜のメロデイ進
行にしたがつて書込んでゆく。而してこの処理動
作は上述した第３図のフローチヤートによるメロ
デイ情報の場合と同様であり、その詳細は省略す
るが、既に書込んだ前記メロデイ情報が再生放音
され、それを聞きながら行うようになつている。

次に前記メロデイ情報の再生処理について、第
５図Ａ，Ｂのフローチヤートを参照し、説明す
る。

先ず、再生スタートスイツチをオンするとステ
ツプSM₁の処理によりクリア信号が出力し、第４
図のNEラツチ２８とUP／downカウンタ１７が
共にクリアされる。次にステツプSM₂の処理によ
りRAM５に書込まれた前記メロデイ情報に対す
る先頭番地がアドレスレジスタ７に設定される。
そしてRAM５から処理データ「NOP」が読出さ
れ、CPU２へ供給される（ステツプSM₃）。そし
てアドレスレジスタ７が＋１され、１番地が設定
される（ステツプSM₄）。そしてCPU２は前記デ
ータ「NOP」のMSBが“０”か“１”かの判断
処理をステツプSM₅にて行うが、この場合、休符
同様なデータ「NOP」であるからステツプSM₇
に進行して楽音作成部３に対してはキーオフ信号
に相当する制御信号を出力し、まだ楽音作成の実
行を禁止しておく。またステツプSM₈に進むと
RAM５の１番地から時間データ「T0」を読出
し、またアドレスレジスタ７を＋１して２番地を
設定する（ステツプSM₉）。また１番地からの前
記時間データ「T0」をフルアダー３０のＢ入力
端子へ入力し、次いでその結果データをNEラツ
チ２８にラツチさせる（ステツプSM₁₀，SM₁₁）。
而してこの場合、いま順転スイツチBSWがオン
されており、その結果、フリツプフロツプ２６が
セツト状態にあつてアンドゲート３３は開成さ
れ、またUP／downカウンタ１７にはアツプカウ
ント指令が与えられている。そして信号はＲは通
常“１”として出力中であり、そのためアンドゲ
ート３３の出力は通常“１”であり、その信号が
CPU２へ供給されると共にインバータ３４の出
力が通常“０”となつて排他的オアゲート３２₇
〜３２₀の各一端およびフルアダー３０のキヤリ
ー入力端子C_INへ夫々、トランスフアーゲート３
５を介し供給される。なお、信号CHRは通常
“１”として出力されており、したがつてトラン
スフアーゲート３５、またトランスフアーゲート
群３１は通常開成している。

したがつて前記ステツプSM₁₀，SM₁₁では、前
記時間データ「T0」が排他的オアゲート３２₇〜
３２₀により反転されることなくそのままフルア
ダー３０のＢ入力端子へ入力する。一方、Ａ入力
端子へはNEラツチ２８の出力データ（８ビツト
オール“０”データ）がトランスフアーゲート群
３１を介し入力し、したがつてそのときのフルア
ダーの結果データは「０」となり、NEラツチ２
８へラツチされることになる。

次にステツプSM₁₂の判断処理では、ノアゲー
ト２９からの一致信号が“１”レベルで出力した
か否かが判断される。而してこの場合、排他的オ
アゲート２７₇〜２７₀へ夫々、UP／downカウン
タ１７の８ビツトオール“０”データと、NEラ
ツチ２８の８ビツトオール“０”のラツチデータ
が入力しており、したがつて“１”レベルの一致
信号がCPU２へ供給されることによりステツプ
SM₁₃に進行し、而してアツプカウント動作中で
あることが判断されてステツプSM₃に進行するこ
とになる。

次に、ステツプSM₃ではRAM５の２番地から
キーコード「C₃」と押鍵データ「０」、即ち、第
１楽音のデータ「C₃、オン」が読出されてCPU
２へ入力し、またステツプSM₄にてRAM５の３
番地が設定される。そしてステツプSM₅では、前
記押鍵データ「０」が判断され、ステツプSM₆に
進行して楽音作成部３に対しキーコード「C₃」
とキーオン信号が与えられ、その結果、メロデイ
の第１楽音が再生され、スピーカ６Ｒ，６Ｌから
放音開始されることになる。そして次のステツプ
SM₈では、RAM５の３番地から時間データ
「T3」が読出され、またステツプSM₉ではRAM
５の４番地が設定される。そして前記時間データ
「T3」はそのまま、フルアダー３０のＢ入力端子
へ印加される。一方、フルアダー３０のＡ入力端
子へはNEラツチ２８がラツチ中の時間データ
「０」が入力中であり、したがつてフルアダー３
０のそのときの加算結果データは時間データ
「T3」と等しく、それがNEラツチ２８にあらた
にラツチされるほかに排他的オアゲート２７₇〜
２７₀へ印加される（ステツプSM₁₁）。そしてス
テツプSM₁₂に進行し、前記一致信号が“１”レ
ベルで出力したか否かが判断され、而して“１”
レベルで出力するまでの間、ステツプSM₁₄に先
ず進行してUP／down信号の反転の有無、即ち、
いまの場合、逆転スイツチASWがオンされたか
否かが判断され、オンされていす、「N0」である
からステツプSM₁₈に進行し、メロデイ情報の訂
正録音中か否かが判断され、「N0」であるから更
にステツプSM₂₀に進行し、リセツトスイツチ１
Ａがオンされたか否かが判断され、これも「N0」
であるからステツプSM₁₂に復帰する各処理が
夫々繰返し実行される。

そして前記キーコード「C₃」の第１楽音のオ
ン時間（時間データT3）が経過し、“１”レベル
の一致信号が出力すると、ステツプSM₁₃に進行
し、次いでステツプSM₃に進行し、RAM５の４
番地からキーコード「C₃」と離鍵データ「１」、
即ち、データ「C₃、オフ」が読出される。また
ステツプSM₄ではRAM５の５番地が設定され
る。そしてステツプSM₅では前記離鍵データ
「１」が判断され、ステツプSM₇に進行して楽音
作成部３に対しキーコード「C₃」とキーオフ信
号が与えられ、前記第１楽音の放音が停止され
る。次にステツプSM₈によりRAM５の５番地か
ら時間データ「T1」が読出され、またステツプ
SM₉ではRAM５の６番地が設定される。そして
ステツプSM₁₀，SM₁₁により前記時間データ
「T1」がフルアダー３０のＢ入力端子へそのまま
入力し、而してそのときＡ入力端子には前回の結
果データの時間データ「T3」が入力しているか
ら、フルアダー３０から出力する加算結果データ
は「T4」となり、NEラツチ２８にあらたにラツ
チされるほかに排他的オアゲート２７₇〜２７₀へ
印加される。そしてステツプSM₁₂に進行し、
UP／downカウンタ１７の計数値が時間データ
「T4」までアツプして“１”の一致信号が出力す
るまでの間、前述したステツプSM₁₄，SM₁₈，
SM₂₀，SM₁₂，……の各処理が繰返され、而して
この間、前記第１楽音は消音していてキーオフ中
となつている。また“１”レベルの一致信号が出
力するとステツプSM₁₃に進行し、更にステツプ
SM₃に進行する。

以上で前記第１楽音に対する再生処理が終了
し、また以後は上述同様にして第２楽音に対する
再生処理が開始され、更に第３楽音以下について
も同様である。そして効果を与える他の楽音情報
も、第５図Ａ，Ｂ同様なフローチヤートの処理に
よつてメロデイ進行にしたがつて再生される。

〔第２実施例〕次に第７図および第８図を参照して第２実施例
を説明する。この第２実施例は、第１実施例では
逆転スイツチASW等、６個のスイツチが設けら
れていたことに対し、スイツチの数を４個にして
構成を簡単にしたものであり、発明の目的、機能
については第１実施例と全く同一である。そして
第７図に示すように、再生部９の一部の構成が第
４図のものと異なり、他の部分については同一で
ある。したがつて同一部については同一番号を付
し説明を省略する。

第７図において、逆転スイツチ（REVERSEス
イツチ）ASWの一端にはプラスの電圧V_DDが印
加され、またその出力はインバータ４１を介しト
ランスフアーゲート４２のゲートに印加されてい
る。このトランスフアーゲート４２の入力側には
前記電圧V_DDが“１”信号として入力され、また
その出力は前記信号UPとしてUP／down
カウンタ１７に印加されている。

前記アンドゲート２０の出力はフリツプフロツ
プ２１、トランスフアーゲート４３、４４に入力
し、而して該トランスフアーゲート４３，４４の
出力は高速のクロツクとしてUP／downカウンタ
１７に印加される。またフリツプフロツプ２１の
セツト出力はフリツプフロツプ２２に入力するほ
か、トランスフアーゲート４５，４６を介し、通
常速度のクロツクとしてUP／downカウンタ１７
へ印加される。更にフリツプフロツプ２２のセツ
ト出力はトランスフアーゲート４７を介し低速の
クロツクとしてUP／downカウンタ１７へ印加さ
れる。而して前記高速、通常、低速の各クロツク
の周波数関係は第１実施例と同一である。

一方、順転スイツチBSWの出力および前記逆
転スイツチの出力（信号α）が共にオアゲート４
８に入力し、またその出力はトランスフアーゲー
ト４４，４６の各ゲートに直接またはインバータ
５０を介し印加されるほか、アンドゲート４９に
入力する。またあらたに設けられたポーズスイツ
チGSWの出力が前記アンドゲート４９，インバ
ータ５１に入力し、而してアンドゲート４９の出
力はトランスフアーゲート４７のゲートに印加さ
れ、またインバータ５１の出力はトランスフアー
ゲート４３，４５の各ゲートに夫々印加されてい
る。

上述したスイツチ構成により、逆転スイツチ
ASWをオンしているときにはインバータ４１の
出力“０”によりトランスフアーゲート４２が閉
成し、したがつてその出力は“０”の信号UP
DWNとなり、ダウンカウント指令がUP／down
カウンタ１７に印加されることになり、逆転、即
ち、巻き戻しが第１実施例同様、実行可能とな
る。他方、逆転スイツチASWをオフすると、イ
ンバータ４１の出力“１”によりトランスフアー
ゲート４２が開成され、“１”の信号UPと
なり、アツプカウント指令となつて順転が実行可
能となる。

他方、テンポストツプスイツチESWの機能は
第１実施例と同一であり、そのオン時にはクロツ
クがUP／downカウンタに入力し、他方、オフ時
にはクロツクの入力が禁止されて録音、再生の処
理は不能となる。

更にテンポスイツチESWのオン時においてポ
ーズスイツチGSWをオンしていた場合、トラン
スフアーゲート４３，４５が閉成し、且つアンド
ゲート４９が開成する。したがつてこのときには
順転スイツチBSW、逆転スイツチASWを共にオ
フしておくとクロツクの出力がなく、UP／down
カウンタ１７の動作が停止し、即ち、ポーズ状態
となる。他方、このとき順転スイツチBSWのみ
をオンするとアンドゲート４９の出力“１”によ
りトランスフアーゲート４７が開成し、低速のク
ロツクが出力してアツプカウント動作が行われ
る。またこのとき逆転スイツチASWのみをオン
しておくと同様にアンドゲート４９の出力が
“１”となり、低速のクロツクによるダウンカウ
ント動作が実行される。

またテンポスイツチESWのオン時においてポ
ーズスイツチGSWをオフしておくと、トランス
フアーゲート４３，４５が開成し、且つアンドゲ
ート４９が閉成する。したがつてこのとき、順転
スイツチBSWをオンするとトランスフアーゲー
ト４４が開成し、高速のクロツクが出力して順方
向への早送りが行える。他方、逆転スイツチ
BSWをオンすると同時に高速のクロツクが出力
し、逆方向への早送りが行える。

第８図Ａ，Ｂは第６図Ａ，Ｂと同一メロデイ進
行のものを同様に訂正する際のスイツチ操作を示
したものであり、その場合、第１実施例と同一動
作が実行される。まず、第15番目の楽音F₃がオ
フされた後、PAUSE スイツチG_SWをオンし、
録音を一時停止させる。そして、逆転スイツチ
ASWをオンし、ゆつくりとしたテンポで逆再生
処理が開始される。そして前記第９番目の楽音
C₃が放音中に、逆転スイツチASWをオフし、再
び逆再生を停止させる。次に逆転スイツチBSW
をオンし、ゆつくりとしたテンポで再生処理を開
始させる。その後、第13番目の楽音A₃が放音中
の時、順転スイツチBSWをオフして再生を停止
させる。そして、PAUSE スイツチGSWをオフ
し、ノーマルなテンポの再生状態を開始させる。
その後の動作は第１実施例と同様である。この第
２実施例ではポーズ機能が更に付加できるため、
再生方向の切換時、再生速度の変化時に一度再生
を停止させ、訂正箇所を確認しながら実行できる
ため更に確実に訂正を伝える効果がある。

なお、前記実施例では、メロデイ情報につい
て、自動演奏の方向を順転、逆転ともに選択出来
るようにしたが、例えば、コード情報にもとづく
自動演奏についても同様の処理を行えることは勿
論である。また、２チヤンネル以上のメモリ領域
を有して、例えばメロデイ情報が２つ以上記憶出
来るようにし、同時に２つ以上のメロデイの自動
演奏が可能なものにおいても、２チヤンネル以上
の自動演奏の方向を同時に順転、逆転させるよう
にしてもよい。また、メロデイとコードの同時の
自動演奏を可能としたものにおいても、同様に、
同時に自動演奏を順転、逆転するようにしても良
い。更に、メロデイ、コードの他の演奏情報即ち
楽音情報の自動演奏の方向を順転、逆転ともに選
択出来るようにすることも可能である。

〔発明の効果〕

以上説明したようにこの発明は、楽音情報の再
生方向を順転、逆転いずれでもとり得るようにし
た自動演奏装置を提供したから、特に、編集作業
時の訂正個所の検索が容易になり、したがつて作
業スピードがアツプできる。

【図面の簡単な説明】

第１図はこの発明の第１実施例の電子楽器の全
体の回路構成図、第２図は録音部８の詳細回路
図、第３図はメロデイ情報の録音処理のフローチ
ヤートを示す図、第４図は再生部９の詳細回路
図、第５図Ａ，Ｂは夫々、前記メロデイ情報の再
生処理のフローチヤートを示す図、第６図Ａ，Ｂ
は夫々、メロデイ情報の訂正スイツチ操作を示す
図、第７図は第２実施例の録音部９の詳細回路
図、第８図はメロデイ情報の訂正スイツチ操作を
示す図である。１……鍵盤スイツチ部、１Ａ（BSW）……リセ
ツトスイツチ、１Ｂ……リバーススイツチ（逆転
スイツチ）、１０……レコードスイツチ、１Ｄ…
…エンドスイツチ、２……CPU，３……楽音作
成部、４……定位制御部、５……RAM、６Ｒ，
６Ｌ……スピーカ、７……アドレスレジスタ、８
……録音部、９……再生部、１１……PRラツチ、
１４……減算器、１７……UP／downカウンタ、
１８……テンポ発振器、１９……テンポボリユー
ム、２１，２２，２６……フリツプフロツプ、２
８……NEラツチ、３０……フルアダー、BSW…
…順転スイツチ、CSW……テンポ加速スイツチ、
DSW……スローテンポスイツチ、ESW……テン
ポストツプスイツチ、FSW……ノーマルスイツ
チ、Ｇ……ポーズスイツチ。

Claims

【特許請求の範囲】１楽音情報入力手段から入力される楽音の発音
の開始を示す発音開始情報と楽音の消音の開始を
示す消音開始情報とを記憶する記憶手段と、この記憶手段のアドレスを順次指定するアドレ
ス指定手段と、上記記憶手段の上記アドレス指定手段により指
定されたアドレスから上記発音開始情報又は上記
消音開始情報を読み出す読出手段と、上記記憶手段のアドレスを順方向に順次指定す
るよう上記アドレス指定手段を制御する第１のア
ドレス制御手段と、上記記憶手段のアドレスを逆方向に順次指定す
るよう上記アドレス指定手段を制御する第２のア
ドレス制御手段と、上記第１のアドレス制御手段によるアドレス制
御の下に上記読出手段により上記発音開始情報が
読み出されたときは該発音開始情報に基づいて楽
音の発音開始処理を行い、上記消音開始情報が読
み出されたときは該消音開始情報に基づいて楽音
の消音開始情報を行い、上記第２のアドレス制御
手段によるアドレス制御の下に上記読出手段によ
り上記発音開始情報が読み出されたときは該発音
開始情報に基づいて楽音の消音開始処理を行い、
上記消音開始情報が読み出されたときは該消音開
始情報に基づいて楽音の発音開始処理を行う発音
開始／消音開始処理手段とを具備したことを特徴とする自動演奏装置。