JPH0410640B2

JPH0410640B2 -

Info

Publication number: JPH0410640B2
Application number: JP57232843A
Authority: JP
Priority date: 1982-12-30
Filing date: 1982-12-30
Publication date: 1992-02-25
Also published as: JPS59125790A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、メモリにプリセツトされた楽音情
報を読出して、再生放音する自動演奏装置に関す
る。

〔従来技術〕

従来からメロデイを自動演奏する自動演奏装置
が実用化されているが、この種の自動演奏装置の
なかには、演奏者がキーボードなどを自分で操作
して磁気テープなどのメモリにメロデイなどの楽
音情報をプリセツトし、それを再生放音してたの
しめるようにしたメモリ機能を有するものが実用
化されている。そして、一旦記憶させた楽音情報
の修正は、一度リセツトして楽曲の頭出しを行な
い、次いでそれを再生放音させて演奏を聞きなが
ら、修正個所までくると、そこからキーボードに
よる修正のための演奏を行ない、その楽音情報を
改めてメモリに記憶させるようになつている。

〔従来技術の問題点〕

上述したように、楽音情報の修正の際には、１
度リセツトして曲の頭出しを行なう必要があるか
ら、曲の終りの方の修正を行なうときには、特に
長い曲の場合には頭出しまでに時間が多くかか
り、面倒であるし、勿論、頭出し後の再生開始か
ら修正個所のもどるまでにも、同様に時間が多く
かかり、面倒である。

こうした修正を迅速に行うために、楽音情報を
記憶するメモリの読み出し方向を逆転できるよう
にすることが提案されている。これによれば訂正
をしようとするときにいちいち最初から読み出す
手間が必要なくなる。しかしながら、再生中に修
正個所まで逆転させたときには、すぐには修正で
きず、いつたん録音状態に切り換えねばならぬ手
間がかかつた。

［発明の目的］本発明は上記従来の課題を解決しようとするも
のであり、より迅速に記憶された楽音情報を訂正
できるようにすることを目的とする。

［発明の要点］本発明は、記憶手段に記憶されている楽音情報
を逆方向に読み出し、この読み出しの終了に応答
して上記記憶手段を自動に書き込み状態に設定す
るようにして、書き込み状態に設定する操作を省
いたことを特徴とする。

〔実施例〕

以下、図面を参照してこの発明の実施例を説明
する。第１図は、自動演奏機能を備えた電子楽器
の全体構成を示す回路図である。鍵盤スイツチ部
１には、複数の鍵と、音色、ビブラート、サステ
イン、ステレオの音像定位、ノーマルリズム、フ
イルインリズム、自動伴奏等、各種効果を得るた
めの各種スイツチが備えられており、更に自動演
奏のためのスイツチが設けられている。例えば、
リセツトスイツチ１Ａ、リバーススイツチ１Ｂ、
レコードスイツチ１Ｃ、エンドキー１Ｄ、ポーズ
キー１Ｅ等であり、これら機能については後述す
る。そしてCPU（中央処理装置）２は周期的にバ
スラインＢ１を介しキースキヤン信号を出力して
鍵盤スイツチ部１をスキヤンし、またこれに応じ
て鍵盤スイツチ部１からは、各鍵やスイツチから
の出力信号が出力してバスラインＢ２を介し
CPU２に与えられる。CPU２は、これに対して
例えば、楽音作成部３に対しバスラインＢ３を介
し楽音生成指令情報を与え、メロデイや自動伴奏
の楽音信号を作成させ、それを定位制御部４に供
給させる。またCPU２は後述するRAM（ランダ
ムアクセスメモリ）５内にプリセツトされている
音像定位情報にしたがつた制御情報をバスライン
Ｂ４に出力して、前記音像定位制御部４に与え、
前記楽音信号に対する音像定位を設定させて左右
のスピーカ６Ｒ，６Ｌへ対応する信号を出力さ
せ、楽音を放音させる。

RAM５は、CPU２がバスラインＢ５を介して
アドレスレジスタ７に供給するアドレス制御情報
にしたがつてデータの読出し、書込みの各動作を
制御される。そしてCPU２と、RAM５間ではバ
スラインＢ６を介して、データの授受が行なわれ
る。この場合、RAM５には楽曲の音高、音長、
休符を示す楽音情報（以後、便宜上メロデイ情報
とも称する）と、音色、ビブラート、サステイ
ン、音像定位、フイルインリズムのオン、オフ等
の各種の効果を得るための他の演奏情報とが異な
るエリアに夫々記憶される。そしてアドレスレジ
スタ７には、前記メロデイ情報と演奏情報との
各々に対して１づつ独立したアドレスカウンタが
設けられており、これにより、自動演奏時には、
前記メロデイ情報と演奏情報とがメロデイ進行に
したがつて並列的に且つ同時に読出され、自動演
奏が行なえるようになつている。

録音部８は、CPU２からバスラインＢ７を介
し与えられる時間情報（データＤ７〜Ｄ０）およ
び再生部９からバスラインＢ１１を介し与えられ
る時間情報（データTD７〜TD０）から音長を
表わす時間情報（データＩ７〜Ｉ０）を作成し、
バスラインＢ８を介しCPU２へ供給し、RAM５
へ前記メロデイ情報または、演奏情報として書込
ませる。

再生部９は、RAM５から再生時の読出される
前記メロデイ情報および演奏情報にしたがつた情
報をCPU２からバスラインＢ９を介し与えられ
て再生処理のためのデータを作成し、それをバス
ラインＢ１０を介し、CPU２に与え、また前述
したように、録音時においては、録音部８に対し
時間情報を与える。なお、CPU２は、この電子
楽器のすべての動作を制御するプロセツサであ
り、その詳細については説明を省略する。また、
前記録音部８、再生部９は共に前記アドレスカウ
ンタを複数設けたことと同一理由により同一回路
が複数設けられ、夫々独立して動作するようにな
つている。

次に、前記録音部８の構成を第２図により説明
する。PRラツチ１１には、通常は再生部９内の
後述するUP／downカウンタの計数出力がデータ
TD７〜TD０としてトランフアーゲート群１２
を介し入力し、CPU２が信号LATを出力すると
き、それをラツチする。また再生時に一時再生動
作が停止されて、リバースイツチ１Ｂの操作によ
り巻き戻しが行なわれ、次いであらたな録音が開
始されたときには、PRラツチ１１のラツチデー
タがCPU２を介して、前記再生部８内の後述す
るフルアダーへ送出されると共に、逆にそのとき
の前記フルアダーの出力データがCPU２を介し
データＤ７〜Ｄ０として、トランフアーゲート群
１３を更に介し、PRラツチ１１へラツチされる。
そしてPRラツチ１１へラツチされたデータは減
算器１４のＢ入力端子（Ｂ７〜Ｂ０）へ印加され
る。また減算器１４のＡ入力端子（Ａ７〜Ａ０）
には、前記データTD７〜TD０が入力する。而
して減算器１４は、Ａ入力端子の入力データから
のＢ入力端子の入力データを減算し、その結果デ
ータＩ７〜Ｉ０をCPU２を介しRAM５へ送出
し、記憶させる。このデータＩ７〜Ｉ０はメロデ
イ情報の場合には、キーオン時間およびキーオフ
時間を与える時間データを示し、他方、効果の前
記演奏情報の場合には、その効果の発生期間を示
す時間データである。なお、トランスフアーゲー
ト群１２は、CPU２が出力する信号CHをインバ
ータ１５を介してそのゲートに印加され、またト
ランスフアーゲート群１３は、信号CHをそのゲ
ートに直接印加されて共にゲート制御される。

次に前記再生部９の構成を第５図を参照して説
明する。UP／downカウンタ１７は８ビツト構成
のカウンタであり、CPU２が録音や再生の開始
時にクリア信号CLRを出力してクリアされたの
ちは、テンポ発振器１８が出力する信号にもとづ
くクロツクを計数する計数動作を行なう。

茲で、前記テンポ発振器１８の発振出力の周波
数はテンポボリユーム１９によつて可変であり、
そしてテンポ発振器１８の出力は、アンドゲート
２０に入力する。このアンドゲート２０の他端に
は、テンポストツプスイツチESWの出力が入力
してゲート制御を行なわれ、而してアンドゲート
２０の出力は、Ｔ型フリツプフロツプ２１および
トランスフアーゲート２３に入力する。また、フ
リツプフロツプ２１のセツト出力は、Ｔ型フリツ
プフロツプ２２およびトランスフアーゲート２４
に入力する。更に、フリツプフロツプ２２のセツ
ト出力はトランスフアーゲート２５に入力する。
そしてトランスフアーゲート２３，２４，２５の
各ゲートには夫々、何れか１個のみがオン状態と
なる三連ロツク式スイツチからなるテンポ加速ス
イツチCSW、ノーマルスイツチSW、スローテン
ポスイツチDSWの各出力が印加され、ゲート制
御される。そして各トランスフアーゲート２３，
２４，２５の各出力が前記クロツクとしてUP／
downカウンタ１７により計数される。而してフ
リツプフロツプ２１，２２は分周回路を形成し、
テンポ発振器１８の出力に対してフリツプフロツ
プ２１，２２の各出力は夫々、その周波数が１／
２、１／４となつている。

アツプダウンカウンタ１７のアツプカウント動
作およびダウンカウント動作の制御は夫々、フリ
ツプフロツプ２６のセツト出力信号UPに
よつて行なわれる。即ち、フリツプフロツプ２６
のセツト入立端子Ｓ、リセツト入力端子Ｒには
夫々、二連ロツク式スイツチから成る順転スイツ
チBSW、逆転スイツチASW（第１図のリバース
スイツチ１Ｂと同一）の各出力が入力している。
そして、UP／downカウンタ１７の各ビツト出力
は対応する排他的オアゲート２７₇〜２７₀の各一
端に入力するほか、データTD７〜TD０として
録音部８へ送出される。また排他的オアゲート２
７₇〜２７₀の各他端には、容量８ビツトのNEラ
ツチ２８の対応する各ビツト出力が入力してい
る。そして排他的オアゲート２７₇〜２７₀の各出
力は、ノアゲート２９に入力し、更にノアゲート
２９の出力は一致信号としてCPU２へ供給され
る。即ち、排他的オアゲート２７₇〜２７₀および
ノアゲート２９は一致回路を形成している。

前記NEラツチ２８はCPU２がラツチクロツク
を出力するときにフルアダー３０のＳ出力端子Ｓ
７〜Ｓ０からの加算または減算の結果データがラ
ツチされる。また、NEラツチ２８は、録音動作
および再生動作の開始時においてはCPU２が出
力するクリア信号CLRを印加されてクリアされ
る。前記フルアダー３０のＡ入力端子Ａ７〜Ａ０
には、NEラツチ２８のラツチデータがトランス
フアーゲート群３１を介して帰還して入力する。
またＢ入力端子Ｂ７〜Ｂ０には排他的オアゲート
３２₇〜３２₀の出力が入力し、更にキヤリー入力
端子CINにはアンドゲート３３の出力がインバー
タ３４、トランスフアーゲート３５を介し入力し
ている。而して排他的オアゲート３２₇〜３２₀の
各一端には、録音部８内のPRラツチ１１からの
時間データが再生時に巻き戻しを行なつのち訂正
のためのあらたな録音動作を行なうときの鍵操作
に応じて入力する。また、各他端には前記アンド
ゲート３３の出力がインバータ３４、トランスフ
アーゲート３５を介し印加されている。アンドゲ
ート３３にはフリツプフロツプ２６のセツト出力
およびCPUが出力する信号Ｒが入力している。
この信号Ｒは通常は“１”として出力され、而し
て前記録音訂正時に一時的に“０”として出力さ
れる。そしてアンドゲート３３の出力はCPU２
へ送出される。また、トランスフアーゲート群３
１およびトランスフアーゲート３５は、CPU２
が出力する信号CHRによつてゲート制御される
が、この信号CHRは録音時に訂正を行なう場合
に一時的に“０”としてCPU２から出力される
信号である。更に、前記トランスフアーゲート群
３１から出力するNEラツチのラツチデータは、
再生時のデータ修正時に前記PRラツチ１１へ送
出される。

次に第７図の楽譜に示す曲をRAM５に録音、
再生する動作を説明する。先ず、録音の場合から
説明する。この場合、前記曲のメロデイ情報の録
音の鍵盤スイツチ部１の鍵操作によつてはじめに
行なう。そして第３図はこのメロデイ情報の録音
動作を説明するフローチヤートである。

録音開始に際して録音開始スイツチ（図示略）
をオン操作する。而してその出力はバスラインＢ
２を介しCPU２に入力し、CPU２はこれに応じ
て第３図のフローチヤートのステツプRM1の処
理を行なう。即ち、クリア信号CLRをバスライ
ンＢ７，Ｂ９に夫々出力し、PRラツチ１１、NE
ラツチ２８、UP／downカウンタ１７を夫々クリ
アする。次いでCPU２は、アドレスレジスタ７
内のメロデイ情報に対するアドレスカウンタに対
し、RAM５のメロデイ情報に対する先頭番地を
設定するためのアドレス制御情報をバスラインＢ
５に出力して設定する（ステツプRM2）、次に
CPU２はバスラインＢ６にデータNOPを出力し
てRAM５の前記先頭番地（０番地）に書込む。
第４図にその記憶状態を模式的に示している。而
してこのデータNOP（NO OPERATION）は楽
音発音を行なわない休符同様なデータである。以
上はステツプRM3の処理である。そして、次に
CPU２はアドレスレジスタ７の前記アドレスカ
ウンタ（以下は単にアドレスレジスタ７で代弁す
る）を＋１するステツプRM4のインクリメント
処理を行ない、１番地を設定する。次にリセツト
スイツチ１Ａのオン操作の有無の判断処厘がステ
ツプRM5によつて行なわれる。而してこのリセ
ツトスイツチ１Ａは録音訂正を行なう際にオン操
作するスイツチであり、オンするとステツプRM
１の処理に戻り、初期状態に設定される。他方、
オンされていないときには、ステツプRM6に進
行し、エンドキー１Ｄがオン操作されたか否かが
判断される。而してこのエンドキー１Ｄはメロデ
イ情報を入力終了時にオンしてRAM５に入力し
た前記メロデイ情報の最後にエンドコードを書込
むためのスイツチであり、したがつてエンドキー
１Ｄをオンしたとき（Ｙ「YES」）には、ステツ
プRM7に進行して上述した処理が実行される。
然し、いまはエンドキー１Ｄはオンされていない
から、（Ｎ「NO」）、ステツプRM8に進行しポーズ
キー１Ｅがオンされたか否かが判断される。而し
てこのポーズキー１Ｅは録音動作を一時的に停止
させるために設けられたものであり、オンしたと
きにはステツプRM9に進行してup／downカウン
タ１７のカウント動作が停止させられる。即ち、
up／downカウンタへのクロツクの入力がCPU２
によつて禁止される。そしてポーズキーがオフさ
れるまでの間は、ポーズキー１Ｅのオフ操作の判
断処理（ステツプRM10）が繰返されてその間、
カウント動作は停止したままである。そしてオフ
操作が判断されると、カウント動作の停止状態が
解除され（ステツプRM11）、ステツプRM12に
進行する。而してこのステツプRM12では、リバ
ーススイツチ１Ｂ（逆転スイツチASW）がオンさ
れたか否かの判断処理が実行される。而してオン
したときには、ステツプRM25以下の録音状態へ
移るための処理が実行されるが、この処理につい
ては後に詳細に説明する。そしていまは勿論、リ
バーススイツチ１Ｂはオンされていず、ステツプ
RM13に進行し、鍵操作の有無が判断される。そ
して第７図のメロデイの第１楽音（音高Ｃ３の楽
音）の鍵がオンされてメロデイ演奏が開始される
までの間は、ステツプRM13，RM5，RM6，
RM8，RM12，RM13、……が繰返されるが、こ
こで録音開始スイツチと同時にＣ３の鍵をオンす
る。従つてステツプRM13から直ちにステツプ
RM14に進行し、押鍵か離鍵かの判断処理が実行
され、押鍵であるからステツプRM15に進行し、
CPU２は音高Ｃ３のキーコードと押鍵データで
あることを示すために前記キーコードのMSB（最
上位ビツト）にデータ「０」を付加する処理を実
行して楽音情報を算出する。そしてそれをバスラ
インＢ３を介し楽音作成部３へ与え、スピーカ６
Ｒ，６Ｌから放音させる（ステツプRM16）。次
にステツプRM19に進行し、CPU２は信号CHを
“０”に設定して以後の通常時はトランスフアー
ゲート群１２を常時開成させ、且つトランスフア
ーゲート群１３を常時閉成させる。これにより再
生部９において上述したステツプRM1のクリア
処理後、設定テンポのクロツクる入力して計数動
作（なお、いま順転スイツチBSWはオンされて
フリツプフロツプ２６がセツトされており、アツ
プカウント動作が実行中である）を既に実行中で
あるUP／downカウンタ１７の計数出力（時間デ
ータ）がデータTD７〜TD０としてバスライン
Ｂ１１、トランスフアーゲート群１２を介し、
PRラツチ１１および減算器１４のＡ入力端子へ
入力されるようになる。そして、減算器１４は、
Ａ入力端への入力データからＢ入力端へのPRラ
ツチ１１からの入力データを減算し、この結果を
時間データとしてCPU２に出力する。次いでス
テツプRM₂₀の処理が実行され、CPU２はPRラ
ツチ１１に信号LATを印加し、そのとき入力中
のデータをPRラツチ１１にラツチさせ、そのラ
ツチデータを以後保持させると共に減算器１４の
Ｂ入力端へ印加させる。次いでステツプRM₂₁に
進行し、前記時間データ（減算器１４の両入力端
子への入力データは同一値であり、したがつてそ
のときの結果データＩ７〜Ｉ０は「０」）を
RAM５の前記１番地に書込まれる。第４図には
この結果データ「０」を時間データが「０」とい
う意味で「TO」と示すことにする。次にアドレ
スレジスタ７は＋１されて２番地を設定され（ス
テツプRM22）、またこのRAM５の２番地に既に
算出されている押鍵コード、即ち、前記キーコー
ド（Ｃ３）と押鍵データ（「０」）が書込まれる
（ステツプRM23）。そしてアドレスレジスタが＋
１されて３番地が設定され（ステツプRM24）、
ステツプRM5に復帰する。

次にステツプRM5，RM6，RM8，RM12を介
しステツプRM13にて前記鍵の離鍵操作が判断さ
れると、ステツプRM17に進行して前記音高Ｃ３
のキーコードと離鍵データであることを示すため
に前記キーコードのMSBにデータ「１」を付加
する処理を実行し、離鍵コードを作成する。そし
てそれを楽音作成部３へ送出し、これにより前記
音高Ｃ３の楽音が消音される（ステツプRM18）。
次に前記ステツプRM19を介しステツプRM20に
進行するとPRラツチ１１には、前記離鍵操作時
のUP／downカウンタ１７の時間データがあらた
にラツチされ、以後保持され、且つ減算器１４の
Ｂ入力端子へ印加される。そして、減算器１４
は、前記離鍵操作時にＡ入力端子に入力する計時
データからＢ入力端子へ入力中であつた前記押鍵
時の計時データを減算してその結果データを得、
その時間データをRAM５の３番地へ書込む（ス
テツプRM21）。この場合、第４図に示すように、
このときの時間データは「Ｔ３」であり、これは
音高Ｃ３の鍵の音長４分音符のキーオン時間を表
わしている。そして、ステツプRM22，RM23の
処理により、第４図に示すように、RAM５の４
番地に前記離鍵コードが書込まれる。そして、ス
テツプRM24により５番地が指定され、ステツプ
RM5に戻る。

次に第２楽音の音高Ｅ３の鍵が押鍵されると、
そのことがステツプRM13で判断され、ステツプ
RM14を介し、ステツプRM15に進行してその押
鍵コードが前記音高Ｃ３の鍵操作時間同様に算出
される。そしてステツプRM13の処理により、音
高Ｅ３の楽音の作成放音が開始される。そしてス
テツプRM19，RM20，RM21の各処理によりPR
ラツチ１１には前記音高Ｅ３の押鍵時の計時デー
タがラツチされると共に、減算器１４ではＡ入力
端子への前記音高Ｅ３の押鍵時の計時データから
Ｂ入力端子への前記音高Ｃ３の離鍵時の計時デー
タを減算した結果データが得られ、RAM５の５
番地へ書込まれる。この場合、第４図に示すよう
に、前記結果データによる時間データは「T1」
であり、これは音高Ｃ３の鍵のキーオフ時間を表
わしている。而して前記４分音符のキーオン時
間、キーオフ時間の合計時間は「T4」となつて
いる。また前記ステツプRM23の処理後はステツ
プRM24により、RM5の次の６番地が指定され、
ステツプRM5に戻る。

以下、前記音高Ｅ３の離鍵時の処理は前記音高
Ｃ３の鍵の離鍵時と同様であり、また第７図にし
たがつた第３楽音以下の各処理についても同様で
ある。そして最後の音符の処理が終了すると、エ
ンドキー１Ｄをオンし、エンドコードをRAM５
へメロデイ情報の最後のデータとして書込んでお
く。なお、第４図から分かるように、各楽音のキ
ーオフ時間の時間データは「T1」となつており、
したがつて第３楽音の２分音符のキーオン時間と
キーオフ時間の時間データの和は「T8」であり、
４分音符の２倍となつている。したがつて、２分
音符のキーオン時間の時間データは「T7」とな
つている。

次にリバーススイツチ１Ｂがオンされた場合の
ステツプRM25以下の処理につき説明する。この
リバーススイツチ１Ｂ（逆転スイツチASW）は前
記メロデイ情報の入力時の鍵操作をまちがつたと
きにオンしてアドレスレジスタ７を所望アドレス
まで戻し、正しいメロデイ情報を録音可能な状態
に設定する処理が行なわれるものであり、例えば
いま、第７図の第10楽音（Ｇ３）の鍵をオンした
のち、第８図Ａの最下段から３番目の段に示すよ
うに、RAM５の38番地に前記Ｇ３のキーの押鍵
コードを示すデータ「Ｇ３、オン」が書込まれた
のちにメロデイ情報の入力ミスに気付き、そのた
めＧ３のキーをオンしてからT3後にリバースス
イツチ１Ｂをオンしたものとする。すると、この
リバーススイツチ１Ｂのオン操作がステツプ
RM12にて判断され、ステツプRM25に進行す
る。而してリバーススイツチ１Ｂのオン操作によ
り、フリツプフロツプ２６がリセツトし、up／
downカウンタ１７へはダウンカウント指令が入
力され、ダウンカウント動作が開始される。また
アンドゲート３３が閉成してその出力“０”が
CPU２へ与えられ、またインバータ３４の出力
が“１”に反転する。そして前記ステツプRM25
の処理により前記G3の鍵のキーオン時からリバ
ーススイツチ１Ｂのオン時間を示す時間データ
「T3」が減算器１４から出力してCPU２へ入力
し、RAM５の39番地に書込まれる（ステツプ
RM26）。次にステツプRM27によりアドレスレ
ジスタ７が＋１されて40番地が設定され、そして
CPU２はそこへエンドマークを出力し書込む
（ステツプRM28）。即ち、第８図Ａの最下段を示
す40番地にエンドマークが記憶される。次いでア
ドレスレジスタ７が−２されて38番地に戻され
（ステツプRM29）、次いで信号CHRが一時的に
“０”として出力される（ステツプRM30）。そし
てその時点で前記PRラツチ１１にラツチされて
いた時間データがCPU２を介し再生部９の排他
的オアゲート３２₇〜３２₀へ送出される（ステツ
プRM31）。而していま信号CHRが“０”のた
め、フルアダー３０のＢ入力端子には、前記PR
ラツチ１１からの時間データがそのまま入力さ
れ、またＡ入力端子には、トランスフアーゲート
群３１が閉成するために、NEラツチ２８からの
データがカツトされてオール“０”データが入力
される。即ち、これに応じてNEラツチ２８には
前記PRラツチ１１からの時間データがそのまま
ラツチされ、而してこの時間データは前記第10楽
音のキーオン時までの累計値となつている（ステ
ツプRM32）。そしてステツプRM33に進み、信
号CHRが“１”に戻される。次いで後述する第
６図Ａの再生処理フローのステツプSM12に進行
する。そしてこのステツプSM12では一致信号が
“１”として出力したか否か、即ち、up／down
カウンタ１７の計数出力が前記リバーススイツチ
１Ｂのオン時のアツプカウント中の時間データか
らNEラツチ２８の時間データまでダウンした
か、即ち、巻き戻されたか否かが判断され、一致
するまでの間、ステツプSM14，SM18，SM19，
SM20（詳細は何れも後述）SM12，……が繰返さ
れる。そして一致すると、ステツプSM13に進行
し、而していまダウンカウント中であり、後述の
第６図ＢのステツプSM45に進行する。このステ
ツプSM45ではRAM５の前記38番地から前記鍵
Ｇ３の押鍵コードが読出される。次に、ステツプ
SM46に進み、アドレスレジスタ７が−１されて
37番地が設定される。次に、ステツプSM47では
押鍵コードが判断され、ステツプSM48に進行し
て消音処理が実行され、第10楽音の「ソ」が消音
開始されはじめる。

次にステツプSM50により37番地から第10楽音
E3のキーオフ時間である時間データ「T1」が読
出され、次に36番地が設定される（ステツプ
SM51）。そしてステツプSM52により前記時間デ
ータ（キーオフ時間）が、この場合には信号
CHRが“１”で且つインバータ３４の出力が
“１”により全ビツト反転データとしてフルアダ
ー３０のＢ入力端子に印加され、一方、Ａ入力端
子にはNEラツチ２８のラツチデータが印加さ
れ、またキヤリー入力端子CINへの入力が“１”
のためフルアダー３０は減算動作を実行してＡ入
力端子への入力データからＢ入力端子への入力デ
ータを減算し、その結果データをNEラツチ２８
に出力してラツチさせる（ステツプSM53）。

次にステツプSM12に戻り、前記第９楽音Ｅ３
のキーオフ時間（「T1」）が経過して“１”の一
致信号が出力するまでの間は、ステツプSM12，
SM14，SM18，SM19，SM20，SM12、……が
繰返され、消音している。そして“１”の一致信
号が出力すると、ステツプSM13に進行し、更に
ステツプSM45に進行して、RAM５の36番地か
ら第９楽音Ｅ３の離鍵コード「E3、オフ」が読
出される。次にステツプSM46により35番地が設
定され、またステツプSM47では、前記離鍵コー
ドが判断されてステツプSM49に進行し、第９楽
音Ｅ３の発音処理が実行され、発音開始する。次
にステツプSM50により35番地から第９楽音Ｅ３
のキーオン時間である時間データ「T3」が読出
され、次いでステツプSM51により34番地が設定
される。次にステツプSM52，SM53により、フ
ルアダー３０は、減算動作を実行してその結果デ
ーをNEラツチ２８へラツチさせる。そしてステ
ツプSM12に戻る。

以下、同様にして、前記第９楽音Ｅ３に対する
発音処理が実行され、また、このように巻戻し中
の再生放音を聞きながら、訂正位置を確認する。
そして、例えば、第９楽音Ｅ３が時間データ
「T3」経過後、消音されて、第７図に示すよう
に、４分休符の位置まで巻戻されたときに、リバ
ーススイツチ１Ｂをオフしたものと仮定する。而
してこのときのアドレスレジスタ７の内容は32番
地となる。そしてリバーススイツチ１Ｂのオフは
ステツプSM12を介し、ステツプSM14にて判断
され、ステツプSM15に進行してアツプカウント
動作が判断される。即ち、リバーススイツチ１Ｂ
のオフにより、フリツプフロツプ２６はセツト状
態に戻つてup／downカウンタ１７にはアツプカ
ウント指令が入力し、またアンドゲート３３が開
成される。そしてステツプSM16に進行し、アド
レスレジスタが＋１されて33番地が設定される。
そしてステツプSM34に進行し、32番地から既に
読出されていた押鍵コード「E3、オン」が判断
されて、ステツプSM42に進行し、更にステツプ
SM43，SM44の各処理により、NEラツチ２８に
ラツチされている時間データがPRラツチ１１へ
ラツチされる。而してこの時間データは、第１楽
音Ｃ３のキーオン時間Ｔ３から付点２分音符であ
る第８楽音Ｅ３のキーオン時間Ｔ１２までの累計
時間データである。そして第３図のステツプ
RM5に復帰し、第８図Ｂに示す33番地以下の録
音処理が既に述べたことにしたがつて実行され
る。即ち、訂正のためのあらたな第９楽音Ｇ３の
鍵をオンすればよく、また以下の鍵のオン、オフ
についても同様である。

他方、例えばアドレスレジスタ７が34番地のと
き、つまり第９楽音Ｅ３が放音中にリバーススイ
ツチ１Ｂがオフされた場合、ステツプSM34では
離鍵コード「E3、オフ」が判断されてステツプ
SM35に進行する。そしてPRラツチ１１には、
第９楽音Ｅ３のキーオン時間までの累計時間がラ
ツチされ、リバーススイツチ１Ｂをオフした時刻
を示しているup／downカウンタ１７の時間デー
タから、前記PRラツチ１１の値を減算器１４に
て減算し、その減算結果がRAM５の35番地に書
込まれる（ステツプSM36〜ステツプSM38）。次
にステツプSM39，SM40により36番地に第８楽
音Ｅ３の離鍵コード「E3、オフ」が書込まれ、
次いでステツプSM41により、37番地が設定され
たのち、第３図のステツプRM５に進行し、上述
した次の訂正キーの処理に進行する。

以上のようにして、メロデイ情報をRAM５へ
書込んだのちは、各種効果を与える演奏情報を
RAM５の他のエリアに対し、楽譜のメロデイ進
行にしたがつて書込んでゆく。而してこの処理動
作は上述した第３図のフローチヤートによるメロ
デイ情報の場合と同様であり、その詳細は省略す
るが、既に書込んだ前記メロデイ情報が再生放音
され、それを聞きながら行なうようになつてい
る。

次に前記メロデイ情報の再生処理について、第
６図Ａ，Ｂのフローチヤートを参照し、説明す
る。

先ず、再生スタートスイツチをオンすると、ス
テツプSM1の処理によりクリア信号が出力し、
第５図のNEラツチ２８とup／downカウンタ１
７が共にクリアされる。次にステツプSM2の処
理により、RAM５に書込まれた前記メロデイ情
報に対する先頭番地がアドレスレジスタ７に設定
される。そしてRAM５から処理データ「NOP」
（第４図参照）が読出され、CPU２へ供給される
（ステツプSM3）。そしてアドレスレジスタ７が
＋１され、１番地が設定される（ステツプ
SM4）。そしてCPU２は前記データ「NOP」の
MSBが“０”か“１”かの判断処理をステツプ
SM5にて行なうが、この場合、休符同様なデー
タ「NOP」であるから、ステツプSM7に進行し
て楽音作成部３に対してはキーオフ信号に相当す
る制御信号を出力し、また楽音作成の実行を禁止
しておく。またステツプSM8に進むと、RAM５
の１番地から時間データ「T1」を読出し、また
アドレスレジスタ７を＋１して２番地を設定する
（ステツプSM9）。また１番地からの前記時間デ
ータ「T0」をフルアダー３０のＢ入力端子へ入
力し、次いでその結果データをNEラツチ２８に
ラツチさせる（ステツプSM10，SM11）。而して
この場合、いま順転スイツチBSWがオンされて
おり、その結果、フリツプフロツプ２６がセツト
状態にあつてアンドゲート３３は開成され、また
up／downカウンタ１７には、アツプカウント指
令が与えられている。そして信号Ｒは通常“１”
として出力中であり、そのため、アンドゲート３
３の出力は通常“１”であり、その信号がCPU
２へ供給されると共に、インバータ３４の出力が
通常“０”となつて排他的オアゲート３２₇〜３
２₀の各一端およびフルアダー３０のキヤリー入
力端子CINへ夫々、トランスフアーゲート３５を
介し供給される。なお、信号CHRは通常“１”
として出力されており、したがつてトランスフア
ーゲート３５、またトランスフアーゲート群３１
は、通常開成している。

したがつて、前記ステツプSM10，SM11では、
前記時間データ「T0」が排他的オアゲート３２₇
〜３２₀により反転されることなく、そのままフ
ルアダー３０のＢ入力端子へ入力する。一方、Ａ
入力端子へはNEラツチ２８の出力データ（８ビ
ツトオール“０”データ）がトランスフアーゲー
ト群３１を介し入力し、したがつてそのときのフ
ルアダーの結果データは「０」となり、NEラツ
チ２８へラツチされることになる。

次にステツプSM12の判断処理では、ノアゲー
ト２９からの一致信号が“１”レベルで出力した
か否かが判断される。而してこの場合、排他的オ
アゲート２７₇〜２７₀へは夫々、up／downカウ
ンタ１７の８ビツトオール“０”データと、NE
ラツチ２８の８ビツトオール“０”のラツチデー
タが入力しており、したがつて、“１”レベルの
一致信号がCPU２へ供給されることにより、ス
テツプSM13に進行し、而してアツプカウント動
作中であることが判断されてステツプSM3に進
行することになる。

次にステツプSM3では、RAM5の２番地から
キーコード「C3」と押鍵データ「０」、即ち、第
４図のデータ「C3、オン」が読出されてCPU２
へ入力し、いまステツプSM4にてRAM５の３番
地が設定される。そしてステツプSM5では、前
記押鍵データ「０」が判断され、ステツプSM6
に進行して楽音作成部３に対し、キーコード
「C3」とキーオン信号が与えられ、その結果、第
７図の楽譜に示すメロデイの第１楽音が再生さ
れ、スピーカ６Ｒ，６Ｌから放音開始されること
になる。そして次のステツプSM8では、RAM５
の３番地から時間データ「T3」が読出され、ま
たステツプSM9ではRAM５の４番地が設定され
る。そして前記時間データ「T3」はそのまま、
フルアダー３０のＢ入力端子へ印加される。一
方、フルアダー３０のＡ入力端子へはNEラツチ
２８がラツチ中の時間データ「０」が入力中であ
り、したがつてフルアダー３０のそのときの加算
結果データは時間データ「T3」と等しく、それ
がNEラツチ２８にあらたにラツチされるほかに
排他的オアゲート２７７〜２７０へ印加される。
（ステツプSM11）。そしてステツプSM12に進行
し、前記一致信号が“１”レベルで出力したか否
かが判断され、而して“１”レベルで出力するま
での間、ステツプSM14に先ず進行してUP／
downカウンタ信号の反転の有無、即ち、いまの
場合、リバーススイツチ１Ｂがオンされたか否か
が判断され、オンされていず、「NO」であるか
ら、ステツプSM18に進行し、メロデイ情報の修
正録音中か否かが判断され、「NO」であるから
更にステツプSM20に進行し、リセツトスイツチ
１Ａがオンされたか否かが判断され、これも
「NO」であるからステツプSM12に復帰する各処
理が夫々繰返し実行され。

そして前記キーコード「C3」の第１楽音のオ
ン時間（時間データT3）が経過し、“１”レベル
の一致信号が出力すると、ステツプSM13に進行
し、次いでステツプSM3に進行し、RAM５の４
番地からキーコード「C3」と離鍵データ「１」、
即ち、第４図のデータ「C3、オフ」が読出され
る。またステツプSM4では、RAM５の５番地が
設定される。そしてステツプSM5では前記離鍵
データ「１」が判断され、ステツプSM5では、
前記離鍵データ「１」が判断され、ステツプ
SM7に進行して楽音作成部３に対し、キーコー
ド「C3」とキーオフ信号が与えられ、前記第１
楽音の放音が停止される。次にステツプSM8に
よりRAM５の５番地から時間データ「T1」が読
出され、またステツプSM9ではRAM５の６番地
が設定される。そしてステツプSM10，SM11に
より前記時間データ「T1」がフルアダー３０の
Ｂ入力端子には、前回の結果データの時間データ
「T3」が入力しているから、フルアダー３０から
出力する加算結果データは「T4」となり、NEラ
ツチ２８にあらたにラツチされるほかに排他的オ
アゲート２７₇〜２７₀へ印加される。そしてステ
ツプSM12に進行し、up／downカウンタ１７の
計数値が時間データ「T4」までアツプして“１”
の一致信号が出力するまでの間、前述したステツ
プSM14，SM18，SM20，SM12、……の各処理
が繰返され、而してこの間、前記第１楽音は消音
していてキーオフ中となつている。また“１”レ
ベルの一致信号が出力すると、ステツプSM13に
進行し、更にステツプSM3に進行する。

以上で前記第１楽音に対する再生処理が終了
し、また以後は上述同様にして第２楽音以下の各
楽音に再生動作が実行される。

次に上述のようにして再生中のメロデイ情報の
訂正を行なう録音処理のための録音状態へ移行す
る際の処理ステツプSM21〜SM32につき説明す
る。而してその処理はステツプSM12，SM14を
介しステツプSM18へ進行した際、レコードスイ
ツチ１Ｃをオンすると、録音状態が判断されてス
テツプSM19へ進む。そこで訂正キーを操作する
とステツプSM21へ進行し、アドレスレジスタが
−１される。例えば、いま第７図の楽譜の第８楽
音Ｇ３のキーオフ時間を訂正して短かくするもの
とする。この時アドレスレジスタ７が34番地（第
８図Ａ参照）である。ステツプSM21により、33
番地が設定される。そしてステツプSM22，
SM23，SM24の各処理によりフルアダー３０が
一時的に減算動作を実行し、NEラツチ２８から
の１〜33番地までの累計時間データＴ４８から、
RAM５の33番地からの時間データT4を減算した
結果データＴ４４を得、それをNEラツチ２８へ
ラツチさせる。そしてステツプSM25では信号Ｒ
が通常の“１”に戻され、フルアダー３０は以
後、加算動作を行なう。次にステツプSM26，
SM27では前記NEラツチ２８へのラツチデータ
「T44」がPRラツチ１１へ送出され、ラツチされ
る。そしてステツプSM28では、信号CHは通常
状態の“０”に戻される。そしてステツプSM29
では減算器１４のそのときの減算結果がRAM５
の33番地に書込まれ、即ち、第８楽音Ｇ３のキー
オフ時間が訂正されたことになる。次にステツプ
SM30，SM31，SM33により34番地に第９楽音の
押鍵コードが書込まれ、PRラツチ１１に第９楽
音のキーオン時刻がラツチされ、また35番地が設
定されたのち、第３図のステツプRM5に進行し、
以後の通常の録音状態に戻る。

第６図ＡのステツプSM12において、“１”の
一致信号が出力していないとき、リバーススイツ
チ１Ｂを操作して、例えばアツプカウントからダ
ウンカウントへ状態を反転させると、そのことが
ステツプSM14，SM15にて夫々判断され、次い
でステツプSM17に進行してアドレスレジスタ７
が−１されて巻戻し処理が行なわれ、あとは前記
ステツプSM27へ進行して上述した巻戻し作業が
可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、記憶手
段に記憶された楽音情報を修正するさい、常に最
初から修正箇所まで読み出していく必要はなく、
読み出し方向を逆転させることにより、より早く
修正箇所に到達でき、しかも逆転終了と同時に自
動的に記憶手段は書き込み可能な状態となるの
で、逆転操作のあと書き込み状態にいちいち設定
する操作を行なわなくてすむようになり、より迅
速な修正が可能となる。また逆方向に読み出して
いるときは、この読み出された楽音情報に基づい
て放音させるため、修正箇所を間違えることもな
くなる利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の電子楽器の全体
の回路構成図、第２図は録音部８の詳細回路図、
第３図はメロデイ情報の録音処理のフローチヤー
トを示す図、第４図はRAM５における第７図に
示すメロデイ情報の記憶状態図、第５図は再生部
９の詳細回路図、第６図Ａ，Ｂは夫々、前記メロ
デイ情報の再生処理のフローチヤートを示す図、
第７図は楽譜を示す図、第８図Ａ，Ｂは夫々、前
記メロデイ情報の訂正操作前と訂正操作後におけ
るRAM５の記憶状態図である。１……鍵盤スイツチ部、１Ａ……リセツトスイ
ツチ、１Ｂ……リバーススイツチ（逆転スイツ
チ）、１Ｃ……レコードスイツチ、１Ｄ……エン
ドスイツチ、１Ｅ……ポーズキー、２……CPU、
３……楽音作成部、４……定位制御部、５……
RAM、６Ｒ，６Ｌ……スピーカ、７……アドレ
スレジスタ、８……録音部、９……再生部、１１
……PRラツチ、１４……減算器、１７……up／
downカウンタ、１８……テンポ発振器、１９…
…テンポボリユーム、２１，２２，２６……フリ
ツプフロツプ、２８……NEラツチ、３０……フ
ルアダー、BSW……順転スイツチ、CSW……テ
ンポ加速スイツチ、DSW……スローテンポスイ
ツチ、ESW……テンポトツプスイツチ、FSW…
…ノーマルスイツチ。

Claims

【特許請求の範囲】１楽音情報を入力する楽音情報入力手段と、こ
の楽音情報入力手段からの楽音情報を読み出し書
き込み可能な記憶手段と、この記憶手段に上記楽音情報を読み出し書き込
みするアドレスを指定するアドレス指定手段と、上記記憶手段を書き込み状態及び読み出し状態
に設定する設定手段と、上記アドレス指定手段にて指定されたアドレス
を順次順方向に指定する第１のアドレス制御手段
と、上記アドレス指定手段にて指定されたアドレス
を順次逆方向に指定する第２のアドレス制御手段
と、この第２のアドレス制御手段の動作中は自動的
に上記記憶手段を読み出し状態にし、上記第２の
アドレス制御手段の動作終了後は自動的に上記記
憶手段を書き込み状態にするように上記設定手段
を制御する設定制御手段と、上記記憶手段から読み出される楽音情報に基づ
いて放音する放音手段と、を有する自動演奏装置。