JPH044608A - 電圧駆動型素子の駆動回路 - Google Patents
電圧駆動型素子の駆動回路Info
- Publication number
- JPH044608A JPH044608A JP10623990A JP10623990A JPH044608A JP H044608 A JPH044608 A JP H044608A JP 10623990 A JP10623990 A JP 10623990A JP 10623990 A JP10623990 A JP 10623990A JP H044608 A JPH044608 A JP H044608A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- field effect
- input capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 23
- 238000007599 discharging Methods 0.000 abstract description 8
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ＭＯ３型電界効果トランジスタやＭＯＳゲー
トバイポーラトランジスタ等の電圧駆動型素子を駆動す
るための駆動回路に関するものである。
トバイポーラトランジスタ等の電圧駆動型素子を駆動す
るための駆動回路に関するものである。
〈従来の技術〉
斯かる従来の電圧駆動型素子の一般的な駆動回路を、Ｍ
Ｃｌ５型電界効果トランジスタの場合を示した第２図に
基づいて説明する。破線で囲った部分が駆動回路であり
、制御端子Ｃの制御信号により入力トランジスタＱ１が
しゃ断状態になった場合、定電流回路ＩＢの定電流が一
方の出力トランジスタＱ２のベースに流れ込んで該トラ
ンジスタＱ２が導通状態となり、他方の出力トランジス
タＱ３がしゃ断状態となる。従って、直流電源ＶＣＣか
ら電流制限用抵抗Ｒ２、出力トランジスタ。２゜ダイ、
オードＤおよび保護用抵抗Ｒ３を通してＭＯ３型電界効
果トランジスタＦのゲ、−ト入力容量が瞬時に充電され
、このゲートに所定値以上の正電圧が印加された時にＭ
、Ｏ３型電界効果トランジスタＦが導通状態となる。
Ｃｌ５型電界効果トランジスタの場合を示した第２図に
基づいて説明する。破線で囲った部分が駆動回路であり
、制御端子Ｃの制御信号により入力トランジスタＱ１が
しゃ断状態になった場合、定電流回路ＩＢの定電流が一
方の出力トランジスタＱ２のベースに流れ込んで該トラ
ンジスタＱ２が導通状態となり、他方の出力トランジス
タＱ３がしゃ断状態となる。従って、直流電源ＶＣＣか
ら電流制限用抵抗Ｒ２、出力トランジスタ。２゜ダイ、
オードＤおよび保護用抵抗Ｒ３を通してＭＯ３型電界効
果トランジスタＦのゲ、−ト入力容量が瞬時に充電され
、このゲートに所定値以上の正電圧が印加された時にＭ
、Ｏ３型電界効果トランジスタＦが導通状態となる。
一方、入力トランジスタＱ１が導通状態になった場合、
定電流回路１．の定電流が入力トランジスタＱ１を通じ
て他方の出力トランジスタＱ３のベースに流れ込んで該
トランジスタＱ３が導通状態となり、一方の出力トラン
ジスタＱ２がしゃ断状態となる。従って、ＭＯ３型電界
効果トランジスタＦのゲート入力容量の充電電荷が他方
の出力トランジスタＱ３を通じて瞬時に放電され、ＭＯ
８型電界効果トランジスタＦがしゃ断状態となる。
定電流回路１．の定電流が入力トランジスタＱ１を通じ
て他方の出力トランジスタＱ３のベースに流れ込んで該
トランジスタＱ３が導通状態となり、一方の出力トラン
ジスタＱ２がしゃ断状態となる。従って、ＭＯ３型電界
効果トランジスタＦのゲート入力容量の充電電荷が他方
の出力トランジスタＱ３を通じて瞬時に放電され、ＭＯ
８型電界効果トランジスタＦがしゃ断状態となる。
尚、同図中のＲ１はトランジスタＱ３にベース電流を流
すための抵抗である。
すための抵抗である。
〈発明が解決しようとする課題〉
ところで、前記駆動回路では、ＭＯ３型電界効果トラン
ジスタＦのゲート入力容量の電荷の充電および放電を瞬
時に行うために、充・放電の各電流値を大きく設定する
必要がある。即ち、出力トランジスタＱ２．Ｑ３の各々
の導通を完全なショート状態とする必要がある。そのた
め、各出力トランジスタＱ２．Ｑ３にベース電流を供給
する定電流回路１．０定電流値を大きく設定しなければ
ならない。例えば、ゲート入力容量の充・放電電流を５
００ｍＡ、各出力トランジスタＱ２．Ｑ３のｈＦＥを５
０とそれぞれすると、定電流回路■おの定電流値を比較
的大きな１０ｍＡに設定しなければならない。従って、
ＭＯ３型電界効果トランジスタＦがしゃ断状態または導
通状態を保持する定常時における駆動回路自体の消費電
流が大きくなり、また、電源電圧が高い場合には電力損
失が太き（なるので、それに伴って放熱も大きくなり、
素子のパッケージを小さくできない問題がある。
ジスタＦのゲート入力容量の電荷の充電および放電を瞬
時に行うために、充・放電の各電流値を大きく設定する
必要がある。即ち、出力トランジスタＱ２．Ｑ３の各々
の導通を完全なショート状態とする必要がある。そのた
め、各出力トランジスタＱ２．Ｑ３にベース電流を供給
する定電流回路１．０定電流値を大きく設定しなければ
ならない。例えば、ゲート入力容量の充・放電電流を５
００ｍＡ、各出力トランジスタＱ２．Ｑ３のｈＦＥを５
０とそれぞれすると、定電流回路■おの定電流値を比較
的大きな１０ｍＡに設定しなければならない。従って、
ＭＯ３型電界効果トランジスタＦがしゃ断状態または導
通状態を保持する定常時における駆動回路自体の消費電
流が大きくなり、また、電源電圧が高い場合には電力損
失が太き（なるので、それに伴って放熱も大きくなり、
素子のパッケージを小さくできない問題がある。
しかも、トーテムポール構成となった出力段のトランジ
スタＱ２．Ｑ３およびダイオードＤとして、容量の大き
なものを用いる必要があり、駆動回路をモノリシックＩ
Ｃに構成できない欠点もある。
スタＱ２．Ｑ３およびダイオードＤとして、容量の大き
なものを用いる必要があり、駆動回路をモノリシックＩ
Ｃに構成できない欠点もある。
本発明は、このような従来の問題点に鑑みてなされたも
のであり、素子の過度時に充放電を瞬時に行ない得る構
成としながらも、素子の定常時の消費電流を大幅に低減
して小型のパッケージに組み込むことができ、モノリシ
、りＩＣ化することもできる電圧駆動型素子の駆動回路
を提供することを技術的課題とするものである。
のであり、素子の過度時に充放電を瞬時に行ない得る構
成としながらも、素子の定常時の消費電流を大幅に低減
して小型のパッケージに組み込むことができ、モノリシ
、りＩＣ化することもできる電圧駆動型素子の駆動回路
を提供することを技術的課題とするものである。
〈課題を解決するための手段〉
本発明は、上記した課題を達成するための技術的手段と
して、電圧駆動型素子の駆動回路を以下のように構成し
た。即ち、ＭＯ３型電界効果トランジスタやＭＯＳゲー
トバイポーラトランジスタ等の電圧駆動型素子の駆動回
路において、前記電圧駆動型素子のゲート等の入力容量
を充電する電流供給用スイッチング素子およびその充電
電荷を放電させるための電流引き込み用スイッチング素
子を電源間に直列接続し、この両スイッチング素子に対
し並列に且つ電源間に直列接続した２個の駆動用スイッ
チング素子の接続点を、前記電流供給用スイッチング素
子および電流引き込み用スイッチング素子の各々の制御
端子に、これらを択一的にオンするよう接続し、この再
駆動用スイッチング素子に対しこれらをオンさせる電流
を択一的に供給する電流供給回路を備えたことを特徴と
して構成されている。
して、電圧駆動型素子の駆動回路を以下のように構成し
た。即ち、ＭＯ３型電界効果トランジスタやＭＯＳゲー
トバイポーラトランジスタ等の電圧駆動型素子の駆動回
路において、前記電圧駆動型素子のゲート等の入力容量
を充電する電流供給用スイッチング素子およびその充電
電荷を放電させるための電流引き込み用スイッチング素
子を電源間に直列接続し、この両スイッチング素子に対
し並列に且つ電源間に直列接続した２個の駆動用スイッ
チング素子の接続点を、前記電流供給用スイッチング素
子および電流引き込み用スイッチング素子の各々の制御
端子に、これらを択一的にオンするよう接続し、この再
駆動用スイッチング素子に対しこれらをオンさせる電流
を択一的に供給する電流供給回路を備えたことを特徴と
して構成されている。
く作用〉
いま、充電電流供給用スイッチング素子をＮＰＮ型トラ
ンジスタとし、放電電流引き込み用スイッチング素子を
ＰＮＰ型トランジスタとし、各駆動用スイッチング素子
を各々ＮＰＮ型トランジスタとし、且つ電圧駆動型素子
をＭＯ３型電界効果トランジスタとすると、 電流
供給回路からの電流供給により一方の駆動用トランジス
タがオンされると、このオン状態の駆動用トランジスタ
を通じて電流増幅された電流が充電電流供給用トランジ
スタにベース電流として流れて該トランジスタが導通状
態となり、電源から導通状態の電流供給用トランジスタ
を通じてＭＯ３型電界効果トランジスタの入力容量が瞬
時に充電される。
ンジスタとし、放電電流引き込み用スイッチング素子を
ＰＮＰ型トランジスタとし、各駆動用スイッチング素子
を各々ＮＰＮ型トランジスタとし、且つ電圧駆動型素子
をＭＯ３型電界効果トランジスタとすると、 電流
供給回路からの電流供給により一方の駆動用トランジス
タがオンされると、このオン状態の駆動用トランジスタ
を通じて電流増幅された電流が充電電流供給用トランジ
スタにベース電流として流れて該トランジスタが導通状
態となり、電源から導通状態の電流供給用トランジスタ
を通じてＭＯ３型電界効果トランジスタの入力容量が瞬
時に充電される。
一方、電流供給回路からの電流供給により他方の駆動用
トランジスタが導通状態になった場合、このトランジス
タで電流供給回路からの電流が電流増幅されて電流引き
込み用トランジスタのへ一ス電流となり、このトランジ
スタが導通状態となる。従って、ＭＯ３型電界効果トラ
ンジスタのゲ−ト入力容量に蓄積されていた電荷が電流
引き込み用トランジスタを通じて瞬時に放電され、ＭＯ
８型電界効果トランジスタＦがしゃ断状態となる。
トランジスタが導通状態になった場合、このトランジス
タで電流供給回路からの電流が電流増幅されて電流引き
込み用トランジスタのへ一ス電流となり、このトランジ
スタが導通状態となる。従って、ＭＯ３型電界効果トラ
ンジスタのゲ−ト入力容量に蓄積されていた電荷が電流
引き込み用トランジスタを通じて瞬時に放電され、ＭＯ
８型電界効果トランジスタＦがしゃ断状態となる。
この駆動回路では、電流供給回路からの電流をそれぞれ
オン状態の駆動用トランジスタで電流増幅した電流が、
出力段の電流供給用トランジスタおよび電流引き込み用
トランジスタの各々のベース電流となるので、電流供給
回路からの電流値を小さくしても、ＭＯ３型電界効果ト
ランジスタを瞬時に充・放電させることができる。
オン状態の駆動用トランジスタで電流増幅した電流が、
出力段の電流供給用トランジスタおよび電流引き込み用
トランジスタの各々のベース電流となるので、電流供給
回路からの電流値を小さくしても、ＭＯ３型電界効果ト
ランジスタを瞬時に充・放電させることができる。
〈実施例〉
以下、本発明の好ましい一実施例について図面を参照し
ながら詳細に説明する。
ながら詳細に説明する。
本発明の一実施例を示した第１図において、第２図と同
−若しくは実質的に同等のものには同一の符号を付して
その説明を省略する。そして、ゲート入力容量の充電用
としてのＮＰＮ型の電流供給用トランジスタＱ４と、そ
の蓄積電荷の放電用としてのＰＮＰ型の電流引き込み用
トランジスタＱ５を付加し、この両トランジスタＱ４．
Ｑ５を、高電位の直流電源ＶＣＣと接地端子ＧＮＤとの
間に抵抗Ｒ５を介して直列接続し、両トランジスタＱ４
゜Ｑ５の各ベースの共通接続点を、抵抗Ｒ２，トランジ
スタＱ２．ダイオードＤおよびトランジスタＱ３からな
る第２図と同様のトーテムポール構成の出力端に接続し
、両トランジスタＱ４．Ｑ５の各ベースの共通接続点と
エミッタの共通接続点とを、抵抗Ｒ４を介して接続し、
該エミッタの共通接続点を出力端子■。に導出した構成
においてのみ第２図のものと相違する。
−若しくは実質的に同等のものには同一の符号を付して
その説明を省略する。そして、ゲート入力容量の充電用
としてのＮＰＮ型の電流供給用トランジスタＱ４と、そ
の蓄積電荷の放電用としてのＰＮＰ型の電流引き込み用
トランジスタＱ５を付加し、この両トランジスタＱ４．
Ｑ５を、高電位の直流電源ＶＣＣと接地端子ＧＮＤとの
間に抵抗Ｒ５を介して直列接続し、両トランジスタＱ４
゜Ｑ５の各ベースの共通接続点を、抵抗Ｒ２，トランジ
スタＱ２．ダイオードＤおよびトランジスタＱ３からな
る第２図と同様のトーテムポール構成の出力端に接続し
、両トランジスタＱ４．Ｑ５の各ベースの共通接続点と
エミッタの共通接続点とを、抵抗Ｒ４を介して接続し、
該エミッタの共通接続点を出力端子■。に導出した構成
においてのみ第２図のものと相違する。
次に、前記実施例の作用について説明する。制御端子Ｃ
の制御信号により入力トランジスタＱ１がしゃ断状態に
なった場合、定電流回路ＩＩｌの定電流がトランジスタ
Ｑ２のベースに流れ込んで該トランジスタＱ２が導通状
態となり、他方の出力トランジスタＱ３がしゃ断状態と
なる。従って、直流電源Ｖｃｃから電流制限用抵抗Ｒ２
、トランジスタＱ２およびダイオードＤを通じて電流供
給用トランジスタＱ４にベース電流が流れて該トランジ
スタＱ４がオンとなり、直流電源Ｖ（（から抵抗Ｒ５、
トランジスタＱ４および保護用抵抗Ｒ３を通じてＭＯ３
型電界効果トランジスタＦのゲート入力容量が瞬時に充
電され、このゲートに所定値以上の正電圧が印加された
時にＭＯ３型電界効果トランジスタＦが導通状態となる
。
の制御信号により入力トランジスタＱ１がしゃ断状態に
なった場合、定電流回路ＩＩｌの定電流がトランジスタ
Ｑ２のベースに流れ込んで該トランジスタＱ２が導通状
態となり、他方の出力トランジスタＱ３がしゃ断状態と
なる。従って、直流電源Ｖｃｃから電流制限用抵抗Ｒ２
、トランジスタＱ２およびダイオードＤを通じて電流供
給用トランジスタＱ４にベース電流が流れて該トランジ
スタＱ４がオンとなり、直流電源Ｖ（（から抵抗Ｒ５、
トランジスタＱ４および保護用抵抗Ｒ３を通じてＭＯ３
型電界効果トランジスタＦのゲート入力容量が瞬時に充
電され、このゲートに所定値以上の正電圧が印加された
時にＭＯ３型電界効果トランジスタＦが導通状態となる
。
一方、入力トランジスタＱ１が導通状態になった場合、
定電流回路■おの定電流が入力トランジスタＱ１を通じ
てトランジスタＱ３のベースに流れ込んで該トランジス
タＱ３が導通状態となり、且つトランジスタＱ２がしゃ
断状態となり、定電流がトランジスタＱ３で電流増幅さ
れた電流が電流引き込み用トランジスタＱ５のベース電
流となり、該トランジスタＱ５が導通状態となる。従っ
て、ＭＯ３型電界効果トランジスタＦのゲート入力容量
に蓄積されていた電荷が電流引き込み用トランジスタＱ
５を通じて接地端子ＧＮＤに瞬時に放電され、ＭＯ３型
電界効果トランジスタＦがしゃ断状態となる。
定電流回路■おの定電流が入力トランジスタＱ１を通じ
てトランジスタＱ３のベースに流れ込んで該トランジス
タＱ３が導通状態となり、且つトランジスタＱ２がしゃ
断状態となり、定電流がトランジスタＱ３で電流増幅さ
れた電流が電流引き込み用トランジスタＱ５のベース電
流となり、該トランジスタＱ５が導通状態となる。従っ
て、ＭＯ３型電界効果トランジスタＦのゲート入力容量
に蓄積されていた電荷が電流引き込み用トランジスタＱ
５を通じて接地端子ＧＮＤに瞬時に放電され、ＭＯ３型
電界効果トランジスタＦがしゃ断状態となる。
この駆動回路では、定電流回路ＩＢの定電流をそれぞれ
オン状態のトランジスタＱ２．Ｑ３で電流増幅した電流
が、出力段の電流供給用トランジスタＱ４および電流引
き込み用トラ、ンジスタＱ５の各々のベース電流となる
ので、例えば、ゲート入力容量の充・放電電流を前述と
同様に５００ｍＡとし１、各トランジスタＱ２〜Ｑ５の
ｈＦＥを５０とそれぞれすると、定電流回路ＩＢの定電
流値を０．２ｍＡ程度に設定してもＭＯ３型電界効果ト
ランジスタＦの過度時の充・放電を瞬時に行わすことが
できる。従って、定常時の回路の消費電流が第２図のも
のに比し大幅に低減する。
オン状態のトランジスタＱ２．Ｑ３で電流増幅した電流
が、出力段の電流供給用トランジスタＱ４および電流引
き込み用トラ、ンジスタＱ５の各々のベース電流となる
ので、例えば、ゲート入力容量の充・放電電流を前述と
同様に５００ｍＡとし１、各トランジスタＱ２〜Ｑ５の
ｈＦＥを５０とそれぞれすると、定電流回路ＩＢの定電
流値を０．２ｍＡ程度に設定してもＭＯ３型電界効果ト
ランジスタＦの過度時の充・放電を瞬時に行わすことが
できる。従って、定常時の回路の消費電流が第２図のも
のに比し大幅に低減する。
尚、本発明は前記説明並びに図面の内容にのみ限定され
るものではなく、請求の範囲を逸脱しない限り種々の変
形例をも包含し得る。例えば、抵抗Ｒ５をＯΩつまり除
外してもよく、また、ダイオードＤと抵抗Ｒ４とを共に
除外しても機能上、問題がない。更に、前記実施例で出
力段のトランジスタＱ４．Ｑ５としてＮＰＮ型とＰＮＰ
型のものをそれぞれ用いているのは、誤動作することな
く択一的にオンさせる目的のためのみであり、他の回路
構成を用いてもよい。
るものではなく、請求の範囲を逸脱しない限り種々の変
形例をも包含し得る。例えば、抵抗Ｒ５をＯΩつまり除
外してもよく、また、ダイオードＤと抵抗Ｒ４とを共に
除外しても機能上、問題がない。更に、前記実施例で出
力段のトランジスタＱ４．Ｑ５としてＮＰＮ型とＰＮＰ
型のものをそれぞれ用いているのは、誤動作することな
く択一的にオンさせる目的のためのみであり、他の回路
構成を用いてもよい。
〈発明の効果〉
以上のように本発明の電圧駆動型素子の駆動回路による
と、回路の定常時の消費電流を大幅に低減できるので、
出力段の電力損失が少くなり、それに伴って放熱も少く
なるので小型のパンケージに組み込むことができ、容量
の小さなデバイスを用いられることによりモノリシック
ＩＣ化することもできる。
と、回路の定常時の消費電流を大幅に低減できるので、
出力段の電力損失が少くなり、それに伴って放熱も少く
なるので小型のパンケージに組み込むことができ、容量
の小さなデバイスを用いられることによりモノリシック
ＩＣ化することもできる。
第１図は本発明の一実施例の電気回路図、第２図は従来
例の電気回路図である。 Ｆ・・・ＭＯ３型電界効果トランジスタ（電圧駆動型素
子） Ｑ２．Ｑ３・・・駆動用トランジスタ （駆動用スイッチング素子） Ｑ４・・・電流供給用トランジスタ （電流供給用スイッチング素子） Ｑ５・・・電流引き込み用トランジスタ（電流引き込み
用スイッチング素子） ＶＣＣ・・・直流電源
例の電気回路図である。 Ｆ・・・ＭＯ３型電界効果トランジスタ（電圧駆動型素
子） Ｑ２．Ｑ３・・・駆動用トランジスタ （駆動用スイッチング素子） Ｑ４・・・電流供給用トランジスタ （電流供給用スイッチング素子） Ｑ５・・・電流引き込み用トランジスタ（電流引き込み
用スイッチング素子） ＶＣＣ・・・直流電源
Claims (1)
- （１）ＭＯＳ型電界効果トランジスタやＭＯＳゲートバ
イポーラトランジスタ等の電圧駆動型素子の駆動回路に
おいて、前記電圧駆動型素子のゲート等の入力容量を充
電する電流供給用スイッチング素子およびその充電電荷
を放電させるための電流引き込み用スイッチング素子を
電源間に直列接続し、この両スイッチング素子に対し並
列に且つ電源間に直列接続した２個の駆動用スイッチン
グ素子の接続点を、前記電流供給用スイッチング素子お
よび電流引き込み用スイッチング素子の各々の制御端子
に、これらを択一的にオンするよう接続し、この両駆動
用スイッチング素子に対しこれらをオンさせる電流を択
一的に供給する電流供給回路を備えたことを特徴とする
電圧駆動型素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106239A JP2731284B2 (ja) | 1990-04-20 | 1990-04-20 | 電圧駆動型素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106239A JP2731284B2 (ja) | 1990-04-20 | 1990-04-20 | 電圧駆動型素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH044608A true JPH044608A (ja) | 1992-01-09 |
| JP2731284B2 JP2731284B2 (ja) | 1998-03-25 |
Family
ID=14428567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2106239A Expired - Fee Related JP2731284B2 (ja) | 1990-04-20 | 1990-04-20 | 電圧駆動型素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731284B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005064795A1 (ja) * | 2003-12-26 | 2005-07-14 | Rohm Co., Ltd | 信号出力回路及びそれを有する電源電圧監視装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857109A (ja) * | 1981-09-30 | 1983-04-05 | Fujitsu Ltd | 光学走査方式 |
| JPS6041323A (ja) * | 1983-05-31 | 1985-03-05 | ゼネラル・エレクトリツク・カンパニイ | 非再生型電力半導体のスイツチングを制御する方法および装置 |
| JPS6216072A (ja) * | 1985-07-10 | 1987-01-24 | Hitachi Micro Comput Eng Ltd | 電源装置 |
| JPH0263317A (ja) * | 1988-08-30 | 1990-03-02 | Meidensha Corp | 電界効果トランジスタのゲート駆動回路 |
-
1990
- 1990-04-20 JP JP2106239A patent/JP2731284B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857109A (ja) * | 1981-09-30 | 1983-04-05 | Fujitsu Ltd | 光学走査方式 |
| JPS6041323A (ja) * | 1983-05-31 | 1985-03-05 | ゼネラル・エレクトリツク・カンパニイ | 非再生型電力半導体のスイツチングを制御する方法および装置 |
| JPS6216072A (ja) * | 1985-07-10 | 1987-01-24 | Hitachi Micro Comput Eng Ltd | 電源装置 |
| JPH0263317A (ja) * | 1988-08-30 | 1990-03-02 | Meidensha Corp | 電界効果トランジスタのゲート駆動回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005064795A1 (ja) * | 2003-12-26 | 2005-07-14 | Rohm Co., Ltd | 信号出力回路及びそれを有する電源電圧監視装置 |
| JP2005197787A (ja) * | 2003-12-26 | 2005-07-21 | Rohm Co Ltd | 信号出力回路及びそれを有する電源電圧監視装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2731284B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03185916A (ja) | パワーｆｅｔ用適応ゲート充電回路 | |
| JP2001084044A (ja) | 電源装置 | |
| JPH0330512A (ja) | 制御回路 | |
| KR100812876B1 (ko) | 전원 회로 및 반도체 장치 | |
| JPH07288973A (ja) | チャージポンプ回路 | |
| JP3422928B2 (ja) | チャージポンプ式駆動回路 | |
| JPH044608A (ja) | 電圧駆動型素子の駆動回路 | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| JP4315959B2 (ja) | 電源装置 | |
| JP2008016365A (ja) | 放電管点灯装置 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| CN115528892B (zh) | 一种nmos功率管驱动电路、芯片以及系统 | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| JP3111616B2 (ja) | 入力短絡保護回路 | |
| US5616971A (en) | Power switching circuit | |
| JP2844707B2 (ja) | ドライバー回路 | |
| JP3724690B2 (ja) | スイッチング回路 | |
| JP2004509593A (ja) | 充電ポンプ回路 | |
| JPH02105623A (ja) | 出力回路 | |
| JP2776621B2 (ja) | 出力回路 | |
| JPS595746A (ja) | コイル駆動回路 | |
| JP2602554Y2 (ja) | 信号出力回路 | |
| JPH0513064Y2 (ja) | ||
| JP2605447Y2 (ja) | 半導体素子 | |
| JP2588729Y2 (ja) | Ｔｔｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |