JPH044491A - Ｉｃカード用データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、データの記録機能を有するＩＣカードを使用
したデータ処理装置に関する。

（従来の技術） 近年、ＬＳＩからなるデータメモリ等を実装したＩＣカ
ードを使用し、このＩＣカードに対してデータの記録再
生を行なうデータ処理システムが開発されている。この
ようなシステムは、データ処理を行なうＣＰＵ　（マイ
クロプロセッサ）を有するデータ処理装置本体及びこの
本体とＩＣカードとを電気的に接続するためのコネクタ
（インターフェースコネクタ）を備えている。このコネ
クタは、ＩＣカードを着脱自在に取り扱うことが可能な
ように構成されている。

ところで、システムでは、ＩＣカードに対して入出力す
るデータはディジタルデータであり、データ処理装置本
体が行なう処理は全てディジタル処理である。このため
、データ処理装置本体とＩＣカードとは、相互に転送す
るデータビット数に応じた本数を有するインターフェー
ス信号線（データバス）により接続されている。

（発明が解決しようとする課題） 従来のシステムでは、データ処理装置本体とＩＣカード
とは、データビット数に応じた複数本を有するインター
フェース信号線により接続されている。このため、複数
本のインターフェース信号線が接続されたコネクタが必
要となり、コネクタを配置するための実装面積が比較的
広くなる。

これにより、データ処理装置本体側において、コネクタ
の実装エリアとして広いエリアを確保する必要がある。

本発明の目的は、データ処理装置本体とＩＣカードとを
接続するインターフェース信号線の本数を減少して、コ
ネクタの実装エリアの縮小化を図ることができるＩＣカ
ード用データ処理装置を提供することにある。

［発明の構成］ （課題を解決するための手段と作用） 本発明は、メモリを有するＩＣカード手段がコネクタ手
段を介して、ＣＰＵを有するデータ処理手段に対して着
脱自在に接続されて、ＩＣカード手段のメモリに対して
入出力されるデータの処理を実行する装置である。

ＩＣカード手段は、メモリから出力されるディジタルデ
ータをアナログ信号に変換する第１のＤ／Ａ変換手段及
びアナログ信号をメモリに対して入力するためのディジ
タルデータに変換する第１のＡ／Ｄ変換手段を有する。

一方、データ処理手段は、第１のＤ／Ａ変換手段から出
力されるアナログ信号をＣＰＵに入力するためのディジ
タルデータに変換する第２のＡ／Ｄ変換手段、ＣＰＵか
ら出力されるディジタルデータをアナログ信号に変換す
る第２のＤ／Ａ変換手段、及び第１及び第２のＤ／Ａ変
換手段、第１及び第２のＡ／Ｄ変換手段のそれぞれの動
作制御を行なうためのイネーブル信号を出力する出力手
段とを有する。コネク夕手段は、アナログ信号及びイネ
ーブル信号の転送を行なうためのケーブル手段を有する
。

このような構成により、複数のビットのデータ線の代わ
りにアナログ信号の信号線を使用することにより、カー
ド手段とデータ処理手段とのインターフェースを構成す
るインターフェース信号線の本数の減少化を図ることが
できる。

（実施例） 以下図面を参照して本発明の詳細な説明する。

第１図は第１の実施例に係わるデータ処理装置の構成を
示すブロック図である。装置本体１０には、各種のデー
タ処理を実行するＣＰＵＩＩ、ＣＰＵＩＩからの出力デ
ータをアナログ信号に変換するＤ／Ａコンバータ１２及
びアナログ信号をディジタルデータに変換するＡ／Ｄコ
ンバータ１３が設けられている。各コンバータ１２．１
３は、それぞれＣＰＵＩＩからのイネーブル信号Ｅによ
り動作制御される。

一方、ＩＣカード２０は、コネクタ３０を介して装置本
体１０に対して着脱自在に接続される。ＩＣカ−ド２０
には、ＬＳＩからなるメモリ２１、メモリ２１からの出
力データをアナログ信号に変換するＤ／Ａコンバータ２
２及びアナログ信号をディジタルデータに変換するＡ／
、Ｄコンバータ２３か設けられている。

コネクタ３０は、装置本体１０とＩＣカード２０とを電
気的に接続するためのインターフェースコネクタである
。コネクタ３０には、アナログ信号を転送するためのイ
ンターフェース信号線３１及びイネーブル信号Ｅを転送
するコントロール線３２ａ　、　３２ｂがそれぞれ接続
されている。インターフェース信号線３１は、装置本体
１０側のＤ／Ａコンバータ１２及びＩＣカード２０のＡ
／Ｄコンバータ２３とを接続し、かつＩＣカード２０の
Ｄ／Ａコンバータ２２及び装置本体１０側のＡ／Ｄコン
バータ１３とを接続する。

コントロール線３２ａは、ＣＰＵＩＩから出力されるイ
ネーブル信号Ｅを、装置本体１０側のＡ／Ｄコンバータ
１３及びＩＣカード２０のＤ／Ａコンバータ２２に転送
する。一方、コントロール線３２ｂは、ＣＰＵＩＩから
のイネーブル信号Ｅを反転するインバータ１４の出力信
号を、装置本体１０側のＤ／Ａコンバータ１２及びＩＣ
カード２０のＡ／Ｄコンバータ２３に転送する。

次に、同実施例の動作を説明する。

まず、第２図のステップＳ１に示すように、コネクタ３
０を介して、ＩＣカード２０を装置本体ＩＯに装着する
。これにより、ＩＣカード２０と装置本体１０とは電気
的に接続される。装置本体１０のＣＰＵ１１は、各コン
バータ１２．　１３．２２．２３を動作させるためのイ
ネーブル信号Ｅを出力する（ステップＳ２）。

ここで、イネーブル信号Ｅが論理「０」の場合には、コ
ンバータ１３．２２は非動作状態であり、インバータ１
４から論理「０」のイネーブル信号Ｅが出力される。こ
れにより、装置本体１０側のＤ／Ａコンバータ１２及び
ＩＣカード２０のＡ／Ｄコンバータ２３が動作状態とな
る（ステップＳ３のＮｏ）。

Ｄ／Ａコンバータ１２は、ＣＰ　Ｕ　１１から出力され
るデータ（例えばＩＣカード２０に記録すべきデータ）
をアナログ信号に変換する（ステップＳ４）。

Ｄ／Ａコンバータ１２により変換されたアナログ信号は
、インターフェース信号線３１を介してＡ／Ｄコンバー
タ２３に入力される。このとき、ＩＣカード２０のＤ／
Ａコンバータ２２は非動作状態である。

Ａ／Ｄコンバータ２３は、入力されたアナログ信号をデ
ィジタルデータを変換して、メモリ２１に出力する（ス
テップＳ５）。これにより、ＩＣカード２０のメモリ２
１には、ＣＰＵ１１から出力されたデータが記録される
ことになる。

一方、イネーブル信号Ｅが論理「１」の場合には、コン
バータ１２．２３は非動作状態となり、装置本体１０側
のＡ／Ｄコンバータ１３及びＩＣカード２０のＤ／Ａコ
ンバータ２２が動作状態となる（ステップＳ３のＹＥＳ
）。Ｄ／Ａコンバータ２２は、ＩＣカード２０のメモリ
２１から出力されるデータ（例えばＩＣカード２０の識
別データ）をアナログ信号に変換する（ステップＳ６）
。

Ｄ／Ａコンバータ２２により変換されたアナログ信号は
、インターフェース信号線３１を介してＡ／ｐコンバー
タ１３に入力される。このとき、装置水体１０側のＤ／
Ａコンバータ１２は非動作状態である。

Ａ／Ｄコンバータ１３は、入力されたアナログ信号をデ
ィジタルデータを変換して、ＣＰＵＩＩに出力する（ス
テップＳ７）。これにより、ＣＰＵ１１は、ＩＣカード
２０のメモリ２１から出力されたデータを受信し、例え
ば識別データに基づいてＩＣカード２０の識別処理を実
行する。

このようにして、装置本体１０とＩＣカード２０間のデ
ータ転送が実行される。この場合、装置本体１０側のＣ
ＰＵＩＩから出力されるデータまたはＩＣカード２０の
メモリ２１から出力されるデータは、アナログ信号に変
換された後に、装置本体１０側またはＩＣカード２０側
に転送される。このとき、アナログ信号の転送方向は、
ＣＰＵＩＩからのイネーブル信号Ｅにより切換えられる
ことになる。

このようなアナログ信号の転送方式により、装置本体１
０とＩＣカード２０間のインターフェース信号線は１本
の信号線３１で実現される。言い換えれば、転送データ
のビット数に応じた複数本のインターフェース信号線を
不要にして、アナログ信号線３１と２本のコントロール
線３２ａ　、　３２ｂのみで、データ転送を実現するこ
とができる。したがって、コネクタ３１を小型化し、装
置本体１ｏ側に占めるコネクタ３１の実装エリアの縮小
化を図ることが可能となる。

第３図は本発明の第２の実施例に係わるブロック図であ
る。第２の実施例は、装置本体１ｏ側のＣＰＵＩＩから
の出力データが、ＩＣカード２ｏのメモリ２１に転送さ
れる場合のみの構成である。このような場合には、装置
本体１ｏ側のＡ／Ｄコンバータ１３及びＩＣカード２０
のＤ／Ａコンバータ２２を省略できるだけでなく、ＣＰ
ＵＬＩからのイネーブル信号Ｅを転送するコントロール
線３２ａ　、　３２ｂも不要にすることができる。した
がって、第１の実施例の場合よりも、さらにコネクタ３
１の小型化を実現することができる。

［発明の効果］ 以上詳述したように本発明によれば、データ処理装置本
体とＩＣカードとが接続してなるデータ処理装置におい
て、データ転送をアナログ信号の転送で実現する方式に
より、データ処理装置本体とＩＣカードとを接続するイ
ンターフェース信号線の本数の減少化を図ることができ
る。したがって、インターフェース信号線を有するコネ
クタの小型化を実現し、コネクタの実装エリアの縮小化
を図り、結果的に装置全体の小型化を図ることが可能と
なるものである。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わるデータ処理装置
の構成を示すブロック図、第２図は同実施例の動作を説
明するためのフローチャート、第３図は本発明の第２の
実施例に係わるデータ処理装置の構成を示すブロック図
である。 １０・・・装置本体、１２．２２・・・Ｄ／Ａコンバー
タ、１３゜２３・・・Ａ／Ｄコンバータ、２０・・・Ｉ
Ｃカード、２１・・・メモリ、３０・・・コネクタ、３
１・・・インターフェース信号線。 出願人代理人　弁理士　鈴江武彦

Claims (2)

【特許請求の範囲】
1. （１）メモリ、前記メモリから出力されるディジタルデ
   ータをアナログ信号に変換する第１のＤ／Ａ変換手段、
   及びアナログ信号を前記メモリに対して入力するための
   ディジタルデータに変換する第１のＡ／Ｄ変換手段のそ
   れぞれを有するＩＣカード手段と、 前記メモリに入出力されるデータを処理するためのＣＰ
   Ｕ、前記第１のＤ／Ａ変換手段から出力されるアナログ
   信号を前記ＣＰＵに入力するためのディジタルデータに
   変換する第２のＡ／Ｄ変換手段、前記ＣＰＵから出力さ
   れるディジタルデータをアナログ信号に変換する第２の
   Ｄ／Ａ変換手段、及び前記第１，第２の各Ａ／Ｄ変換手
   段と前記第１，第２の各Ｄ／Ａ変換手段のそれぞれの動
   作制御を行なうためのイネーブル信号を出力する出力手
   段とを有するデータ処理手段と、 前記ＩＣカード手段と前記データ処理手段とを電気的に
   接続し、前記アナログ信号及び前記イネーブル信号の転
   送を行なうためのケーブル手段を有するコネクタ手段と
   を具備したことを特徴とするＩＣカード用データ処理装
   置。
2. （２）メモリ及びアナログ信号を前記メモリに対して入
   力するためのディジタルデータに変換するＡ／Ｄ変換手
   段とを有するＩＣカード手段と、前記メモリに入力され
   るデータを処理するためのＣＰＵ及び前記ＣＰＵから出
   力されるディジタルデータをアナログ信号に変換するＤ
   ／Ａ変換手段とを有するデータ処理手段と、 前記ＩＣカード手段と前記データ処理手段とを電気的に
   接続し、前記Ｄ／Ａ変換手段から出力されるアナログ信
   号を前記Ａ／Ｄ変換手段に転送するためのケーブル手段
   を有するコネクタ手段とを具備したことを特徴とするＩ
   Ｃカード用データ処理装置。