JPH0434929A - 半導体のドライエッチング方法 - Google Patents

半導体のドライエッチング方法

Info

Publication number
JPH0434929A
JPH0434929A JP2140740A JP14074090A JPH0434929A JP H0434929 A JPH0434929 A JP H0434929A JP 2140740 A JP2140740 A JP 2140740A JP 14074090 A JP14074090 A JP 14074090A JP H0434929 A JPH0434929 A JP H0434929A
Authority
JP
Japan
Prior art keywords
layer
etching
etched
photoresist
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2140740A
Other languages
English (en)
Other versions
JP3078821B2 (ja
Inventor
Masahiro Kotaki
正宏 小滝
Katsuhide Manabe
勝英 真部
Masaki Mori
正樹 森
Masafumi Hashimoto
雅文 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Original Assignee
Research Development Corp of Japan
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Development Corp of Japan, Toyoda Gosei Co Ltd, Toyota Central R&D Labs Inc filed Critical Research Development Corp of Japan
Priority to JP14074090A priority Critical patent/JP3078821B2/ja
Priority to EP91108833A priority patent/EP0459469B1/en
Priority to DE69125208T priority patent/DE69125208T2/de
Priority to US07/708,883 priority patent/US5205905A/en
Publication of JPH0434929A publication Critical patent/JPH0434929A/ja
Application granted granted Critical
Publication of JP3078821B2 publication Critical patent/JP3078821B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、A1.Ga、−、N (0≦X≦1)半導体
のドライエツチング方法に関する。
【従来技術】
従来、AlxGa+−wN (0≦X≦1)半導体は青
色の発光ダイオードや短波長領域の発光素子の材料とし
て注目されており、係る素子を作成する場合には、他の
化合物半導体と同様にメサ、リセス等のエツチング技術
を確立することが必要となっている。 Aj!−Ga1−J半導体は化学的に非常に安定な物質
であり、他の■−v族化合物半導体のエツチング液とし
て通常使用される塩酸、硫酸、フッ化水素酸(l(F)
等の酸又はこれらの混合液には溶解しないので、これら
の液を用いたウェットエツチングは使用出来ない。 そこで、本発明者等は、四塩化炭素(CCjl!、)又
は2フツ化2塩化炭素(CC1,F2)ガスのプラズマ
により、A1.Ga、−xN (0≦X≦1)半導体を
ドライエツチングする方法を開発した(特開平1−27
8025号公報、特開平1−278026号公報)。
【発明が解決しようとする課題】
しかしながら、2フツ化2塩化炭素(C([、F2)は
、フロンガス規制の対象となり、使用が困難となるとい
う問題がある。 又、四塩化炭素(C([イ)ガスによるプラズマエツチ
ングは、2フツ化2塩化炭素(C1,F、)によるエツ
チングに比べると、エツチング速度が遅いという問題が
あり、加えて、常温で液体のため取扱が離しい。 更に、炭素を含むガスによるプラズマエツチングでは、
半導体表面に炭素の関与するポリマーが形成され、エツ
チング状態が悪化するという問題も多く報告されている
。 現在のところ、エツチングの機構は解明されておらず、
他の半導体に用いられているエツチングガスが、AムG
a+−xN (0≦X≦1)半導体に対して、効果的で
あるか否かは、結局、実験によらなければ解明できない
。 又、AlxGa+−xN (0≦X≦1)半導体のドラ
イエツチングに効果的なガスの報告も、上記の本発明者
らの開示以外には見当たらない。 そこで、本発明者等はAβxGa+−XN半導体のプラ
ズマエツチングにおいて、他のプラズマガスを用いてエ
ツチングの実験を重ねた結果、三塩化ホウ素(BCla
)がエツチングガスとして最適であることを発見し、本
発明を完成した。
【課題を解決するための手段】 上記課題を解決するための発明の構成は、三塩化ホウ素
(F3C1s)ガスのプラズマガスによりAl。 Ga+−xN(0≦X≦1)半導体をエツチングするド
ライエツチング方法である。 上記のプラズマエツチングは、通常、高周波電力を印加
する電極を平行に配置し、その電極に被エツチング物体
を配置した平行電極型装置や、高周波電力を印加する電
極を円筒状に配置し、その円筒の断面に平行に被エツチ
ング物体を配置した円筒電極型装置、その他の構成の装
置を用いて行われる。又、三塩化ホウ素(OCA、)ガ
スをプラズマ状態にするには、上記平行電極型装置や円
筒電極型装置では、電極間に高周波電力を印加すること
により行われる。
【発明の効果】
後述の実施例で明らかにされるように、三塩化ホウ素(
Bi、)ガスのプラズマによりAI+tGa+−J(0
≦X≦1)半導体を効率良くエツチングすることができ
た。又、上記プラズマエツチングを行っても、上記半導
体に結晶欠陥を生じないことも判明された。 従って、本発明を用いることによりALGa+−J(0
≦X≦1)半導体を用いた素子の製造において、それら
の生産性を大きく改善することができる。
【実施例】
以下、本発明を具体的な実施例に基づいて説明する。 本実施例方法で使用された半導体は、有機金属化合物気
相成長法(以下rMOVPB Jと記す)による気相成
長により第2図に示す構造に作成された。 用いられたガスは、NH5とキャリアガスH2とトリメ
チルガリウム(Ga (CHa) a) (以下rTM
GJと記す)とトリメチルアルミニウム(AI(CH3
)3) (以下rTMA」と記す)である。 まず、有機洗浄及び熱処理により洗浄した0面を主面と
する単結晶のサファイア基板1をMOVPE装置の反応
室に載置されたサセプタに装着する。 次に、反応室内の圧力を5Torrに減圧し、H3を流
速0.31/分で反応室に流しながら温度1100℃で
サファイア基板1を気相エツチングした。 次に、温度を800℃まで低下させて、H2を流速31
/分、NH,を流速212/分、TMAを7X 10−
’モル/分で供給して熱処理した。この熱処理によりA
INのバッファ層2が約500人の厚さに形成された。 次に、TMAの供給を停止して、サファイア基板1の温
度を600℃に保持し、H2を2.5117分、N)I
、 ヲ1.51!/分、TMGヲ1.7×10−sモル
/分テ供給し、膜厚約3虜のGaN層3を形成した。 次に、第3図に示すように、GaN層3の上に、高周波
スパッタリングによりS+Oa層4を5000人の厚さ
に形成した。次に、その5iOz層4上にフォトレジス
ト5を塗布して、フォトリングラフにより、窓Aの部分
のフォトレジストを除去した。 次に、第4図に示すように、フォトレジスト5によって
覆われていない5102層4をフッ酸系エツチング液で
除去した。そして、GaN層3のエツチング部分に窓A
の形成されたSin、層4とフォトレジスト502重層
マスクを形成した。 次に、第4図に示す構成の試料30を、第1図に示す平
行平板電極型のプラズマエツチング装置に設置して、G
aN層3の露出部をエツチングした。 次に、第1図に示すエツチング装置の構成を説明する。 第1図に示す平行電極型電極装置において、反部室20
を形成するステンレス製の真空容器10の側壁には、エ
ツチング用のガスを導入する導入管12が連設されてお
り、その導入管12はガス流速を可変できるマスフロー
コントローラ14を介して三塩化ホウ素(Bus)を貯
蔵したボンベ16に接続されている。そして、三塩化ホ
ウ素(BClls)jy”スがそのボンベ16からマス
フローコントローラ14を介して反応室20に導入され
る。 又、反応室20はロータリポンプ15.17、拡散ポン
プ19、メカニカルブースターポンプ13により排気さ
れており、反応室20の真空度は、バルブ18により調
整される。 一方、反応室20内には上下方向に対向して、真空容器
10から絶縁された電極22と電極24とが配設されて
いる。そして、電極22は接地され、電極24には高周
波電力が供給される。その高周波電力は周波数13.5
6MHzの高周波電源28から整合器26を介して供給
される。 又、電極24の上には石英板25が載置されており、そ
の石英板25上に、第4図に示す試料30が載置される
。 係る構成の装置において、プラズマエツチングを行う場
合には、まず、石英板25の上に試料30を載置した後
、拡散ポンプ19により反応室20内の残留ガスを十分
に排気して、反応室20の真空度を5x 10−’To
rr程度にする。その後、三塩化ホウ素(BCls)ガ
スが、ボンベ16からマスフローコントローラ14によ
り流速10cc/分に制御されて、電極24の側から反
応室20に導入された。そして、バルブ18により反応
室20の真空度は正確に0.04Torrに調整された
。 この状態で、電極24と電極22間に0.44W/−の
密度の高周波電力を供給すると、電極間でグロー放電が
開始され、導入された三塩化ホウ素(BCl、)ガスは
、プラズマ状態となり、試料30のエツチングが開始さ
れた。 所定時間エツチングを行った後、試料30を反応室20
から取り出し、Sin、層4をフッ化水素酸で除去して
、第5図に示す試料30を得た。そして、エツチング深
さΔを段差計で測定した。 上記のようなエツチングをエツチング時間を色々変化さ
せて行い、エツチング深さΔとエツチング時間との関係
を測定した。その結果を第6図に示す。その測定結果よ
り、エツチング速度は490人/分であった。 又、エツチング面の走査形電子顕微鏡(SEM)による
像を測定した。倍率は5000倍である。エツチング部
は、第7図(a)に示す像の輪郭を示した第7図ら)に
おいてWで示された領域である。表面には堆積物等の異
物は見られず、表面の形態は平坦であるのが分かる。 又、比較のために、ニフッ化二塩化炭素(CC1゜F、
)によるプラズマエツチングによるGaN層3のエツチ
ング面のSEM像を第8図(a)、第9図(b)に示す
。それぞれ、エツチング面は、輪郭を示した第8図(b
)、第9図(b)において、領域X、領領域の部分であ
る。第8図(a)の像より凹部が現れているのが分かる
。又、第9図(a)の像より、炭素が関与するポリマー
が形成されており、エツチング面が乱れているのが分か
る。 また、三塩化ホウ素によるエツチングの前後において試
料を4.2Kに冷却し、3250人のヘリウムカドミウ
ムレーザを照射して、GaN層3のエッチグ面のフォト
ルミネッセンス強度を測定した。その結果を第10図、
第11図に示す。第10図はエツチング前の特性であり
、第11図はエツチング後の特性である。その特性図に
おいて、波形ピーク波長、半値幅、及びフォトルミネッ
センス強度に変化が見られなかった。このことから、上
記のエツチングによりGtN層3の結晶性に変化がない
ことが分った。 又、このエツチングを十分行うと下層のAIM層がエツ
チングされることがわかり、x=0以外の11wGa+
−xNのエツチングにも適用できることが判明した。 次に、本ドライエツチング方法を用いて発光ダイオード
を製造した。その方法を次に述べる。 本発明のドライエツチング方法は、例えば、第12図に
示す構造の発光ダイオード40を製造する場合における
、電極形成時に使用される。 第12図において、発光ダイオード40は、サファイア
基板41を有しており、そのサファイア基板41に50
0人のAINのバッファー層42が形成されている。そ
のバッファー層42の上には、順に、膜厚的4.5虜 
 のGaNから成る高キャリア濃度n中層43と膜厚的
1.5−のGaNから成る低キヤリア濃度n層44が形
成されており、更に、低キヤリア濃度n層44の上に膜
厚的0.25μsのZnドープGaNから成る1層45
が形成されている。 そして、1層45に接続するアルミニウムで形成された
電極47と高キヤリア濃度n+層43に接続するアルミ
ニウムで形成された電極48とが形成されている。 次に、この構造の発光ダイオード40の製造方法につい
て説明する。 上記発光ダイオード40は、有機金属化合物気相成長法
(以下rMOVPE Jと記す)による気相成長により
製造された。 用いられたガスは、NH,とキャリアガスH3とトリメ
チルガリウム(Ga (CH−) −) (以下rTM
G Jと記す)とトリメチルアルミニウム(Al(C)
Is)s) (以下「TMA」と記す)とシラン(Si
)1.)とジエチル亜鉛(以下rDEZ」と記す)であ
る。 まず、有機洗浄により洗浄した0面を主面とする単結晶
のサファイア基板41をMOVP[!装置の反応室に載
置されたサセプタに装着する。 次に、常圧でH2を流速2A/分で反応室に流しながら
温度1100℃でサファイア基板1を気相エツチングし
た。 次に、温度を400℃まで低下させて、H3を流速20
1/分、Nis ヲ流速101/分、TMAを1.8X
10−’モルフ分で供給してAINのバッファー層42
が約500人の厚さに形成された。 次に、サファイア基板41の温度を1150℃に保持し
、H2を201/分、NHsを101/分、TMGを1
゜7X 10−’モルフ分、H7で0.86ppmまで
希釈したシラン(Sit(4)を200d 7分の割合
で供給し、膜厚的2.2虜、キャリア濃度1.5X 1
0”/ carのGaNから成るSiドープされた高キ
ャリア濃度n中層43を形成した。 続いて、サファイア基板41の温度を1150℃に保持
し、■2を201/分、NHsを101/分、TMGを
1.7 Xl0−’モルフ分の割合で供給し、膜厚的1
.5μs、キャリア濃度lx 10”/ cutのGa
Nから成る低キヤリア濃度n層44を形成した。 次に、サファイア基板41を1000℃にして、H3を
201/分、NH,を10Il/分、TMGを1.7X
10−’%ル/分、DEZを1.5X 1O−4−E−
)L、7分0:)割合T!供給して、膜厚0.2層mの
ZnドープされたGaNから成る1層45を形成した。 このようにして、第13図に示すような多層構造が得ら
れた。 次に、第14図に示すように、1層45の上に7オトレ
ジストを塗布して、フォトリソグラフによりエツチング
される部分(窓)にフォトレジストが残るようにパター
ンニングされたフォトレジスト層53を形成する。 次に、第15図に示すように、フォトレジスト層53及
び1層45の表面−様に、圧力5X10−”1orrs
高周波電力300W、成膜速度27A/分の条件下でス
パッタリングにより5103層51を100人の厚さに
形成した。引続き、その8103層51上に圧力5 X
 10−’Torr、高周波電力300W、成膜速度2
6人/分の条件下でスパッタリングによりAl2O,層
52を2500Aの厚さに形成した。 次に、第15図に示す試料をフォトレジスト剥離液(例
えばアセトン)中に浸して、フォトレジスト層53と共
にフォトレジスト層53の直上のSiO□層51とAl
2O3層52の部分を除去して、第16図に示すように
窓Aの空けられたSiO□層51とA1.05層52と
を形成した。 次に、第17図に示すように、5102層51とAl2
O、層52によって覆われていない部位(窓A)の1層
45とその下の低キヤリア濃度n層44と高キヤリア濃
度n1層43の上面一部を、真空度0、04Torr、
高周波電力0.4411/cd、流速10cc/分のB
Cムガスで40分間エツチングした後、引続き5分間A
rでドライエツチングした。この時、マスクであるAム
05層52もエツチングされる。尚、A1,0、層52
と5iO=層51の総合の厚さは、上記GaN半導体の
エツチングにおいてエツチングに耐えつる厚さである。 又、半導体のエツチングの終了時には、SiOi層51
が露出することなく、Af20.層52が薄く残ってい
ても良い。 次に、第18図に示すように、1層45上に残っている
SiOi層51をフッ化水素酸()IP)で除去した。 この時、例え、SiL層5層上1上1.0.層52が残
っていても、5iO−層51が1層45から剥離するに
伴ってAム03層52は除去される。この時、下層のG
aN層はフッ化水素酸により腐食されることがない。 次に、第19図に示すように、試料の上全面に、AI層
54を蒸着により形成した。そして、そのAI層54の
上にフォトレジスト55を塗布して、フォトリソグラフ
により、そのフォトレジスト55が高キヤリア濃度n+
層43及び1層45に対する電極部が残るように、所定
形状にパターン形成した。 次に、第19図に示すようにそのフォトレジスト55を
マスクとして下層のA1層54の露出部を硝酸系エツチ
ング液でエツチングし、フォトレジスト55をアセトン
で除去し、高キャリア濃度n“層43の電極48.1層
45の電極47を形成した。 このようにして、第12図に示すMIS構造の窒化ガリ
ウム系発光素子を製造することができる。 本実施例に係るドライエツチング方法は、フォトレジス
ト層の上に二酸化ケイ素(SiOi)層と酸化アルミニ
ウム(A110.)層とを形成して、最下層のフォトレ
ジスト層を有機溶剤等のフォトレジスト剥離液によって
剥離除去することで、所定形状のマスクパターンを形成
している。このように、フォトレジスを除去することで
マスクの窓を形成しているので、アンダーカット等の窓
形状の乱れが防止される。 又、酸化アルミニウム(A120.)が、マスクとして
の実質的な機能を果たす。酸化アルミニウム(Aムロ、
)は、二酸化ケイ素(SiOi)に比べて、成膜速度は
ほぼ同じであるが、ドライエツチングによるエツチング
速度は、173以下である。従って、エツチングに耐え
得る厚さのマスク層は、マスク層を二酸化ケイ素(Si
Oz)の単層で形成した場合に比べて、1/3の厚さで
良く、マスクの形成時間が短縮される。 又、半導体のドライエツチング後にマスク層を除去する
必要があるが、酸化アルミニウム(AIJs)だけを容
易に除去する剥離液がないので、酸化アルミニウム(A
ムロ、)の単層でマスクを形成することは困難である。 しかし、上記実施例では、最下層に二酸化ケイ素(Si
L)を用いているので、マスクをフッ化水素酸(HF)
で容易に除去することができる。 このように、二酸化ケイ素(Sins)は、マスクの除
去を容易にするために使用されているので、上層の酸化
アルミニウム(AムOs)に比べて充分に薄くて良い。 又、上記実施例の発光ダイオードは、n層をi層と接合
する側から順に、低キヤリア濃度n層と高キヤリア濃度
n0層との二重層構造としているが、単層のn層でも良
い。更に、i層をn層に接合する側から順に低不純物濃
度i層と高不純物濃度i層の二重層構造としても良い。 上記のように、n層を二重層構造とすることで、発光ダ
イオードの青色の発光強度を増加させることができた。 又、i層を二重層構造とすることで、同様に、発光ダイ
オードの青色の発光強度を増加させることができる。
【図面の簡単な説明】
第1図は本発明の具体的な一実施例に係るエツチング方
法を実現するための装置を示した構成図。 第2図はエツチング試料の構成を示した断面図。 第3図、第4図はエツチング試料とマスクとの関係を示
した断面図。第5図はエツチング後の試料の断面図。第
6図はエツチング速度を示す測定図。 第7図(a)はGaNのエツチング面の表面の結晶構造
を示した顕微鏡写真。第7図(ロ)はその写真における
像の輪郭を示した平面図。第8図(a)、第9図(a)
はニフッ化二塩化炭素(CC1,F 2)を用いたプラ
ズマエツチングによるGaNのエツチング面の結晶構造
を示した顕微鏡写真。第8図ら)、第9図(b)はそれ
らの写真における像の輪郭を示した平面図。第10図は
エツチング前におけるGaNのフォトルミネッセンス強
度の周波数特性。第11図はエツチング後におけるGa
Hのフォトルミネッセンス強度の周波数特性。第12図
は本発明方法を用いて製造される発光ダイオードの具体
的な構成を示した構成図。第13図乃至第19図は同実
施例の発光ダイオードの製造工程を示した断面図。 1“°゛サフアイア基板2・−バッファー層3−GaN
層 4°°”マスク 10 ・−真空容器12−・導入
管 14゛−・マスフローコントローラ16・−・・ボ
ンベ 19・・−拡散ポンプ18・・・コンダクタンス
パルニア’22.24・・−電極28−・高周波電源 40・−発光ダイオード 41・・・サファイア基板4
2−・・・バッファ層 43−パ°高キャリア濃度n+
層44−低キャリア濃度n層 45°°°°i層47.
48°・−電極 51−・・−5iOx層52・・Aj
!2Os層 53 ゛フォトレジスト層第 図 第3図 第 図 ユッチンデBIFJ’l (min) 第8図(b) 第7図(a) 第7図(b) 第9図(a) 第9図(b) 第11 図 破1t(A) 第13図 第14図 第15図 第16図

Claims (1)

    【特許請求の範囲】
  1.  三塩化ホウ素(BCl_3)ガスのプラズマガスによ
    りAl_XGa_1_−_XN(0≦X≦1)半導体を
    エッチングするドライエッチング方法。
JP14074090A 1990-05-30 1990-05-30 半導体のドライエッチング方法 Expired - Fee Related JP3078821B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14074090A JP3078821B2 (ja) 1990-05-30 1990-05-30 半導体のドライエッチング方法
EP91108833A EP0459469B1 (en) 1990-05-30 1991-05-29 Dry etching method for semiconductor
DE69125208T DE69125208T2 (de) 1990-05-30 1991-05-29 Trockenätzverfahren für Halbleiter
US07/708,883 US5205905A (en) 1990-05-30 1991-05-30 Dry etching method for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14074090A JP3078821B2 (ja) 1990-05-30 1990-05-30 半導体のドライエッチング方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP11136230A Division JP2000031538A (ja) 1999-05-17 1999-05-17 発光素子の製造方法
JP13623199A Division JPH11354496A (ja) 1999-05-17 1999-05-17 半導体のドライエッチング方法
JP13622999A Division JP3639144B2 (ja) 1999-05-17 1999-05-17 半導体のドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH0434929A true JPH0434929A (ja) 1992-02-05
JP3078821B2 JP3078821B2 (ja) 2000-08-21

Family

ID=15275611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14074090A Expired - Fee Related JP3078821B2 (ja) 1990-05-30 1990-05-30 半導体のドライエッチング方法

Country Status (4)

Country Link
US (1) US5205905A (ja)
EP (1) EP0459469B1 (ja)
JP (1) JP3078821B2 (ja)
DE (1) DE69125208T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693180A (en) * 1995-04-25 1997-12-02 Sharp Kabushiki Kaisha Dry etching method for a gallium nitride type compound semiconductor
KR100475714B1 (ko) * 2001-03-27 2005-03-10 나이트라이드 세마이컨덕터스 코포레이션, 리미티드 질화물계 화합물 반도체장치 및 그 제조방법
WO2007072871A1 (ja) * 2005-12-21 2007-06-28 Rohm Co., Ltd. 窒化物半導体発光素子の製造方法
CN109234703A (zh) * 2018-11-27 2019-01-18 湖南顶立科技有限公司 一种气相沉积系统

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362017B1 (en) 1990-02-28 2002-03-26 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound
US6830992B1 (en) * 1990-02-28 2004-12-14 Toyoda Gosei Co., Ltd. Method for manufacturing a gallium nitride group compound semiconductor
CA2037198C (en) 1990-02-28 1996-04-23 Katsuhide Manabe Light-emitting semiconductor device using gallium nitride group compound
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
DE69229265T2 (de) * 1991-03-18 1999-09-23 Univ Boston Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid
US6953703B2 (en) * 1991-03-18 2005-10-11 The Trustees Of Boston University Method of making a semiconductor device with exposure of sapphire substrate to activated nitrogen
DE69333250T2 (de) * 1992-07-23 2004-09-16 Toyoda Gosei Co., Ltd. Lichtemittierende Vorrichtung aus einer Verbindung der Galliumnitridgruppe
JP2657743B2 (ja) * 1992-10-29 1997-09-24 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
JPH07263748A (ja) * 1994-03-22 1995-10-13 Toyoda Gosei Co Ltd 3族窒化物半導体発光素子及びその製造方法
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
JPH10233382A (ja) * 1997-02-17 1998-09-02 Hewlett Packard Co <Hp> 半導体の表面清浄方法
CA2298491C (en) 1997-07-25 2009-10-06 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
WO2000052796A1 (fr) * 1999-03-04 2000-09-08 Nichia Corporation Element de laser semiconducteur au nitrure
JP3449535B2 (ja) * 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
JP2002075965A (ja) * 2000-08-25 2002-03-15 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子
WO2003036703A1 (en) * 2001-10-22 2003-05-01 Unaxis Usa, Inc. Process and apparatus for etching of thin, damage sensitive layers using high frequency pulsed plasma
US20050040212A1 (en) * 2003-08-23 2005-02-24 Kuang-Neng Yang Method for manufacturing nitride light-emitting device
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4696796B2 (ja) * 2005-09-07 2011-06-08 株式会社豊田自動織機 有機エレクトロルミネッセンス素子の製造方法
TWI362769B (en) * 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
TWI680503B (zh) * 2018-12-26 2019-12-21 杰力科技股份有限公司 氮化鎵高電子移動率電晶體的閘極結構的製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343480A (en) * 1976-10-01 1978-04-19 Matsushita Electric Ind Co Ltd Etching method of gallium nitride
US4569718A (en) * 1980-08-22 1986-02-11 At&T Bell Laboratories Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas
US4370195A (en) * 1982-03-25 1983-01-25 Rca Corporation Removal of plasma etching residues
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPS60117631A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 化合物半導体のドライエッチング方法
DE3485368D1 (de) * 1983-11-30 1992-01-30 Toshiba Kawasaki Kk Verfahren zur herstellung eines halbleiterlasers.
JPS62119196A (ja) * 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
DE3852402T2 (de) * 1987-01-31 1995-05-04 Toyoda Gosei Kk Galliumnitridartige Halbleiterverbindung und daraus bestehende lichtemittierende Vorrichtung sowie Verfahren zu deren Herstellung.
US4911102A (en) * 1987-01-31 1990-03-27 Toyoda Gosei Co., Ltd. Process of vapor growth of gallium nitride and its apparatus
JP2654455B2 (ja) * 1988-04-29 1997-09-17 豊田合成株式会社 半導体のドライエッチング方法
JP2654454B2 (ja) * 1988-04-29 1997-09-17 豊田合成株式会社 半導体のドライエッチング方法
US4946548A (en) * 1988-04-29 1990-08-07 Toyoda Gosei Co., Ltd. Dry etching method for semiconductor
US4985113A (en) * 1989-03-10 1991-01-15 Hitachi, Ltd. Sample treating method and apparatus
US5034092A (en) * 1990-10-09 1991-07-23 Motorola, Inc. Plasma etching of semiconductor substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693180A (en) * 1995-04-25 1997-12-02 Sharp Kabushiki Kaisha Dry etching method for a gallium nitride type compound semiconductor
KR100475714B1 (ko) * 2001-03-27 2005-03-10 나이트라이드 세마이컨덕터스 코포레이션, 리미티드 질화물계 화합물 반도체장치 및 그 제조방법
WO2007072871A1 (ja) * 2005-12-21 2007-06-28 Rohm Co., Ltd. 窒化物半導体発光素子の製造方法
CN109234703A (zh) * 2018-11-27 2019-01-18 湖南顶立科技有限公司 一种气相沉积系统

Also Published As

Publication number Publication date
EP0459469B1 (en) 1997-03-19
DE69125208T2 (de) 1997-10-09
EP0459469A1 (en) 1991-12-04
JP3078821B2 (ja) 2000-08-21
DE69125208D1 (de) 1997-04-24
US5205905A (en) 1993-04-27

Similar Documents

Publication Publication Date Title
JPH0434929A (ja) 半導体のドライエッチング方法
US5693180A (en) Dry etching method for a gallium nitride type compound semiconductor
JPH0945670A (ja) Iii族−n系結晶の気相エッチング方法および再成長方法
JPWO2003015143A1 (ja) Iii族窒化物半導体膜およびその製造方法
KR20060002971A (ko) 실리콘상에서 단 결정 GaN 성장 방법
JP3727106B2 (ja) 3族窒化物半導体レーザダイオードの製造方法
JP2005183997A (ja) 発光素子用窒化物半導体テンプレートおよびその製造方法
JP2623463B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法
JP3654307B2 (ja) 半導体装置の製造方法
JP2654454B2 (ja) 半導体のドライエッチング方法
JP2740818B2 (ja) 窒化ガリウム系化合物半導体の表面加工方法
JP3639144B2 (ja) 半導体のドライエッチング方法
JP3002205B2 (ja) 窒化ガリウム系化合物半導体の表面加工方法
JP2002029896A (ja) 窒化物半導体の結晶成長方法
JP2654455B2 (ja) 半導体のドライエッチング方法
JPH1041585A (ja) 3族窒化物半導体レーザダイオードの製造方法
JP3254436B2 (ja) 窒化ガリウム系化合物半導体におけるエッチングマスクの製造方法。
JP4840345B2 (ja) エピタキシャルウエハ、エピタキシャルウエハを作製する方法
JP3610397B2 (ja) 3族窒化物半導体の電極形成方法
JP2003224300A (ja) 窒化ガリウム系化合物半導体層のエッチング方法
JPH08162441A (ja) ドライエッチング方法
JP2000031538A (ja) 発光素子の製造方法
JPH11354496A (ja) 半導体のドライエッチング方法
JP2706660B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法
JPH07297496A (ja) 3族窒化物半導体レーザの製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees