JPH04344537A - 多重レジスタセットによるデータ処理方式 - Google Patents

多重レジスタセットによるデータ処理方式

Info

Publication number
JPH04344537A
JPH04344537A JP14412591A JP14412591A JPH04344537A JP H04344537 A JPH04344537 A JP H04344537A JP 14412591 A JP14412591 A JP 14412591A JP 14412591 A JP14412591 A JP 14412591A JP H04344537 A JPH04344537 A JP H04344537A
Authority
JP
Japan
Prior art keywords
control program
register set
data processing
register
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14412591A
Other languages
English (en)
Inventor
Kazuhide Tsumura
津村 和秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14412591A priority Critical patent/JPH04344537A/ja
Publication of JPH04344537A publication Critical patent/JPH04344537A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データ処理プロセッサ
におけるデータ処理方式に関し、特に割込み発生時や制
御プログラム呼出し時の制御プログラムでのデータ処理
方式に関する。
【0002】
【従来の技術】従来のデータ処理プロセッサにおけるデ
ータ処理方式では、割込み発生時や制御プログラム呼出
し時には、その時点での全てのレジスタの内容をセーブ
し、制御プログラムでの処理が完了して割込み地点や制
御プログラム呼出し地点に制御を戻す際には、セーブし
た全てのレジスタの内容を各レジスタにリストアして制
御を戻している。ある割込みでの制御プログラムでの処
理で、一部のレジスタしか使用しないことがわかってい
る、又は一部のレジスタしか使用しないように制限して
いる場合には、その使用するレジスタのみをセーブ/リ
ストアし、レジスタのセーブ/リストアに要する時間を
短縮する場合もある。
【0003】
【発明が解決しようとする課題】上述したように従来の
データ処理方式では、割込み発生や制御プログラム呼出
しにより制御プログラムが処理を行う間は、その時点で
の全てのレジスタの内容を一旦セーブし、制御プログラ
ムでの処理が終わった時点でリストアする必要があった
。制御プログラムでの処理が非常に長い場合や、多重プ
ログラミング処理を行っており制御プログラムの処理後
他のプログラムにスイッチする場合にはそれほど問題に
ならないが、比較的短い処理の後すぐに割込み地点や制
御プログラム呼出し地点に制御を戻すような場合は、レ
ジスタのセーブ/リストアに要する時間が非常なオーバ
ヘッドとなる。
【0004】本発明の目的はデータ処理プロセッサにお
いて割込み発生時や制御プログラム呼出し時のレジスタ
のセーブ/リストアを不要とする多重レジスタセットに
よるデータ処理方式を提供することにある。
【0005】
【課題を解決するための手段】本発明の多重レジスタセ
ットによるデータ処理方式は、データ処理プロセッサに
おいて、プロセッサ内に等価な2組以上のレジスタセッ
トを備え、一時のデータ処理においては1組のレジスタ
セットのみを使用し、データ処理において現在使用中の
レジスタセットの使用をやめ別のレジスタセットを使用
するように切り換えるレジスタセット切換え手段を備え
ることを特徴とする。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。
【0007】図1は、本発明の一実施例を示すブロック
図である。本実施例の多重レジスタセットによるデータ
処理方式は、プロセッサ1と、ユーザプログラム5と、
制御プログラム6とから構成されている。
【0008】プロセッサ1は、データ処理部2と、レジ
スタセット切換え手段3と、2組以上のレジスタセット
4とを含んでいる。
【0009】データ処理部2は、現在対応づけられてい
る1組のレジスタセット4のみを使用して処理する。レ
ジスタセット切換え手段3は、データ処理部2が使用す
るレジスタセット4を別のレジスタセット4を使用する
ように対応づけを切り換える。すなわちデータ処理部2
は、レジスタセット切換え手段3によりレジスタセット
4の切り換えがあるまでは、同じレジスタセット4を使
用して処理を続ける。
【0010】次に、本発明の実施例の動作を説明する。
【0011】ユーザプログラム5が、プロセッサ1上で
実行している。この時データ処理部2は、レジスタセッ
ト4Aを使用して処理している。
【0012】ユーザプログラム5実行中に、割込み又は
制御プログラム呼出しが発生すると、プロセッサ1は制
御プログラム6に制御を渡す。割込みとは、入出力割込
み、タイマ割込み、ページ不在割込み、プログラムの不
正実行による割込み等である。制御プログラム呼出しと
は、ユーザプログラムによる制御プログラムへの何らか
のサービス要求であり、プロセッサには割込みの一つと
して認識される。
【0013】プロセッサ1が制御プログラム6に制御を
渡す際、レジスタセット切換え手段3は、データ処理部
2が使用するレジスタセット4を、レジスタセット4A
からレジスタセット4Bに切り換える。レジスタセット
切り換え手段3の起動は、割込み又は制御プログラム呼
出し発生時にプロセッサ1が自動的に行ってもよいし、
制御プログラム6がレジスタセット切り換え手段3の起
動命令を実行してもよい。
【0014】この後、制御プログラム6がプロセッサ1
上で実行し、この時データ処理部2はレジスタセット4
Bを使用して処理する。
【0015】制御プログラム6による処理が完了すると
、レジスタセット切換え手段3により、データ処理部2
が使用するレジスタセット4を、レジスタセット4Bか
らレジスタセット4Aに切り換え、ユーザプログラム5
の割込み地点又は制御プログラム呼出し地点に復帰し、
ユーザプログラム5を再開させる。この時のレジスタセ
ット切り換え手段3の起動は、制御プログラム6がレジ
スタセット切り換え手段3の起動命令を実行するか、ユ
ーザプログラム5への復帰命令で行われる。
【0016】制御プログラム実行中には、レジスタセッ
ト4Aは使用されていないので、レジスタセット4Aに
は割込み発生時又は制御プログラム呼出し時のレジスタ
の内容がそのまま保存されており、ユーザプログラム5
は正しく再開できる。
【0017】多重プログラミング処理を行っており、制
御プログラム6の処理完了後ユーザプログラム5に戻さ
ずに他のプログラムにスイッチする場合は、ユーザプロ
グラム5実行中に使用されていたレジスタセット4Aを
セーブしてからスイッチする。
【0018】レジスタセット4が3組以上ある場合は、
制御プログラム実行中に割込みが発生した場合の割込み
処理に、3組目のレジスタセット4を割り当てることも
できる。また多重プログラミング処理を行っている場合
、各ユーザプログラムに別々のレジスタセット4を割り
当てることもできる。
【0019】逆にレジスタセット4が2組しかない場合
は、制御プログラム実行中は割込み禁止にしておくか、
制御プログラム実行中の割込み処理時はレジスタセット
4Bのセーブが必要である。
【0020】
【発明の効果】以上説明したように、本発明は、データ
処理プロセッサにおけるデータ処理において、プロセッ
サ内に等価な2組以上のレジスタセットを備え、割込み
発生時や制御プログラム呼出し時に、使用中のレジスタ
セットを切り換えることにより、制御プログラム実行中
のレジスタのセーブ/リストアを不要としているので、
レジスタのセーブ/リストアによるオーバヘッドがかか
らないという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例のブロック図である。
【符号の説明】
1    プロセッサ 2    データ処理部 3    レジスタセット切換え手段 4    レジスタセット 5    ユーザプログラム 6    制御プログラム

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  データ処理プロセッサにおいて、プロ
    セッサ内に等価な2組以上のレジスタセットを備え、一
    時のデータ処理においては1組のレジスタセットのみを
    使用し、データ処理において現在使用中のレジスタセッ
    トの使用をやめ別のレジスタセットを使用するように切
    り換えるレジスタセット切換え手段を備えることを特徴
    とする多重レジスタセットによるデータ処理方式。
JP14412591A 1991-05-21 1991-05-21 多重レジスタセットによるデータ処理方式 Pending JPH04344537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14412591A JPH04344537A (ja) 1991-05-21 1991-05-21 多重レジスタセットによるデータ処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14412591A JPH04344537A (ja) 1991-05-21 1991-05-21 多重レジスタセットによるデータ処理方式

Publications (1)

Publication Number Publication Date
JPH04344537A true JPH04344537A (ja) 1992-12-01

Family

ID=15354783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14412591A Pending JPH04344537A (ja) 1991-05-21 1991-05-21 多重レジスタセットによるデータ処理方式

Country Status (1)

Country Link
JP (1) JPH04344537A (ja)

Similar Documents

Publication Publication Date Title
JP2655615B2 (ja) 情報処理装置
JPH04344537A (ja) 多重レジスタセットによるデータ処理方式
JPS6159539A (ja) サブプロセツサのレジスタ退避/復帰方式
JPH03164940A (ja) 割込み時期を複数化した計算機
JPH0433130A (ja) マルチチップ構成方法
JPS61166631A (ja) マイクロプログラム制御処理方法
JP2581327B2 (ja) 仮想計算機の入出力割込み処理方式
JPH02176832A (ja) マイクロコンピュータ
JPS60147845A (ja) 巡環パイプライン型デ−タフロ−計算機の負荷制御方式
JPH0248766A (ja) プロセッサインタフェース制御システム
JPS6380335A (ja) バツクグランドジヨブ起動方式
JPH04107672A (ja) マイクロプロセッサ
JPH03167633A (ja) 割り込みプログラム管理方法
JPH04322332A (ja) プログラム実行制御方式
JPS6063662A (ja) マルチプロセツサシステム
JPH01142943A (ja) レジスタ退避・回復方式
JPH06169323A (ja) パケット交換モジュールの現用/予備切り替え処理方式
JPH03248231A (ja) マルチタスクの排他制御方法
JPS62217326A (ja) 複数os格納切替可能コンピユ−タ
JPH02113363A (ja) マルチプロセッサシステムにおけるタイムスライス制御方式
JPH03182945A (ja) 主記憶内データ転送方式
JPH04242833A (ja) 動作状態保存方式
JPH04237337A (ja) 情報処理装置
JPH02201654A (ja) タイムシェアリングシステムのブレーク割り込み制御方式
JPH0319033A (ja) システム中断・再開方式