JPH0431220B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、多階調印字可能な画像プリンタに関
するものでコンピユータグラフイツク分野、ビデ
オシステム分野およびフアクシミリ等の通信分野
におけるハードコピー装置として応用できる画像
プリンタに関するものである。

従来の技術 最近、感熱プリンタを始め、集積ヘツドの製造
技術の向上により、プリンタの機構が簡単になり
かつ、高速印写可能なラインヘツドを用いたプリ
ンタがフアクシミリ等を始めとして広く用いられ
てきている。

一般的なラインヘツドを有するプリンタの構成
の一例を第１図に示す。第１図において１は、2ⁿ
ドツトのラインヘツド、２はラインヘツド１に対
応する2ⁿ個のドライブ回路、３は、シフトレジス
タ４でシリアル・パラレル変換された2ⁿ個のデー
タを次のラインのデータ転送が終了するまで記憶
しておくラツチ回路、４は、ラインメモリ５から
シリアルに送られてきたデータをパラレルに変換
するシフトレジスタ、５は、１ライン分の印写デ
ータを記憶し、アドレスカウンタ６から与えられ
るアドレスにより、シリアルにデータを送出する
１ビツトのラインメモリ、７は、ラインメモリ５
からシフトレジスタ４へのデータ転送を行なうた
めに、ラインメモリ５とシフトレジスタ４に与え
る共通クロツクを発生するとともに、１ライン分
のデータの転送後、ラツチ回路３へのロードパル
スを作製するクロツク発生回路である。

第１図の回路の動作タイミングを第２図に示
す。

ラインヘツド１の画素数が2ⁿの場合、各画素に
１ドツトの印写を行なうために、ラインメモリ５
は、毎周期（第２図中のＴ）2ⁿ個のシリアルデー
タをシフトレジスタに送り出す。ラインメモリ５
には、ｎビツトのアドレスｂが基本クロツクａを
計数するアドレスカウンタ６から与えられる。

一方、シフトレジスタ４は、ラインメモリ５か
ら出力されたシリアルデータｃを前記の基本クロ
ツクで受け取りシフトしてゆく。2ⁿ個のデータが
そろうと同時にラツチ３は、ロード信号ｄにより
パラレルロードされる。

したがつてラツチ３に記憶された１ライン分の
印字データは、次の１ライン分のデータがシフト
レジスタ４を満たすまでの間ホールドされ、ドラ
イブ回路２を通じて周期Ｔの間印写を行なう。

発明が解決しようとする問題点 第１図の構成で階調をもつた印写を行なうに
は、紙または、ヘツドを動かさずに、必要な階調
数に応じた回数だけ、ラインメモリ５の内容をソ
フトウエアまたはハードウエアで書き換えて多重
印写を行なうことで印写濃度のコントロールをし
なければならない。また、ラインメモリ５の書き
換えをするためには、その間ラインメモリ５の読
み出しおよびデータ転送を止めなければならない
上、階調のデータからパルス幅のデータに変換し
て、必要な階調数の回数にわけ、毎回ラインメモ
リ５に書き込むことは、処理も複雑であり、速度
の点でも現実的でないという問題点を有してい
た。

本発明は、上記問題点を解消するもので、ライ
ンヘツドを有する画像プリンタにおいて、各ドツ
トの印写パルス幅をラインメモリへの一度の書き
込み動作のみでデイジタル的にコントロールする
ことにより簡単な処理で高速に印写できる画像プ
リンタを提供することを目的とする。

問題点を解決するための手段 本発明はシリアル入力を有するラインヘツド
と、このラインヘツドに対応して一画素あたり数
ビツトで構成されたラインメモリと、このライン
メモリに画素アドレスを与えるアドレスカウンタ
と、前記ラインメモリの値から定数減算を行い再
び前記ラインメモリに書き込む定数減算手段を有
し、前記ラインメモリの符号ビツトを前記ライン
ヘツドに転送するものである。

作 用 本発明のプリンタ装置では、複数のビツトのラ
インメモリを単に読み出すだけでなく、定数減算
手段を用いて、読み出したデータから一定数を減
算したデータを再び同じアドレスに書き込むリー
ドモデイフアイ・ライト動作を行なうことによ
り、ラインメモリの各アドレスの内容が等価的
に、対応するヘツドのパルス幅を計数するための
ダウンカウンタとして動作するので、ラインメモ
リの符号ビツトをシリアルにラインヘツドに送出
するだけで、各ヘツドのパルス幅を制御できる。

したがつて、一度ラインメモリに各ヘツドの印
写パルス幅データをハードウエアまたはソフトウ
エアで書き込んでおくと、後はラインメモリのリ
ード・モデイフアイ・ライト動作をくり返すだけ
で、パルス幅のコントロールが行なえるため、極
めて簡単な回路構成で実現出来、又、実現できる
階調数もラインメモリのビツト数と動作速度が許
すかぎり自由に選べる。

実施例 本発明のプリンタ装置の構成の実施例を第３図
に示す。第３図において、第１図と同一内容の構
成要素には、同一番号が与えられている。

８はラインメモリ５の出力ｅを一定数減算し、
再びラインメモリ５に書き込むと同時にインバー
タ９により符号ビツトの極性反転を行ないシフト
レジスタ４の入力データとする定数減算器であ
る。

ラインヘツドの素子数が2ⁿ、印字階調数が2^mの
場合、ドライブ回路２、ラツチ３およびシフトレ
ジスタ４は2ⁿ素子であり、アドレスカウンタ６、
ラインメモリ５のアドレス入力はｎビツトにな
る。またラインメモリ５のデータ出力および入力
と定数減算器８は、符号ビツトをも含めてｍ＋１
ビツトになる。

ラインメモリ５には、印写する階調に対応した
ｍビツトのデータに正の符号ビツトを加えたｍ＋
１ビツトのデータが書き込まれているとする。

クロツク発生回路７により転送速度を決定する
クロツク信号ａが与えられたアドレスカウンタ６
は、ｎビツトの出力ｂ（A₀〜A_o-1）をラインメモ
リ５に与え、読み出された出力ｅ（B_p〜B_n）を定
数減算器８により一だけ減算した出力ｆ（C_p〜
C_n）の符号ビツトC_nをインバータ９により極性
反転しシフトレジスタ４に送出すると同時に、ラ
インメモリ５の同一アドレスに書き込んだ後イン
クリメントされる。

上記動作により、ラインメモリ５は、等価的に
画素に対応した2ⁿ個のｍ＋１ビツトのダウンカウ
ンタとして動作し、各々のダウンカウンタの符号
ビツトの補数をシリアルにシフトレジスタ４に転
送することになる。

したがつてラインメモリ５内のデータ内容が小
さい程先に負の数値になるため、結果的にライン
ヘツドを駆動するパルス幅が小さくなる。

第４図は、階調数を16としたときの実施例のタ
イミング図である。このタイミング図では、特定
の一画素に対応したラインメモリ５内の特定アド
レスのデータ内容を図示しており、図中のＴはア
ドレスカウンタ６が一巡する周期であるので、第
４図のｅ（B₀〜B₄）は通常のダウンカウンタと同
様の信号波形になる。

階調データが10（２進数で01010）のとき、前記
メモリの内容は、周期Ｔごとにダウンカウントさ
れ、11Tの時間の経過後、符号ビツトが立つの
で、シリアルデータ出力ｇとして、定数減算器８
の符号ビツトをインバータ９で極性反転したもの
を与えることにより、ドライブ回路２がラインヘ
ツド１を駆動するパルス幅は、ラインメモリ５の
符号が正の時間よりＴだけ短くなり、10Tにな
る。

したがつてラインヘツド１の各素子は、対応す
るラインメモリ５内の階調データに比例したパル
ス幅で駆動されることになる。

発明の効果 本発明のプリンタ装置は、複数ビツトのライン
メモリと階調カウンタと定数減算回路を備えるこ
とにより、一度ラインメモリに各ヘツドの印写パ
ルス幅データを書き込んでおくと、後はラインメ
モリのリード・モデイフアイ・ライト動作のみの
処理でパルス幅のコントロールが行なえるだけで
なく、極めて簡単な回路構成で実現可能であり、
実現できる階調数も印写速度とメモリの速度が許
すかぎり自由に選べる。

【図面の簡単な説明】

第１図は、従来例におけるラインヘツドを有す
るプリンタのブロツク図、第２図は、第１図のプ
リンタの各信号のタイムチヤート、第３図は、本
発明の一実施例におけるプリンタ装置のブロツク
図、第４図は同プリンタ説明のためのパルス幅コ
ントロール部のチヤートである。 １……ラインヘツド、２……ドライブ回路、３
……ラツチ、４……シフトレジスタ、５……ライ
ンメモリ、６……アドレスカウンタ、７……クロ
ツク発生回路、８……定数減算器。

Claims (1)

【特許請求の範囲】
1. １ シリアル入力を有するラインヘツドと、この
   ラインヘツドに対応して一画素あたり数ビツトで
   構成されたラインメモリと、このラインメモリに
   アドレスを与えるアドレスカウンタと、前記ライ
   ンメモリの値から定数を減算し再び前記ラインメ
   モリに書き込む定数減算手段を有し、前記ライン
   メモリの符号ビツトを前記ラインヘツドに転送す
   ることにより、前記ラインヘツドの各画素ごとの
   駆動パルス幅を制御し階調印写を行なうことを特
   徴とするプリンタ装置。