JPH0425124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0425124A JPH0425124A JP13053390A JP13053390A JPH0425124A JP H0425124 A JPH0425124 A JP H0425124A JP 13053390 A JP13053390 A JP 13053390A JP 13053390 A JP13053390 A JP 13053390A JP H0425124 A JPH0425124 A JP H0425124A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- impurity layer
- impurity
- impurities
- limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 48
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 41
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 30
- 239000006104 solid solution Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、シリサイドを用いて不純物層とコンタクトを
とり電極を形成し、さらに多層配線の製造］１程をとる
時にシリサイドと不純物層の接合部分の抵抗を低くする
ことのできる半導体装置の製造方法に関する。
とり電極を形成し、さらに多層配線の製造］１程をとる
時にシリサイドと不純物層の接合部分の抵抗を低くする
ことのできる半導体装置の製造方法に関する。
本発明は不純物層」二に電極端子部となるコンタクトホ
ールを形成した後、シリサイドを堆積させる。シリサイ
ド全体もしくは不純物層とシリサイドの接合部分のシリ
サイド内に不純物層と同型の不純物イオンを固溶限界ま
で注入した後に層間膜となる絶縁膜を堆積させるもので
ある。
ールを形成した後、シリサイドを堆積させる。シリサイ
ド全体もしくは不純物層とシリサイドの接合部分のシリ
サイド内に不純物層と同型の不純物イオンを固溶限界ま
で注入した後に層間膜となる絶縁膜を堆積させるもので
ある。
第２図Ｆ８ｊ〜［ｄ）に従来のシリサイドと不純物層の
電極端子の形成方法を示す。
電極端子の形成方法を示す。
第２図（ａｌに示すように半導体基板１」二にフィール
ド酸化膜２を形成した後に不純物イオン注入法により不
純物層３を形成する。
ド酸化膜２を形成した後に不純物イオン注入法により不
純物層３を形成する。
第２図（ｂ）に示すように半導体基板１全面に絶縁膜４
を堆積させた後、フ第１・レンスＩ・５を塗布する。そ
して、フォトレジスト５をフ−ｒ ｌ・リソ工程により
パターニングを行う。
を堆積させた後、フ第１・レンスＩ・５を塗布する。そ
して、フォトレジスト５をフ−ｒ ｌ・リソ工程により
パターニングを行う。
第２図ｆｃ）に示すように前記フォトレジスト５をマス
クとして、絶縁膜４をエツチングしコンタクトポ−ル形
成しフォトレジスト５は除去した後、シリサイド６を堆
積させて電極端子を形成する。
クとして、絶縁膜４をエツチングしコンタクトポ−ル形
成しフォトレジスト５は除去した後、シリサイド６を堆
積させて電極端子を形成する。
第２図（ｄｌに示すようにシリサイド６上に層間膜とな
るＢｏｒｏｐｈｏｓ−Ｐｈｏｓｉｌｉｃａｔｅ ｇｌａ
ｓｓ（以下ＢＰＳＧと示す）を堆積し、平坦化のための
熱処理を行う。
るＢｏｒｏｐｈｏｓ−Ｐｈｏｓｉｌｉｃａｔｅ ｇｌａ
ｓｓ（以下ＢＰＳＧと示す）を堆積し、平坦化のための
熱処理を行う。
以上のような、シリサイドと不純物層で電極端子を形成
した多層配線構造の半導体装置の製造方法が知られてい
た。
した多層配線構造の半導体装置の製造方法が知られてい
た。
〔発明が解決しようとする課題］
しかし、従来の製造方法でシリサイドと不純物層の電極
端子を形成した場合、その後の熱処理、例えば平坦化の
ためのＢＰＳＧのりフローにより不純物層からシリサイ
ドへ不純物が拡散してしまい、シリサイドと不純物層の
接合部分の不純物濃度が低下してしまい、シリサイドと
不純物層の接合部分の抵抗が増加、あるいはジョブｌ−
キー接合になるなど以上のような欠点があった。
端子を形成した場合、その後の熱処理、例えば平坦化の
ためのＢＰＳＧのりフローにより不純物層からシリサイ
ドへ不純物が拡散してしまい、シリサイドと不純物層の
接合部分の不純物濃度が低下してしまい、シリサイドと
不純物層の接合部分の抵抗が増加、あるいはジョブｌ−
キー接合になるなど以上のような欠点があった。
そこで、本発明は従来のこのような欠点を解決するため
、シリサイド内に不純物層と同型の不純物を注入する事
により、接合部分での抵抗増加をおさえながら多層配線
工程を行えることを目的とした。
、シリサイド内に不純物層と同型の不純物を注入する事
により、接合部分での抵抗増加をおさえながら多層配線
工程を行えることを目的とした。
上記問題を解決するために、本発明はコンタクトポール
を形成し、シリサイド堆積後不純物層と同型の不純物を
シリサイド内に固溶限界近くまでイオン注入することに
より、その後の工程の熱処理で不純物層からシリサイド
への拡散を防くことができた。
を形成し、シリサイド堆積後不純物層と同型の不純物を
シリサイド内に固溶限界近くまでイオン注入することに
より、その後の工程の熱処理で不純物層からシリサイド
への拡散を防くことができた。
」１記のシリサイド内に不純物を固溶限界まで注入する
ことにより、熱工程において不純物層からシリサイドへ
の拡散を防ぎ、シリサイドと不純物層の接合抵抗が大き
くなるのを防くことができるようになった。
ことにより、熱工程において不純物層からシリサイドへ
の拡散を防ぎ、シリサイドと不純物層の接合抵抗が大き
くなるのを防くことができるようになった。
以下に本発明の実施例を工程断面図である第１図（ａｌ
〜＋ｄ）に基づいて説明する。
〜＋ｄ）に基づいて説明する。
第１図（ａｌに示すように選択フィールド酸化を行いフ
ィールド酸化膜２を形成した後、イオン注入によりＰ型
あるいはＮ型の不純物層３を形成する。
ィールド酸化膜２を形成した後、イオン注入によりＰ型
あるいはＮ型の不純物層３を形成する。
第１図（ｂｌに示すように、全面に絶縁膜４ （例えば
５ｉ０２ Ｓ：Ｎａなど、を堆積させた後、フォトレ
ジスト５を全面に塗布し、フォトリソ技術によりフォト
レジスト そして、第１図ｉｃ）に示すように前記でパターニング
したフォトレジスト４をマスクとして絶縁膜４をエツチ
ングしてコンタクトホールを形成した後、シリサイド６
を堆積させることにより、不純物層３の電極をシリサイ
ド６で形成された後、不純物層３と同タイプの不純物イ
オンをシリサイド６上に固溶限界近くまでイオン注入を
行い、プラグ不純物層７を形成する。
５ｉ０２ Ｓ：Ｎａなど、を堆積させた後、フォトレ
ジスト５を全面に塗布し、フォトリソ技術によりフォト
レジスト そして、第１図ｉｃ）に示すように前記でパターニング
したフォトレジスト４をマスクとして絶縁膜４をエツチ
ングしてコンタクトホールを形成した後、シリサイド６
を堆積させることにより、不純物層３の電極をシリサイ
ド６で形成された後、不純物層３と同タイプの不純物イ
オンをシリサイド６上に固溶限界近くまでイオン注入を
行い、プラグ不純物層７を形成する。
第１図（ｄｌに示すように前記イオン注入を行ったシリ
サイド６上に層間膜としてＢＰＳＧ８を堆積させ、８０
０°Ｃ以上の熱処理によって平坦化を行う。
サイド６上に層間膜としてＢＰＳＧ８を堆積させ、８０
０°Ｃ以上の熱処理によって平坦化を行う。
以上のような工程から、熱処理によって不純物層内の不
純物がシリサイドに拡散することなく、シリサイドの電
極が得られた。
純物がシリサイドに拡散することなく、シリサイドの電
極が得られた。
本発明は、シリサイドを用いて電極を形成する場合、あ
らかじめシリサイド内に不純物を固溶限界近くまで注入
することで不純物層から不純物かシリサイドへ拡散する
ことを防くことにより、不純物層表面の濃度を保ち接合
部分での抵抗を大きくなることを防く効果がある。
らかじめシリサイド内に不純物を固溶限界近くまで注入
することで不純物層から不純物かシリサイドへ拡散する
ことを防くことにより、不純物層表面の濃度を保ち接合
部分での抵抗を大きくなることを防く効果がある。
第１図Ｆａ）〜［ｄｌは本発明にかかるシリサイドを用
いた電極形成の製造工程順断面図、第２図（ａ）〜（ｄ
ｌは従来のシリサイドを用いた電極形成の製造工程順断
面図である。 半導体基板 フィールド酸化膜 不純物層 絶縁膜 フォトレジスト シリケイト ・プラグ不純物層 ・ ＢＰＳＧ 以 上
いた電極形成の製造工程順断面図、第２図（ａ）〜（ｄ
ｌは従来のシリサイドを用いた電極形成の製造工程順断
面図である。 半導体基板 フィールド酸化膜 不純物層 絶縁膜 フォトレジスト シリケイト ・プラグ不純物層 ・ ＢＰＳＧ 以 上
Claims (1)
- 【特許請求の範囲】 半導体基板内に不純物層を形成する第１工程と、絶縁
膜を全面に堆積し、続いてレジストを塗布しフォトリソ
工程を用いてパターニングする第２工程と、レジストを
マスクとしてコンタクトホールをエッチングにより形成
したのち、シリサイドを堆積させる第３工程と、 第１工程で形成した不純物層と同型の不純物イオンをシ
リサイド注入する第４工程からなる半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13053390A JPH0425124A (ja) | 1990-05-21 | 1990-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13053390A JPH0425124A (ja) | 1990-05-21 | 1990-05-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425124A true JPH0425124A (ja) | 1992-01-28 |
Family
ID=15036572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13053390A Pending JPH0425124A (ja) | 1990-05-21 | 1990-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425124A (ja) |
-
1990
- 1990-05-21 JP JP13053390A patent/JPH0425124A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980077523A (ko) | 반도체 소자의 제조방법 | |
| JPH0425124A (ja) | 半導体装置の製造方法 | |
| JPH04113634A (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS62203363A (ja) | 半導体装置の製造方法 | |
| JPH10200098A (ja) | 半導体装置およびその製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH04139882A (ja) | 薄膜トランジスタ | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| JPH043939A (ja) | 半導体装置の製造方法 | |
| JPS63228730A (ja) | 半導体集積回路の製造方法 | |
| JPH04103121A (ja) | 半導体装置の製造方法 | |
| JPS6147661A (ja) | 半導体装置の製造方法 | |
| JPH0256933A (ja) | 半導体装置の製造方法 | |
| JPH0233932A (ja) | 半導体装置の製造方法 | |
| JPH01106469A (ja) | 半導体装置及びその製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPH01313958A (ja) | 半導体装置の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPH01187976A (ja) | 半導体装置の製造方法 | |
| JPS62276875A (ja) | 半導体素子の製造方法 | |
| JPH0230135A (ja) | 半導体素子の製造方法 | |
| JPH01283962A (ja) | 半導体装置の製造方法 |