JPH04103121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04103121A JPH04103121A JP22184190A JP22184190A JPH04103121A JP H04103121 A JPH04103121 A JP H04103121A JP 22184190 A JP22184190 A JP 22184190A JP 22184190 A JP22184190 A JP 22184190A JP H04103121 A JPH04103121 A JP H04103121A
- Authority
- JP
- Japan
- Prior art keywords
- impurity layer
- layer
- bpsg
- film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000001179 sorption measurement Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000206 photolithography Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 36
- 229910021332 silicide Inorganic materials 0.000 abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 14
- 239000011229 interlayer Substances 0.000 abstract description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 9
- 239000011574 phosphorus Substances 0.000 abstract description 9
- 229910052796 boron Inorganic materials 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 239000007787 solid Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｂ Ｐ Ｓ Ｇ （Ｂｏｒｏ Ｐｈｏｓ−Ｐ
ｈｏｓｉｌｉｃａｔｅＧｌａｓｓ）を配線の層間膜とし
て使用する間に、ＢＰＳＧ中に含まれている不純物が半
導体基板内にコンタクトホールを通して拡散を防ぐこと
のできる半導体装置の製造方法に関する。
ｈｏｓｉｌｉｃａｔｅＧｌａｓｓ）を配線の層間膜とし
て使用する間に、ＢＰＳＧ中に含まれている不純物が半
導体基板内にコンタクトホールを通して拡散を防ぐこと
のできる半導体装置の製造方法に関する。
本発明は不純物層上に電極端子部となるコンタクトホー
ルを形成した後、コンタクトホール内の不純物層表面に
吸着ドーピングにより不純物層と同じ型の吸着ドーピン
グ層を形成した後、電極となる金属を堆積させ層間膜と
なるＢＰＳＧを堆積させるものである。
ルを形成した後、コンタクトホール内の不純物層表面に
吸着ドーピングにより不純物層と同じ型の吸着ドーピン
グ層を形成した後、電極となる金属を堆積させ層間膜と
なるＢＰＳＧを堆積させるものである。
第２図（ａｌ〜（ｂ）に従来のＢＰＳＧを層間膜と使用
した半導体装置の製造方法を示すや 第２図（ａ）に示すように半導体基板１上にフィールド
酸化膜２を形成した後に不純物イオン注入法によりポロ
ンなどのＰ型の不純物を注入しＰ型不純物層３を形成す
る。
した半導体装置の製造方法を示すや 第２図（ａ）に示すように半導体基板１上にフィールド
酸化膜２を形成した後に不純物イオン注入法によりポロ
ンなどのＰ型の不純物を注入しＰ型不純物層３を形成す
る。
第２図（ｂｌに示すように半導体基板１全面に絶縁膜４
を堆積させた後、フォトレジスト５を全面に塗布する。
を堆積させた後、フォトレジスト５を全面に塗布する。
そしてフォトリソ工程を用いてフォトレジスト５をバタ
ー、ニングし、パターニングされたフォトレジスト５を
マスクとして絶縁膜４をエツチングしコンタクトホール
を形成する。
ー、ニングし、パターニングされたフォトレジスト５を
マスクとして絶縁膜４をエツチングしコンタクトホール
を形成する。
第２図（Ｃ１に示すように、フォトレジスト５を全て除
去した後、電極となるシリサイド７を堆積させ、フォト
リソエツチング工程を用いて電極を形成する。
去した後、電極となるシリサイド７を堆積させ、フォト
リソエツチング工程を用いて電極を形成する。
第２図（ｄｉに示すようにシリサイド７上に層間膜とな
るＥＰＳＧ８を堆積し、平坦化、アニールのための熱処
理を行う。
るＥＰＳＧ８を堆積し、平坦化、アニールのための熱処
理を行う。
以上のようなシリサイドと不純物層で電極端子を形成し
層間膜にＢＰＳＧを用いた多層配線構造の半導体装置の
製造方法が知られていた。
層間膜にＢＰＳＧを用いた多層配線構造の半導体装置の
製造方法が知られていた。
［発明が解決しようとする課題〕
しかし、従来の製造方法でシリサイドと不純物層の電極
端子を形成し層間膜にＢＰＳＧを用いた場合、その後の
熱処理、例えば平坦化のためのＢＰＳＧのりフローによ
り、ＢＰＳＧ膜中にあるリンがコンタクトホールを通し
てＰ型不純物層に拡散してしまいＰ型の不純物濃度が低
下してしまいシリサイドとＰ型不純物層の接合部分の抵
抗が増加するなどの欠点があった。
端子を形成し層間膜にＢＰＳＧを用いた場合、その後の
熱処理、例えば平坦化のためのＢＰＳＧのりフローによ
り、ＢＰＳＧ膜中にあるリンがコンタクトホールを通し
てＰ型不純物層に拡散してしまいＰ型の不純物濃度が低
下してしまいシリサイドとＰ型不純物層の接合部分の抵
抗が増加するなどの欠点があった。
そこで本発明は従来のこのような欠点を解決するため、
不純物層内表面に固溶限以上のＰ型層を薄く形成するこ
とにより、接合部分での抵抗増加を抑えながら多層配線
工程を行えることを目的とした。
不純物層内表面に固溶限以上のＰ型層を薄く形成するこ
とにより、接合部分での抵抗増加を抑えながら多層配線
工程を行えることを目的とした。
上に問題を解決するために、本発明はコンタクトホール
を形成後、吸着ドーピング法を用いて、Ｐ型の不純物を
コンタクトホールを通してＰ型不純物層表面に固溶限以
上に吸着させドーピング層を形成することにより、ＢＰ
ＳＧからリンが拡散してきてもシリサイドとＰ型不純物
層の接触抵抗を増加することを防ぐことができた。
を形成後、吸着ドーピング法を用いて、Ｐ型の不純物を
コンタクトホールを通してＰ型不純物層表面に固溶限以
上に吸着させドーピング層を形成することにより、ＢＰ
ＳＧからリンが拡散してきてもシリサイドとＰ型不純物
層の接触抵抗を増加することを防ぐことができた。
上記のＰ型不純物層表面に不純物濃度５Ｅ２０ｆｆ１以
上のＰ型の吸着ドーピング層を形成することにより、Ｂ
ＰＳＣ中よりリンが不純物層に拡散してもリン濃度がＰ
型の吸着ドーピング濃度より小さいため、接触抵抗を増
加するのを防ぐことができるようになった。
上のＰ型の吸着ドーピング層を形成することにより、Ｂ
ＰＳＣ中よりリンが不純物層に拡散してもリン濃度がＰ
型の吸着ドーピング濃度より小さいため、接触抵抗を増
加するのを防ぐことができるようになった。
以下に本発明の実施例を工程断面図である第１図ｔａ＋
〜（１１）に基づいて説明する。
〜（１１）に基づいて説明する。
第１図＜ａ＋に示すように選択フィールド酸化を行い、
フィールド酸化膜２を形成した後、イオン注入によりＰ
型の不純物層３を形成する。
フィールド酸化膜２を形成した後、イオン注入によりＰ
型の不純物層３を形成する。
第１図（ｂｌに示すように、全面に絶縁膜４（例えば、
５ｉＯｚＳｉＮｓなど）を堆積させた後、フォトレジス
ト５を全面に塗布し、フォトリソ技術によりパターニン
グを行った後、フォトレジスト５をマスクとして絶縁膜
４をエツチングしてコンタクトホールを形成する。
５ｉＯｚＳｉＮｓなど）を堆積させた後、フォトレジス
ト５を全面に塗布し、フォトリソ技術によりパターニン
グを行った後、フォトレジスト５をマスクとして絶縁膜
４をエツチングしてコンタクトホールを形成する。
そして第１図ｔｃ）に示すように、フォトレジスト５を
全て除去した後、電極となるＰ型不純物層３の表面自然
酸化膜を除去し吸着ドーピング法を用いてコンタクトホ
ールをとおしてＰ型不純物層３の表面にボロンを吸着さ
せ、熱処理によりアニールしボロン吸着層６を形成する
。
全て除去した後、電極となるＰ型不純物層３の表面自然
酸化膜を除去し吸着ドーピング法を用いてコンタクトホ
ールをとおしてＰ型不純物層３の表面にボロンを吸着さ
せ、熱処理によりアニールしボロン吸着層６を形成する
。
第１図（ｄｌに示すように電極となるシリサイド７を堆
積させ、フォトリソ、エツチング工程を用いて電極を形
成する。
積させ、フォトリソ、エツチング工程を用いて電極を形
成する。
第１図（ｄ）に示すようにシリサイド７上に層間膜とな
るＢＰＳＣ；８を堆積し、平坦化、アニールのための熱
処理を行う。
るＢＰＳＣ；８を堆積し、平坦化、アニールのための熱
処理を行う。
以上のような工程から、熱処理によって層間膜ＢＰＳＧ
よりリンかＰ型不純物層内に拡散してもシリサイドとＰ
型不純物の接触抵抗に影響することなく半導体装置が得
られる。
よりリンかＰ型不純物層内に拡散してもシリサイドとＰ
型不純物の接触抵抗に影響することなく半導体装置が得
られる。
本発明は、ＢＰＳＣ膜を層間膜として使用する場合、Ｐ
型不純物層の表面にボロン濃度が非常に濃い（例えば５
Ｅ２０ｃｄ以上）の吸着層を形成しておく事により、Ｂ
ＰＳＣ；膜よりリンが拡散してきても、リンとボロンの
濃度差が１桁以上あるためシリサイドとＰ型不純物層の
接触抵抗には影響のないことよりＢＰＳＧのリン濃度、
熱処理を変えでも接触抵抗の増加を防ぐ効果がある。
型不純物層の表面にボロン濃度が非常に濃い（例えば５
Ｅ２０ｃｄ以上）の吸着層を形成しておく事により、Ｂ
ＰＳＣ；膜よりリンが拡散してきても、リンとボロンの
濃度差が１桁以上あるためシリサイドとＰ型不純物層の
接触抵抗には影響のないことよりＢＰＳＧのリン濃度、
熱処理を変えでも接触抵抗の増加を防ぐ効果がある。
第１図（ａ）〜ｔｅｌは本発明にかかるＢＰＳＧを層間
膜に用いた半導体装置の製造工程順の断面図、第２図（
＆）〜ｆｅ）は従来の半導体装置の製造工程順断面図で
ある。 半導体基板 フィールド酸化膜 Ｐ型不純物層 絶縁膜 フォトレジスト ボロン吸着層 シリサイド ＢＰＳＧ膜 以上
膜に用いた半導体装置の製造工程順の断面図、第２図（
＆）〜ｆｅ）は従来の半導体装置の製造工程順断面図で
ある。 半導体基板 フィールド酸化膜 Ｐ型不純物層 絶縁膜 フォトレジスト ボロン吸着層 シリサイド ＢＰＳＧ膜 以上
Claims (1)
- 【特許請求の範囲】 半導体基板内に不純物層を形成する第１工程と、絶縁膜
を全面に堆積し、統いてフォトレジストを塗布し、フォ
トリソ工程を用いてパターニングしフォトレジストをマ
スクとしてエッチングによりコンタクトホールを形成す
る第２工程と、 コンタクトホール内の不純物層表面の自然酸化膜を除去
した後、吸着ドーピング法を用いて不純物吸着層を形成
する第３工程と、 電極となる金属を堆積する第４工程と、 層間膜となるＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓ−Ｐｈｏｓ
ｉｌｉｃａｔｅＧｌａｓｓ）を全面に堆積し熱処理を行
い平坦化する第５工程からなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22184190A JPH04103121A (ja) | 1990-08-23 | 1990-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22184190A JPH04103121A (ja) | 1990-08-23 | 1990-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04103121A true JPH04103121A (ja) | 1992-04-06 |
Family
ID=16773033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22184190A Pending JPH04103121A (ja) | 1990-08-23 | 1990-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04103121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340899B1 (ko) * | 2000-01-18 | 2002-06-20 | 박종섭 | 실리사이드층 형성방법 |
-
1990
- 1990-08-23 JP JP22184190A patent/JPH04103121A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340899B1 (ko) * | 2000-01-18 | 2002-06-20 | 박종섭 | 실리사이드층 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6279666A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPS63261746A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPS6156445A (ja) | 半導体装置 | |
| JPH04103121A (ja) | 半導体装置の製造方法 | |
| JPS5856434A (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPH043419A (ja) | 半導体装置の製造方法 | |
| JPS59195859A (ja) | 半導体装置の製造方法 | |
| JPS63102325A (ja) | 半導体装置の製造方法 | |
| KR0157119B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH02226727A (ja) | Ｌｄｄ型ｍｏｓ半導体装置の製造方法 | |
| JPH04162519A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| JPS62299050A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH0256933A (ja) | 半導体装置の製造方法 | |
| JPH0437064A (ja) | 半導体装置の製造方法 | |
| JPS63153859A (ja) | 半導体素子の製造方法 | |
| JPH0464470B2 (ja) | ||
| JPS62295444A (ja) | 半導体素子の製造方法 | |
| JPS61135119A (ja) | 半導体装置の製造方法 | |
| JPH04209060A (ja) | 半導体装置の製造方法 |