JPH01313958A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01313958A JPH01313958A JP14515188A JP14515188A JPH01313958A JP H01313958 A JPH01313958 A JP H01313958A JP 14515188 A JP14515188 A JP 14515188A JP 14515188 A JP14515188 A JP 14515188A JP H01313958 A JPH01313958 A JP H01313958A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- interlayer insulating
- layer
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 230000015556 catabolic process Effects 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は多層配線した半導体装置において、配線層間の
コンタクト窓を形成することな（、各配線層間の導通を
とる半導体装置の製造方法に関するものである。
コンタクト窓を形成することな（、各配線層間の導通を
とる半導体装置の製造方法に関するものである。
従来の技術
近年、半導体装置は高集積化、高速化等を実現するため
、多層配線構造が一般的に利用されている。
、多層配線構造が一般的に利用されている。
以下に従来の半導体装置の製造方法について、第３図（
ａ）〜（ｄ）の工程順断面図によって、詳しく説明する
。
ａ）〜（ｄ）の工程順断面図によって、詳しく説明する
。
従来の半導体装置の製造方法では、初めに、第３図（ａ
）のように、シリコン基板１０内に拡散配線層１１が形
成され、次に第３図（ｂ）のように、層間絶縁膜１２を
形成する。つづいて、第３図（ｅ）のように、拡散配線
層１１と上部配線層１４の導通をとるため、レジストパ
ターン１３を用いて、層間絶縁膜１２をエツチングし、
コンタクト窓を形成する。第３図（ｄ）のように、次に
上部配線層１４を成長しパターン形成を行なう。
）のように、シリコン基板１０内に拡散配線層１１が形
成され、次に第３図（ｂ）のように、層間絶縁膜１２を
形成する。つづいて、第３図（ｅ）のように、拡散配線
層１１と上部配線層１４の導通をとるため、レジストパ
ターン１３を用いて、層間絶縁膜１２をエツチングし、
コンタクト窓を形成する。第３図（ｄ）のように、次に
上部配線層１４を成長しパターン形成を行なう。
発明が解決しようとする課題
しかしながら、上記従来の構成ではコンタクト窓部にお
いて、上部配線層が段切れしたり、エツチング残りが生
じたり、また、コンタクト窓の大小により、コンタクト
抵抗かばらっ（といった難点を有していた。
いて、上部配線層が段切れしたり、エツチング残りが生
じたり、また、コンタクト窓の大小により、コンタクト
抵抗かばらっ（といった難点を有していた。
本発明は上記従来の問題点を解決するもので、上記配線
層のパターン形成が容易で、コンタクト抵抗のばらつき
の少ない半導体装置の製造方法を提供することを目的と
する。
層のパターン形成が容易で、コンタクト抵抗のばらつき
の少ない半導体装置の製造方法を提供することを目的と
する。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置の製造
方法は、眉間絶縁膜を介して、第１．第２の配線層を形
成後、コンタクト窓用マスクと同一のマスクを用いて、
前記層間絶縁膜に不純物をイオン注入することにより、
同層間絶縁膜の電気的絶縁破壊を引き起こしこれにより
、第１．第２の両配線層の導入をとる構成を有している
。
方法は、眉間絶縁膜を介して、第１．第２の配線層を形
成後、コンタクト窓用マスクと同一のマスクを用いて、
前記層間絶縁膜に不純物をイオン注入することにより、
同層間絶縁膜の電気的絶縁破壊を引き起こしこれにより
、第１．第２の両配線層の導入をとる構成を有している
。
作用
この構成によって、層間絶縁膜を不純物イオン注入によ
って破壊することにより、コンタクト窓を形成すること
な（、第１の配線層と第２の配線層との導通をとること
ができる。
って破壊することにより、コンタクト窓を形成すること
な（、第１の配線層と第２の配線層との導通をとること
ができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図、第２図（ａ）〜（ｄ）は本発明の一実施例半導
体装置の製造方法によって得られた装置の要部断面図（
およびその工程順断面図）である。第１図、第２図（ａ
）〜（ｄ）の各図において、１はシリコン基板、２は拡
散配線層、３は眉間絶縁膜、４は多結晶シリコン層、５
はレジストパターン、６は拡散層である。
体装置の製造方法によって得られた装置の要部断面図（
およびその工程順断面図）である。第１図、第２図（ａ
）〜（ｄ）の各図において、１はシリコン基板、２は拡
散配線層、３は眉間絶縁膜、４は多結晶シリコン層、５
はレジストパターン、６は拡散層である。
つぎに、２の実施例半導体装置の製造方法を、第２図（
ａ）〜ω）により、工程順に詳しくのべる。
ａ）〜ω）により、工程順に詳しくのべる。
まず、第２図（ａ）のように、シリコン基板１内に、イ
オン注入工程により第１の配線層となる拡散配線層２を
形成する。次に、第２図（ｂ）のように、このシリコン
基板ｌ上に、たとえば熱酸化膜である層間絶縁膜３を成
長させる。さらに第２図（Ｃ）のように、第２の配線層
である上部配線層となる多結晶シリコン層４を成長させ
、パターン形成を行なう。次に所定のレジストパターン
を用いて、第２図（ｄ）のように、拡散配線層２および
多結晶シリコン層４と同形の不純物イオンを注入する。
オン注入工程により第１の配線層となる拡散配線層２を
形成する。次に、第２図（ｂ）のように、このシリコン
基板ｌ上に、たとえば熱酸化膜である層間絶縁膜３を成
長させる。さらに第２図（Ｃ）のように、第２の配線層
である上部配線層となる多結晶シリコン層４を成長させ
、パターン形成を行なう。次に所定のレジストパターン
を用いて、第２図（ｄ）のように、拡散配線層２および
多結晶シリコン層４と同形の不純物イオンを注入する。
この時のイオン注入量は１０１８〜１０１９／ｃ＋＃と
し、また、不純物濃度のピークが眉間絶縁膜３のところ
になるように注入加速電圧を設定する。
し、また、不純物濃度のピークが眉間絶縁膜３のところ
になるように注入加速電圧を設定する。
次に、拡散熱処理工程を施すことにより、絶縁破壊領域
６を形成し、多結晶シリコン層４と拡散配線層２の導通
をはかることができる。
６を形成し、多結晶シリコン層４と拡散配線層２の導通
をはかることができる。
なお、この実施例において、拡散配線層２と多結晶シリ
コン層４との導通としたが、両配線層を互いに多結晶シ
リコン層になし、これら多結晶シリコン層どうしの導通
としてもよい。
コン層４との導通としたが、両配線層を互いに多結晶シ
リコン層になし、これら多結晶シリコン層どうしの導通
としてもよい。
発明の効果
以上のように、本発明によれば、高加速電圧、高イオン
注入量のイオン注入工程を行なうことにより、二層配線
層間のコンタクトパターン形成が容易で、コンタクト抵
抗のばらつきの少ない優れた半導体装置を実現できるも
のである。
注入量のイオン注入工程を行なうことにより、二層配線
層間のコンタクトパターン形成が容易で、コンタクト抵
抗のばらつきの少ない優れた半導体装置を実現できるも
のである。
第１図は本発明の１実施例半導体装置の製造方法で得ら
れた半導体装置の断面図、第２図（ａ）〜（ｄ）は同実
施例の工程順断面図、第３図（ａ）〜ω）は従来の半導
体装置の製造方法の工程順断面図である。 １．１０・・・シリコン基板、２．１１・・・拡散配線
層、３，１２・・・層間絶縁膜、４・・・多結晶シリコ
ン層、５，１３レジストパターン、６・・・絶縁破壊領
域、１４・・・上部配線層。 代理人の氏名 弁理士 中尾敏男 ほか１名ノーーーン
ワコンｉ坂 ｇ−、絶旙屓壊４誠 第１図 ／−−−シリコンＪＥ、を叉
れた半導体装置の断面図、第２図（ａ）〜（ｄ）は同実
施例の工程順断面図、第３図（ａ）〜ω）は従来の半導
体装置の製造方法の工程順断面図である。 １．１０・・・シリコン基板、２．１１・・・拡散配線
層、３，１２・・・層間絶縁膜、４・・・多結晶シリコ
ン層、５，１３レジストパターン、６・・・絶縁破壊領
域、１４・・・上部配線層。 代理人の氏名 弁理士 中尾敏男 ほか１名ノーーーン
ワコンｉ坂 ｇ−、絶旙屓壊４誠 第１図 ／−−−シリコンＪＥ、を叉
Claims (1)
- 層間絶縁膜を介して、第１、第２の配線領域が形成さ
れたのち、イオン注入を選択的に行なうことにより、前
記層間絶縁膜に不純物イオンを導入し、同層間絶縁膜の
所定領域の電気的絶縁破壊を行うことにより、前記第１
、第２の配線層間の導通を得ることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14515188A JPH01313958A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14515188A JPH01313958A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01313958A true JPH01313958A (ja) | 1989-12-19 |
Family
ID=15378601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14515188A Pending JPH01313958A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01313958A (ja) |
-
1988
- 1988-06-13 JP JP14515188A patent/JPH01313958A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02100326A (ja) | 高耐圧ｍｏｓ型半導体装置の製造方法 | |
| JPH01313958A (ja) | 半導体装置の製造方法 | |
| JPH10149962A (ja) | 半導体基板およびその製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JP2611454B2 (ja) | 半導体装置の製造方法 | |
| JPS62296452A (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6147661A (ja) | 半導体装置の製造方法 | |
| JPH0420256B2 (ja) | ||
| JPS61280670A (ja) | 半導体装置の製造方法 | |
| JPS62249471A (ja) | 半導体装置の製造方法 | |
| JPH0425124A (ja) | 半導体装置の製造方法 | |
| JPS6038873A (ja) | 半導体装置の製造方法 | |
| JPH03165026A (ja) | 半導体装置の製造方法 | |
| JPH027432A (ja) | 半導体装置の製造方法 | |
| JPH07326749A (ja) | 半導体装置とその製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH01187976A (ja) | 半導体装置の製造方法 | |
| JPH04103121A (ja) | 半導体装置の製造方法 | |
| JPS60126869A (ja) | 半導体装置の製造方法 |