JPH04225571A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH04225571A
JPH04225571A JP3066932A JP6693291A JPH04225571A JP H04225571 A JPH04225571 A JP H04225571A JP 3066932 A JP3066932 A JP 3066932A JP 6693291 A JP6693291 A JP 6693291A JP H04225571 A JPH04225571 A JP H04225571A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
layer
diamond
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3066932A
Other languages
English (en)
Inventor
Joseph Mort
ジョゼフ・モート
Frank Jansen
フランク・ジャンセン
Mary A Machonkin
メアリ・エイ・マチョンキン
Koji Okumura
コージ・オクムラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH04225571A publication Critical patent/JPH04225571A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】本発明は、一般的には、薄膜トランジスタ
、さらに特定すれば、トランジスタの活性半導体層とし
て多結晶質ダイヤモンド膜を用いる大面積薄膜トランジ
スタに関するものである。
【0002】図1は、本発明の薄膜トランジスタの一つ
の実施例を図示する断面図である。図2は、本発明の別
の実施例を図示する断面図である。図3は、異なるメタ
ン/水素ガス比率で形成したダイヤモンド膜のラマン・
スペクトログラフを示す図である。図4は、図3と同じ
ガス比率で形成したダイヤモンド膜の熱伝導性を図示し
たものである。図5は、ダイヤモンド膜の導電性に対す
る、ダイヤモンド膜の沈着中に導入した酸素ガスの影響
を図示したものである。図6は、異なる酸素ガス流量で
形成したダイヤモンド膜のラマン・スペクトログラフを
示す図である。図7は、ダイヤモンド膜の導電性に対す
る、ホウ素ドーピングの影響を図示したものである。
【0003】図1に、本発明による薄膜メタル・インシ
ュレータ・セミコンダクタ・フィールド・エフェクト・
トランジスタ(MISFET)の、スタッガ配置におけ
る一つの実施例を示す。図に見られるように、ガラス又
は類似の物質である透明な絶縁性基板20が、その一つ
の表面上に沈着した導電性のソース電極26とドレーン
電極28を有している。活性層30を重ね合わせ、ソー
ス電極とドレーン電極、26と28の間に入り込ませて
ある。活性層30の上には、SiNX 又はSiO2 
のゲート絶縁膜32を形成し、ゲート絶縁膜32の上に
は、金属ゲート電極34を形成する。活性層30は、多
結晶質ダイヤモンドで形成し、ホウ素(B)のような第
三族元素又はリチウム(Li)のような格子間に入る1
価元素でドーピングしてあることが多い。ゲート絶縁膜
32と金属ゲート電極34は、従来の方法によって、活
性層30上に順次沈着させる。活性層30の光学的エネ
ルギー・ギャップが大きいので、この薄膜トランジスタ
は、活性層30上に入射する可視光の影響を受けない。 光学的エネルギー・ギャップは約5.7eVで、可視光
に対する顕著な光電感度は認められない。
【0004】さて、図2を見ると、ここには、本発明に
よる薄膜メタル・インシュレータ・セミコンダクタ・フ
ィールド・エフェクト・トランジスタ(MISFET)
の、倒置スタッガ配置におけるもう一つの実施例を示す
。図2に示すように、絶縁性基板20の一つの表面上に
、金属ゲート電極34を沈着させる。活性層30とゲー
ト電極34の上には、ゲート絶縁膜32を形成する。 ゲート絶縁膜32上には、活性層30を形成する。活性
層30の外側の表面上には、導電性のソース電極とドレ
ーン電極、26と28を、互いに間をあけて沈着させる
【0005】活性層30は、メタン(CH4 )などの
炭化水素ガスの熱解離を利用した化学的気相成長法(C
VD)によって、水素と酸素の存在下に形成した多結晶
質ダイヤモンド膜から成る。解離過程を進めてダイヤモ
ンド膜の沈着を起こさせるには、高温フィラメント、高
周波熱源、又は火炎を用いる。ダイヤモンド結晶の核生
成の開始と制御は、膜で覆うべき表面に核生成を誘起す
る粒子を置くことにより行う。これによって、多結晶質
ダイヤモンド沈着のパターン形成ができる。最近の進歩
により、多結晶質ダイヤモンド膜の核生成、沈着、及び
特性を制御する信頼性の高い製造技術が得られるように
なったので、使用できる基板材料の範囲が広がり、基板
への接着性が改善された。これらの製造方法は、現行の
薄膜トランジスタ製造に適合する膜のエッチング/パタ
ーン形成手法とともに1988年5月18日受付の米国
特許出願番号07/199,646に記述してあり、そ
の関連部分を、本出願に参考として織り込んである。
【0006】多結晶質ダイヤモンド膜の形成過程の最適
化は、メタン、水素、酸素の混合ガスを用いて行う。分
かり易くするため、以下、最適化とは、多結晶質膜の中
で、テトラヘドラル結合すなわちダイヤモンド結合を最
大化し、一方トリゴナル結合すなわちグラファイト結合
を最小化し、それにより、膜の抵抗を最大化した状態を
表すものとする。ダイヤモンド結合とグラファイト結合
双方の比率は、多結晶質膜の特性判定で得られるラマン
・スペクトログラフのピークの相対的な高さを比較解析
して測定できる。図3は、A.オノ、T.ババ、H.フ
ナモト、A.ニシカワが「高周波プラズマ−CVDによ
る合成ダイヤモンド膜の熱伝導性」日本応用物理学会誌
、25巻10号、L808、1986年10月に図示し
たもので、そのような6コのラマン・スペクトル曲線を
、三次元の様式で示したもので、メタン/水素ガス比率
の異なる6つの場合のグラファイトとダイヤモンドのピ
ークの強度を示している。約1550cm−1のピーク
がグラファイト型結合の存在を示し、約1332cm−
1のピークがダイヤモンド結合の存在を示す。図3の結
果に示すように、ダイヤモンドのピークは、メタン/水
素ガス比率が約0.1Vol.%で最大となる。実際に
は、水素ガス流量100sccmに対してメタンガス流
量を0.1〜4.0sccmとすることにより、所望の
メタン/水素ガス比率が得られる。
【0007】A.オノ、T.ババ、H.フナモト、A.
ニシカワの上記報告から取った図4は、メタン/水素ガ
ス比率を変えて製作した多数のダイヤモンド薄膜の熱伝
導性を示すもので、メタン/水素ガス比率を小さくする
と膜の熱伝導性が増大することを示している。この結果
は、熱伝導度が単結晶ダイヤモンドの既知の熱伝導度2
0W/cm・Kに近付くという点で、図3のデータをさ
らに裏付けるものである。また、ダイヤモンド膜の熱伝
導度が銅や銀に匹敵する3W/cm・Kを超えると、ダ
イヤモンドが熱を消散させられるので、現在得られる技
術で可能な温度よりも高い温度でトランジスタ要素を作
動させることができる。
【0008】ダイヤモンド薄膜を最適化するには、CV
D処理槽への酸素の導入速度も精密に制御しなければな
らない。図5、6には、薄膜内のダイヤモンド結合とグ
ラファイト結合の比率に対する酸素ガスの影響を示す。 ダイヤモンド膜の導電性と温度との関係を表す図5に示
すように、処理工程に酸素を約0.46sccmの流量
で導入したとき、ある程度の温度幅にわたって、ダイヤ
モンドの電気的絶縁性が最大となる。
【0009】図6は、2つのダイヤモンド膜のラマン・
スペクトログラフ特性を対比して図示したもので、CV
D工程への酸素導入の影響の大きさを示している。図6
の上方の曲線は、酸素流量0.46sccmで生成させ
た膜の特性を示し、下方の曲線は、CVD工程に酸素な
しで生成させた膜の特性を示す。ダイヤモンド結合とグ
ラファイト結合のピークの比率から、酸素の存在下に膜
を生成させたときにテトラヘドラルすなわちダイヤモン
ド結合が大部分を占めることが立証される。許容できる
ダイヤモンド薄膜が形成できるのは、酸素流量が0.1
〜1.0sccmのときであり、従って、流量の最適値
はメタン/水素ガス比率並びにその他の工程要因によっ
ても変わる。
【0010】また、多結晶質ダイヤモンド薄膜の室温で
の抵抗は、基板温度に大きく影響され、約500〜80
0℃で最大となることも、実験的に確かめられている。 これは、この温度で膜内のグラファイト結合が最小とな
るという観察と、それとは別に図6、7に見られる膜の
抵抗はグラファイト含有率に逆相関するという結果に、
合致する。従って、多結晶質ダイヤモンドMISFET
の製造に望ましい温度範囲はこの範囲内にあり、膜は約
650〜750℃で最適化される。
【0011】ジボラン(B2 H6 )などの、ホウ素
ドーピングのためのガス状プレカーサの導入により、C
VD工程中でのダイヤモンド膜ドーピングが可能になる
。図8は、ダイヤモンド膜の抵抗に対するホウ素ドーピ
ングの影響の大きさを、作動温度との関係で比較して図
示するものである。多結晶質ダイヤモンド膜は、ドーピ
ングなしの条件のときに、いつも、膜にいろいろな量の
ホウ素を意図的にドーピングした場合に得られるより高
い抵抗を示すことが認められる。図8によると、多結晶
質ダイヤモンド膜の有効抵抗すなわちフィールド・エフ
ェクト半導体層としての機能性は、ホウ素のドーピング
濃度が低いかドーピングなしのときに最適化されるとみ
られる。しかし、ホウ素だけが使えるドーピング剤とい
うわけではなく、別法として、リチウムなどの1価のド
ーピング剤を、イオン拡散法又はイオン注入法によって
格子間に導入してもよい。ただし、ドーピング剤の導入
は膜の導電性を増大させるものではなく、むしろ、多結
晶質ダイヤモンド膜内の意図せざるドーピング成分の存
在による効果を相殺するためのものであることに注目し
なければならない。換言すれば、薄膜トランジスタの製
造中にわざわざに導入する意図的ドーピング剤は、多結
晶質ダイヤモンド膜を形成したときにその中に存在する
自然発生的ドーピング成分の効果を減殺するために必要
となるであろうものである。このようなわけで、抵抗の
大きい、従ってフィールド・エフェクト・レスポンスを
最大限に発現し得る多結晶質ダイヤモンド膜を得るには
、意図的ドーピング剤の量は、ごく少ないのが適当で、
理想的には存在しないのがよい。
【0012】要点を再度述べれば、本発明は、みずから
の一つの表面上に形成されたゲート電極を有するゲート
絶縁膜のもう一方の表面上に形成した薄い多結晶質ダイ
ヤモンド膜から成る、薄膜フィールド・エフェクト・ト
ランジスタに関するものである。ソース電極とドレーン
電極は、多結晶質ダイヤモンド膜のもう一方の表面上に
形成する。
【図面の簡単な説明】
【図1】  本発明の薄膜トランジスタの一つの実施例
を図示する断面図である。
【図2】  本発明の別の実施例を図示する断面図であ
る。
【図3】  異なるメタン/水素ガス比率で形成したダ
イヤモンド膜のラマン・スペクトログラフを示す図であ
る。
【図4】  図3と同じガス比率で形成したダイヤモン
ド膜の熱伝導性を図示したものである。
【図5】  ダイヤモンド膜の導電性に対する、ダイヤ
モンド膜の沈着中に導入した酸素ガスの影響を図示した
ものである。
【図6】  異なる酸素ガス流量で形成したダイヤモン
ド膜のラマン・スペクトログラフを示す図である。
【図7】  ダイヤモンド膜の導電性に対する、ホウ素
ドーピングの影響を図示したものである。
【符号の説明】
20  絶縁性基板、26  ソース電極、28  ド
レーン電極、30  活性層、32  ゲート絶縁層、
34  金属ゲート電極、

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】  ソース電極とドレーン電極から電気的
    に絶縁されたゲート電極を有するタイプの薄膜トランジ
    スタ・デバイスで、次のものを含むその改良:みずから
    の一つの表面上に形成されたゲート電極を有する電気的
    絶縁層、及びチャージ・キャリヤ易動度が1cm2 /
    V・秒以上であり、みずからの一つの表面上に形成され
    たソース電極とドレーン電極を有し、そのもう一方の表
    面が上記の電気的絶縁層のもう一方の表面と接合してい
    る半導体層。
  2. 【請求項2】  上記の半導体層がダイヤモンド層を包
    含する、請求項1に記載の薄膜トランジスタ。
  3. 【請求項3】  上記のダイヤモンド層が多結晶質ダイ
    ヤモンド層である、請求項2に記載の薄膜トランジスタ
  4. 【請求項4】  上記のダイヤモンド層が0.5μm以
    上10μm未満の範囲の厚さを有する、請求項3に記載
    の薄膜トランジスタ。
  5. 【請求項5】  さらに、上記のダイヤモンド層にドー
    ピングしてP型の半導体層を生成させるための、第三族
    の元素群から選んだ元素を包含する、請求項3に記載の
    薄膜トランジスタ。
  6. 【請求項6】  さらに、上記のダイヤモンド層にドー
    ピングしてP型の半導体層を生成させるための、ホウ素
    を包含する、請求項3に記載の薄膜トランジスタ。
  7. 【請求項7】  さらに、上記のダイヤモンド層の格子
    間にドーピングしてN型の半導体層を生成させるための
    、1価の原子を包含する、請求項3に記載の薄膜トラン
    ジスタ。
  8. 【請求項8】  さらに、上記のダイヤモンド層の格子
    間にドーピングしてN型の半導体層を生成させるための
    リチウムを包含する、請求項3に記載の薄膜トランジス
    タ。
  9. 【請求項9】  上記の電気的絶縁層がSiO2 (二
    酸化ケイ素)を包含する、請求項3に記載の薄膜トラン
    ジスタ。
  10. 【請求項10】  上記の電気的絶縁層がSiN(窒化
    ケイ素)を包含する、請求項3に記載の薄膜トランジス
    タ。
  11. 【請求項11】  上記の多結晶質ダイヤモンド層が約
    1.0μmの厚さを有し、かつ、上記の電気的絶縁層が
    約1.0μmの厚さを有する請求項3に記載の薄膜トラ
    ンジスタ。
  12. 【請求項12】  さらに、みずからの上に形成された
    ソース電極とドレーン電極を有する上記の半導体層の表
    面と接合した平面的な表面を有する、耐熱性で無機質の
    基板を包含する、請求項3に記載の薄膜トランジスタ。
  13. 【請求項13】  さらに、みずからの上に形成された
    ゲート電極を有する上記の絶縁層の表面と接合した平面
    的な表面を有する、耐熱性で無機質の基板を包含する、
    請求項3に記載の薄膜トランジスタ。
JP3066932A 1990-04-06 1991-03-29 薄膜トランジスタ Pending JPH04225571A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US505754 1990-04-06
US07/505,754 US5099296A (en) 1990-04-06 1990-04-06 Thin film transistor

Publications (1)

Publication Number Publication Date
JPH04225571A true JPH04225571A (ja) 1992-08-14

Family

ID=24011692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3066932A Pending JPH04225571A (ja) 1990-04-06 1991-03-29 薄膜トランジスタ

Country Status (4)

Country Link
US (1) US5099296A (ja)
EP (1) EP0450985B1 (ja)
JP (1) JPH04225571A (ja)
DE (1) DE69108080T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232600A (ja) * 2012-05-01 2013-11-14 Denso Corp 熱電子発電素子

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9021689D0 (en) * 1990-10-05 1990-11-21 De Beers Ind Diamond Diamond neutron detector
US5173761A (en) * 1991-01-28 1992-12-22 Kobe Steel Usa Inc., Electronic Materials Center Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer
JP3255960B2 (ja) * 1991-09-30 2002-02-12 株式会社神戸製鋼所 冷陰極エミッタ素子
JPH05299705A (ja) * 1992-04-16 1993-11-12 Kobe Steel Ltd ダイヤモンド薄膜電子デバイス及びその製造方法
US5300188A (en) * 1992-11-13 1994-04-05 Kobe Development Corp. Process for making substantially smooth diamond
JP3334286B2 (ja) * 1993-09-30 2002-10-15 ソニー株式会社 ダイアモンド半導体の製造方法
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
JP3501552B2 (ja) * 1995-06-29 2004-03-02 株式会社神戸製鋼所 ダイヤモンド電極
US5653800A (en) * 1995-08-03 1997-08-05 Eneco, Inc. Method for producing N-type semiconducting diamond
US6011356A (en) * 1998-04-30 2000-01-04 St. Clair Intellectual Property Consultants, Inc. Flat surface emitter for use in field emission display devices
JP4837236B2 (ja) 2001-04-04 2011-12-14 三菱電機株式会社 半導体装置
CA2419709C (en) * 2002-02-26 2008-09-23 Smith International, Inc. Semiconductive polycrystalline diamond
US7402835B2 (en) * 2002-07-18 2008-07-22 Chevron U.S.A. Inc. Heteroatom-containing diamondoid transistors
US10418475B2 (en) * 2016-11-28 2019-09-17 Arizona Board Of Regents On Behalf Of Arizona State University Diamond based current aperture vertical transistor and methods of making and using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4265990A (en) * 1977-05-04 1981-05-05 Xerox Corporation Imaging system with a diamine charge transport material in a polycarbonate resin
US4546009A (en) * 1979-10-01 1985-10-08 Exxon Research Engineering Co High-mobility amorphous silicon displaying non-dispersive transport properties
JPS58141572A (ja) * 1982-02-18 1983-08-22 Seiko Epson Corp 半導体装置
JPS59213126A (ja) * 1983-05-19 1984-12-03 Sumitomo Electric Ind Ltd ダイヤモンド半導体素子の製造法
US4571447A (en) * 1983-06-24 1986-02-18 Prins Johan F Photovoltaic cell of semi-conducting diamond
JPS60221395A (ja) * 1984-04-19 1985-11-06 Yoshio Imai ダイヤモンド薄膜の製造方法
JPS60246627A (ja) * 1984-05-21 1985-12-06 Sumitomo Electric Ind Ltd ダイヤモンド半導体素子
US4849797A (en) * 1987-01-23 1989-07-18 Hosiden Electronics Co., Ltd. Thin film transistor
DE3725700A1 (de) * 1987-08-03 1989-02-16 Siemens Ag Neues halbleitergrundmaterial
JP2614868B2 (ja) * 1987-09-09 1997-05-28 導電性無機化合物技術研究組合 電界効果トランジスタの製造法
GB8812216D0 (en) * 1988-05-24 1988-06-29 Jones B L Diamond transistor method of manufacture thereof
US4925701A (en) * 1988-05-27 1990-05-15 Xerox Corporation Processes for the preparation of polycrystalline diamond films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232600A (ja) * 2012-05-01 2013-11-14 Denso Corp 熱電子発電素子

Also Published As

Publication number Publication date
US5099296A (en) 1992-03-24
EP0450985B1 (en) 1995-03-15
DE69108080T2 (de) 1995-11-09
EP0450985A3 (en) 1991-11-06
DE69108080D1 (de) 1995-04-20
EP0450985A2 (en) 1991-10-09

Similar Documents

Publication Publication Date Title
US6838308B2 (en) Semiconductor polysilicon component and method of manufacture thereof
JPH04225571A (ja) 薄膜トランジスタ
JPS58197775A (ja) 薄膜トランジスタ
WO2009129391A2 (en) Low temperature thin film transistor process, device property, and device stability improvement
TW465113B (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
JPS633463A (ja) 薄膜トランジスタの製造方法
JP3320180B2 (ja) 薄膜トランジスタの製造方法
KR100317640B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100469503B1 (ko) 비정질막을결정화하는방법
JPS63119268A (ja) 半導体装置の製造方法
JP3130660B2 (ja) 薄膜トランジスタ及びその製造方法
KR960004902B1 (ko) 다결정 실리콘 박막 제조방법
JPH01313974A (ja) 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ
JPH04318973A (ja) 薄膜トランジスタ及びその製造方法
JPS58123772A (ja) 半導体素子
US4551352A (en) Method of making P-type hydrogenated amorphous silicon
JPS59124163A (ja) 半導体素子
JPH03126220A (ja) 半導体素子
JPH0554692B2 (ja)
JPH0488642A (ja) 薄膜トランジスタの製造方法
JPH0653504A (ja) 薄膜トランジスタ及びその製造方法
JP3130659B2 (ja) 薄膜トランジスタ及びその製造方法
KR960026967A (ko) 다결정 박막 트랜지스터 및 그 제조방법
JPS61232675A (ja) 多結晶薄膜トランジスタとその製造方法
JPH0281421A (ja) 多結晶シリコン膜の形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990903