JPH04205187A - 論理シミュレータ - Google Patents
論理シミュレータInfo
- Publication number
- JPH04205187A JPH04205187A JP2336181A JP33618190A JPH04205187A JP H04205187 A JPH04205187 A JP H04205187A JP 2336181 A JP2336181 A JP 2336181A JP 33618190 A JP33618190 A JP 33618190A JP H04205187 A JPH04205187 A JP H04205187A
- Authority
- JP
- Japan
- Prior art keywords
- time
- simulation
- signal value
- logic
- logic simulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims description 24
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000008676 import Effects 0.000 claims 1
- 238000012795 verification Methods 0.000 abstract description 12
- 238000012546 transfer Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は論理検証ツールである論理シミュレータに関
するものである。
するものである。
第4図は従来の論理シミュレータの入出力系統ブロック
図、第5図は第4図の論理シミュレータの構成を示すブ
ロック図である。図において、(1)は論理シミュレー
タ本体、(2)は回路接続情報、(3)はテストパター
ン、(4)はシミュレーション結果、(5)は表示装置
に表示されたシミュレーション結果、(6)はプリンタ
によって出力されたリスト状のシミュレーション結果、
(7)は入力データを処理する入力データ処理部、(8
)は回路接続情報を保持して置く回路接続情報部、(9
)はある時間での信号値を保持して置く信号値保持部、
αO)は論理値を求める演算部、0υはシミュレーショ
ン結果を出力するための出力データ処理部、α2はシミ
ュレーション時間をカウントするタイマである。
図、第5図は第4図の論理シミュレータの構成を示すブ
ロック図である。図において、(1)は論理シミュレー
タ本体、(2)は回路接続情報、(3)はテストパター
ン、(4)はシミュレーション結果、(5)は表示装置
に表示されたシミュレーション結果、(6)はプリンタ
によって出力されたリスト状のシミュレーション結果、
(7)は入力データを処理する入力データ処理部、(8
)は回路接続情報を保持して置く回路接続情報部、(9
)はある時間での信号値を保持して置く信号値保持部、
αO)は論理値を求める演算部、0υはシミュレーショ
ン結果を出力するための出力データ処理部、α2はシミ
ュレーション時間をカウントするタイマである。
次に動作について説明する。論理シミュレータ(1)の
入力データとして回路接続情報部(2)とシミュレーシ
ョンをする回路に入力すべき信号値であるテストパター
ン(3)を用意し、論理シミュレータ実行時に与える。
入力データとして回路接続情報部(2)とシミュレーシ
ョンをする回路に入力すべき信号値であるテストパター
ン(3)を用意し、論理シミュレータ実行時に与える。
この与えられたデータは入力データ処理部(7)で論理
シミュレータ(1)内で扱いやすい形に変換して、回路
接続情報(2)は回路接続情報部(8)に、テストパタ
ーン(3)は信号値保持部(9)に入れられる。タイマ
O2によって時間を進めて、その時間に対する信号値と
回路接続情報部(8)の回路を構成している素子の論理
タップを演算部αωに与えて演算し、この演算結果を信
号値保持部(9)に送る。
シミュレータ(1)内で扱いやすい形に変換して、回路
接続情報(2)は回路接続情報部(8)に、テストパタ
ーン(3)は信号値保持部(9)に入れられる。タイマ
O2によって時間を進めて、その時間に対する信号値と
回路接続情報部(8)の回路を構成している素子の論理
タップを演算部αωに与えて演算し、この演算結果を信
号値保持部(9)に送る。
信号値保持部(9)に送られた演算結果は、タイマα2
からの時間と共に出力データ処理部αυに送られ、磁気
ディスク内のシミュレーション結果(4)、表示装置に
表示されたシミュレーション結果(5)またはプリンタ
によって出力されたリスト状のシミュレーション結果(
6)として出力される。論理検証を行う者はこれらのシ
ミュレーション結果を見て論理検証を行う。
からの時間と共に出力データ処理部αυに送られ、磁気
ディスク内のシミュレーション結果(4)、表示装置に
表示されたシミュレーション結果(5)またはプリンタ
によって出力されたリスト状のシミュレーション結果(
6)として出力される。論理検証を行う者はこれらのシ
ミュレーション結果を見て論理検証を行う。
従来の論理シミュレータは以上のように構成されていた
ので、シミュレーション結果はシミュレーション時間の
進行に伴って信号値を出力して行くため、不具合箇所を
発見すると、人手で不具合箇所からシミュレーション結
果を時間の若い方へ追って行き原因を見付は出さなけれ
ばならず、原因となる信号名を表示しているとは限らず
、よって論理検証に時間かかかり、論理検証の効率を妨
げるという問題点があった。
ので、シミュレーション結果はシミュレーション時間の
進行に伴って信号値を出力して行くため、不具合箇所を
発見すると、人手で不具合箇所からシミュレーション結
果を時間の若い方へ追って行き原因を見付は出さなけれ
ばならず、原因となる信号名を表示しているとは限らず
、よって論理検証に時間かかかり、論理検証の効率を妨
げるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、論理シミュレーション結果と制御コマンドを
入力することによって、指定されたシミュレーション時
間より時間を逆登ってカウントして行き、その時間にお
ける信号値を逐次表示し、かつ、条件を与えることて原
因と思われる箇所て信号値表示を止める機能を備えた論
理シミュレータを得ることを目的とする。
たもので、論理シミュレーション結果と制御コマンドを
入力することによって、指定されたシミュレーション時
間より時間を逆登ってカウントして行き、その時間にお
ける信号値を逐次表示し、かつ、条件を与えることて原
因と思われる箇所て信号値表示を止める機能を備えた論
理シミュレータを得ることを目的とする。
この発明に係る論理シミュレータは、−度行われた論理
シミュレーション結果を保持して置き、その結果と制御
コマンドとしてシミュレーション結果表示を始める時間
、信号名、表示を停止する条件等を論理シミュレータの
入力データとして与えることによって、シミュレーショ
ン時間を逆登ってカウントして行き、その時間における
信号値を逐次表示し、条件が合えばそこで信号値表示を
停止するようにしたものである。
シミュレーション結果を保持して置き、その結果と制御
コマンドとしてシミュレーション結果表示を始める時間
、信号名、表示を停止する条件等を論理シミュレータの
入力データとして与えることによって、シミュレーショ
ン時間を逆登ってカウントして行き、その時間における
信号値を逐次表示し、条件が合えばそこで信号値表示を
停止するようにしたものである。
この発明における論理シミュレータは、シミュレーショ
ン時間を逆登ってカウントし、その時間の信号値を表示
して行き、条件により信号値表示を停止する機能を備え
ることにより、論理検証時の不具合原因箇所の発見が早
くなり、論理検証が効率的に行える。
ン時間を逆登ってカウントし、その時間の信号値を表示
して行き、条件により信号値表示を停止する機能を備え
ることにより、論理検証時の不具合原因箇所の発見が早
くなり、論理検証が効率的に行える。
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例である論理シミュレータの
入出力系統ブロック図、第2図は第1図の論理シミュレ
ータの構成を示すブロック図、第3図は第1図、第2図
のシミュレーション結果の図である。図において、(1
)は論理シミュレータ本体、論理シミュレータ本体(1
)の入力データとじて回路接続情報(2)、テストパタ
ーン(3)、制御コマンド(3)があり、出力データと
して磁気ディスク上に作成されるシミュレーション結果
(4)、表示装置に表示されたシミュレーション結果(
5)、プリンタによって出力されたシミュレーション結
果(6)がある。
入出力系統ブロック図、第2図は第1図の論理シミュレ
ータの構成を示すブロック図、第3図は第1図、第2図
のシミュレーション結果の図である。図において、(1
)は論理シミュレータ本体、論理シミュレータ本体(1
)の入力データとじて回路接続情報(2)、テストパタ
ーン(3)、制御コマンド(3)があり、出力データと
して磁気ディスク上に作成されるシミュレーション結果
(4)、表示装置に表示されたシミュレーション結果(
5)、プリンタによって出力されたシミュレーション結
果(6)がある。
(7)は論理シミュレータの入力データである回路接続
情報(2)とテストパターン(3)を処理する入力デー
タ処理部、(8)は回路接続情報を保持して置く回路接
続情報部、(9)はある時間での信号値を保持して置く
信号値保持部、aωは論理値を求める演算部、aυはシ
ミュレーション結果を出力するための出力データ部、α
りはシミュレーション時間をカウントするタイマ、04
は保持されていた論理シミュレーション結果を処理する
シミュレーション結果処理部、α9は#御コマンドを処
理する制御コマンド処理部、OGは表示された信号名、
αηは信号値、Oaはシミュレーション時間である。
情報(2)とテストパターン(3)を処理する入力デー
タ処理部、(8)は回路接続情報を保持して置く回路接
続情報部、(9)はある時間での信号値を保持して置く
信号値保持部、aωは論理値を求める演算部、aυはシ
ミュレーション結果を出力するための出力データ部、α
りはシミュレーション時間をカウントするタイマ、04
は保持されていた論理シミュレーション結果を処理する
シミュレーション結果処理部、α9は#御コマンドを処
理する制御コマンド処理部、OGは表示された信号名、
αηは信号値、Oaはシミュレーション時間である。
次に動作について説明する。
論理シミュレータ(1)の入力データとして回路接続情
報(2)とテストパターン(3)を与えて、論理シミュ
レータを実行すると、シミュレーション結果(4)か得
られる。次に制御コマンド03としてシミュレーション
結果表示を始める時間、信号名、表示を停止する条件等
をシミュレーション結果(4)と共に入力する。制御コ
マンドは制御コマンド処理部09て処理され、シミュレ
ーション表示時間をタイマ02に与え、タイマO2は時
間を時間の若い方へカウントする。シミュレーション結
果(4)はシミュレーション結果処理部0滲で処理され
る。タイマOaからの時間はシミュレーション結果処理
部αをへ送られ、シミュレーション結果処理部α4で時
間と時間に対する信号値、信号名を出力データ処理部0
1)へ送り、シミュレーション結果として出力される。
報(2)とテストパターン(3)を与えて、論理シミュ
レータを実行すると、シミュレーション結果(4)か得
られる。次に制御コマンド03としてシミュレーション
結果表示を始める時間、信号名、表示を停止する条件等
をシミュレーション結果(4)と共に入力する。制御コ
マンドは制御コマンド処理部09て処理され、シミュレ
ーション表示時間をタイマ02に与え、タイマO2は時
間を時間の若い方へカウントする。シミュレーション結
果(4)はシミュレーション結果処理部0滲で処理され
る。タイマOaからの時間はシミュレーション結果処理
部αをへ送られ、シミュレーション結果処理部α4で時
間と時間に対する信号値、信号名を出力データ処理部0
1)へ送り、シミュレーション結果として出力される。
また、制御コマンド処理部α9で処理された表示停止の
条件により、シミュレーション結果処理部04)へのデ
ータ転送は停止される。
条件により、シミュレーション結果処理部04)へのデ
ータ転送は停止される。
なお、上記実施例ではシミュレーション結果(4)を入
力する場合を示したが、論理シミュレータ(1)内部に
シミュレーション結果を保持して置く場所を設けて、シ
ミュレーション結果処理部04にデータを与えてもよい
。
力する場合を示したが、論理シミュレータ(1)内部に
シミュレーション結果を保持して置く場所を設けて、シ
ミュレーション結果処理部04にデータを与えてもよい
。
以上のようにこの発明によれば、論理シミュレータ内部
に制御コマンド処理部とシミュレーション結果処理部を
設けたので、シミュレーション結果をシミュレーション
時間の若い方へカウントしなから信号値を表示でき、か
つ、条件を設定するすることで、不具合原因と思われる
箇所で信号値表示を停止することができるようにしたの
で、論理検証における不具合の原因追求が容易になり、
論理検証の効率向上が図れるという効果がある。
に制御コマンド処理部とシミュレーション結果処理部を
設けたので、シミュレーション結果をシミュレーション
時間の若い方へカウントしなから信号値を表示でき、か
つ、条件を設定するすることで、不具合原因と思われる
箇所で信号値表示を停止することができるようにしたの
で、論理検証における不具合の原因追求が容易になり、
論理検証の効率向上が図れるという効果がある。
第】図はこの発明の一実施例である論理シミュレータの
入出力系統ブロック図、第2図は第1図の論理シミュレ
ータの構成を示すブロック図、第3図は第1図、第2図
のシミュレーション結果の図、第4図は従来の論理シミ
ュレータの入出力系統ブロック図、第5図は第4図の論
理シミュレータの構成を示すブロック図である。 図において、(1)は論理シミュレータ、(2)は回路
接続情報、(3)はテストパターン、(4)は磁気ディ
スク内のシミュレーション結果、(5)は表示装置に表
示されたシミュレーション結果、(6ンはプリンタで出
力されたシミュレーション結果、(7)は入力データ処
理部、(8)は回路接続情報部、(9)は信号値保持部
、αωは演算部、αωは出力データ処理部、Ozはタイ
マ、03は制御コマンド、04はシミュレーション結果
処理部、0Sは制御コマンド処理部、0(19は信号名
、出力は信号値、QBはシミュレーション時間を示す。 なお、図中、同一符号は同一、または相当部分を示す。
入出力系統ブロック図、第2図は第1図の論理シミュレ
ータの構成を示すブロック図、第3図は第1図、第2図
のシミュレーション結果の図、第4図は従来の論理シミ
ュレータの入出力系統ブロック図、第5図は第4図の論
理シミュレータの構成を示すブロック図である。 図において、(1)は論理シミュレータ、(2)は回路
接続情報、(3)はテストパターン、(4)は磁気ディ
スク内のシミュレーション結果、(5)は表示装置に表
示されたシミュレーション結果、(6ンはプリンタで出
力されたシミュレーション結果、(7)は入力データ処
理部、(8)は回路接続情報部、(9)は信号値保持部
、αωは演算部、αωは出力データ処理部、Ozはタイ
マ、03は制御コマンド、04はシミュレーション結果
処理部、0Sは制御コマンド処理部、0(19は信号名
、出力は信号値、QBはシミュレーション時間を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 入力データを処理する入力データ処理部と、回路接続情
報を保持して置く回路接続情報部と、信号値を保持して
置く信号保持部と、時間をカウントするタイマと、論理
演算を行う演算部と、シミュレーション結果を出力する
出力データ処理部を備えた論理シミュレータにおいて、
論理シミュレーション結果を取り込むシミュレーション
結果処理部と、論理シミュレータを制御するコマンドを
処理する制御コマンド処理部を備えることによって、シ
ミュレーション時間を逆登って信号に対する信号値を表
示でき、かつ、信号値表示を制御コマンドとして与えた
条件により停止等が行える機能を備えたことを特徴とす
る論理シミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2336181A JPH04205187A (ja) | 1990-11-29 | 1990-11-29 | 論理シミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2336181A JPH04205187A (ja) | 1990-11-29 | 1990-11-29 | 論理シミュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04205187A true JPH04205187A (ja) | 1992-07-27 |
Family
ID=18296495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2336181A Pending JPH04205187A (ja) | 1990-11-29 | 1990-11-29 | 論理シミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04205187A (ja) |
-
1990
- 1990-11-29 JP JP2336181A patent/JPH04205187A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE224076T1 (de) | Verfahren und gerät für benutzersteuerung durch ermittlung der nächsten prozesszustände aus dem aktuellen zustand und durch visuelle darstellung der abgeleiteten nächsten zustände | |
JPH0756892A (ja) | マスク付きベクトル演算器を持つ計算機 | |
JPH04205187A (ja) | 論理シミュレータ | |
JPH01177609A (ja) | Pcのシュミレーション方式 | |
JPH10156673A (ja) | 生産ラインのシミュレーション装置 | |
JPS5472909A (en) | Recording method for program passing trace of electronic switchboard | |
JPS5969845A (ja) | デ−タ駆動制御方式 | |
JPH01244502A (ja) | Pcのプログラム表示方式 | |
JPH02100104A (ja) | 制御装置用操作盤 | |
JPH03135209A (ja) | 演算処理装置 | |
JPH03129430A (ja) | パラメータ繰返し指定のできるプロセッサ | |
JP2804026B2 (ja) | プラントデータ表示装置 | |
JPH07253906A (ja) | 擬似障害発生回路 | |
JPS62245405A (ja) | 数値制御装置のエラ−表示システム | |
JPH0527661A (ja) | 任意再現可能なシミユレータ | |
JPS6349853A (ja) | 論理シミユレ−シヨン処理方式 | |
JPS6170643A (ja) | プログラマブルコントロ−ラの入出力演算処理方式 | |
JPH0418677A (ja) | デジタル回路のシミュレーション方式 | |
JPS60100211A (ja) | プログラマブルコントロ−ラ | |
JPH0281134A (ja) | アドレス生成装置 | |
JPH05224800A (ja) | 自動入力システム | |
JPH01230088A (ja) | 訓練用シミュレータ | |
JPH05100929A (ja) | マスタフアイル自動学習方式 | |
KR970022707A (ko) | 플래그를 이용하는 반복숫자데이타의 입력방법 | |
JPS6074012A (ja) | キ−ボ−ド装置におけるキ−入力処理制御方法 |