JPH0418234Y2 - - Google Patents

Info

Publication number
JPH0418234Y2
JPH0418234Y2 JP1986169596U JP16959686U JPH0418234Y2 JP H0418234 Y2 JPH0418234 Y2 JP H0418234Y2 JP 1986169596 U JP1986169596 U JP 1986169596U JP 16959686 U JP16959686 U JP 16959686U JP H0418234 Y2 JPH0418234 Y2 JP H0418234Y2
Authority
JP
Japan
Prior art keywords
emulator
cable
pin
wiring circuit
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986169596U
Other languages
English (en)
Other versions
JPS6375974U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986169596U priority Critical patent/JPH0418234Y2/ja
Publication of JPS6375974U publication Critical patent/JPS6375974U/ja
Application granted granted Critical
Publication of JPH0418234Y2 publication Critical patent/JPH0418234Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、マイクロプロセツサ、デイジタルシ
グナルプロセツサ等を用いたユーザーシステムの
動作検証を行う際に、エミユレータとユーザーシ
ステムとの接続を行うエミユレータケーブルに関
する。
(従来の技術) 従来、かかるエミユレータケーブルの一例とし
て、沖電気工業株式会社カタログ「EASE80C51
プログラム開発支援システム」P.8に示されるユ
ーザー応用回路接続ケーブルがあつた。
以下、従来のケーブルの構成について図を参照
しながら説明する。
第3図はかかる従来のケーブルの斜視図であ
る。
図中、1はユーザーシステム側に搭載するマイ
クロプロセツサ或いはデイジタルシグナルプロセ
ツサ等のLSI(Large Scale Integration)と同一
のピン形状を有するユーザーシステム側プラグ、
2はエミユレータ側コネクタ、3はユーザーシス
テム側プラグ1とエミユレータ側コネクタ2とを
接続する多芯並列線からなるフラツトケーブルで
ある。
この場合、ユーザーシステム側プラグ1とフラ
ツトケーブル3との接続及びエミユレータ側コネ
クタ2とフラツトケーブル3との接続は圧接によ
り一括して行うことができるように構成されてい
る。
(考案が解決しようとする問題点) しかしながら、近年のLSI技術の発展により、
マイクロプロセツサ、デイジタルシグナルプロセ
ツサ等の機能が向上し、これらのLSIと外部とを
接続する信号線の本数が増大してきている。
これに伴い、LSIパツケージをピングリツドア
レイ(PGA)パツケージとするLSIが増えてい
る。
このPGAパツケージのピン部と同一の形状を
したピン部を有するユーザーシステム側プラグに
フラツトケーブルを接続する場合、従来例のよう
に圧接により一括接続を行うことは困難であり、
一本づつハンダ付け等により接続する必要があ
る。そのため接続作業におけるフラツトケーブル
のハンドリングの不便さ及び機械的外力によるハ
ンダ付け部の断線等による信頼性の低下を生じる
という問題があつた。
本考案は、上記問題点を除去し、製造上のハン
ドリングを容易にすると共に、接続の信頼性を高
め、しかも配線回路パターンの作製を容易になし
得るエミユレータケーブルを提供することを目的
とする。
(問題点を解決するための手段) 本考案は、上記問題点を解決するために、エミ
ユレータケーブルにおいて、任意の配線回路パタ
ーンを形成したフレキシブルプリント配線板と、
該フレキシブルプリント配線板の両端部に設けら
れるピングリツドアレイ形状のコネクタとを設
け、該コネクタの一方のピングリツドアレイを反
時計回りの四角形状の渦巻き状に配列し、他方の
ピングリツドアレイを時計回りの四角形状の渦巻
き状に配列するようにしたものである。
(作用) 本考案によれば、上記のように構成したので、
製造上のハンドリングが容易になると共に、接続
の信頼性を高めることができる。更に、FPCに
形成されるコネクタの配線回路パターンを互いに
左右対称の形状に形成することでFPC配線回路
パターンの設計労力を低減し、配線回路パターン
の作製を容易にすることができる。
(実施例) 以下、本考案の実施例について図面を参照しな
がら詳細に説明する。
第1図は本考案に係るエミユレータケーブルの
ピン配列の説明図であり、そのエミユレータケー
ブルの両端部分を上部より見た図である。第2図
は本考案のエミユレータケーブルの斜視図であ
る。
図中、11,12はピンアレイ保持板であり、
ユーザーシステムに搭載するマイクロプロセツ
サ、デイジタルシグナルプロセツサ等のLSIと同
一形状に金属ピン13,14が植設されている。
15はフレキシブルプリント配線板(FPC)で
あり、絶縁フイルムをベースに銅箔等の導体箔を
貼り付け、この導体箔をエツチング等により配線
回路パターンとし、その表面を保護用絶縁フイル
ムで覆つた構造となつている。なお、配線回路パ
ターンをベースとなる絶縁フイルムの両面に形成
することも可能である。16はユーザーシステム
側コネクタであり、第1図に示されるように、金
属ピン13が外部より内側に向かつて反時計方向
に配列されている。17はエミユレータ側コネク
タであり、第1図に示されるように、金属ピン1
4が外側より内側に向かつて時計方向に配列され
ている。
特に、PGAタイプのコネクタを有するエミユ
レータケーブルのFPC配線回路パターンは信号
線数が多く、かつ、信号線同士の誘導ノイズの発
生を抑止するために信号線間に接地パターンを通
すなどの工夫が必要であり、FPC配線回路パタ
ーンの設計には多くの時間と注意を必要としてい
る。
従つて、本考案においては、FPCの配線回路
パターンの設計をユーザーシステムに搭載する
LSIのピン配置に対応して片半分だけ行い、つま
り、ユーザーシステム側コネクタ16の配線回路
パターンを設計し、残りの半分、つまり、エミユ
レータ側コネクタ17の配線回路パターンは既設
計パターンを鏡像となるように転写してやればパ
ターン設計が完了する。
なお、本考案は上記実施例に限定されるもので
はなく、本考案の趣旨に基づいて種々の変形が可
能であり、これらを本考案の範囲から排除するも
のではない。
(考案の効果) 以上、詳細に説明したように、本考案によれ
ば、次のような効果を奏することができる。
(1) 製造上のハンドリングが容易になると共に、
接続の信頼性を高めることができる。
(2) FPCに形成されるコネクタの一方のピング
リードアレイを反時計回りの四角形状であつて
渦巻き状に配列し、他方のピングリツドアレイ
を時計回りの四角形状であつて渦巻き状に配列
して、互いに左右対称の形状に形成するように
したので、FPC配線回路パターンの設計労力
を低減することができるとともに、配線回路パ
ターンの作製を容易にすることができる。
【図面の簡単な説明】
第1図は本考案に係るエミユレータケーブルの
ピン配列説明図、第2図は本考案のエミユレータ
ケーブルの斜視図、第3図は従来のエミユレータ
ケーブルの斜視図である。 11,12……ピンアレイ保持板、13,14
……金属ピン、15……フレキシブルプリント配
線板(FPC)、16……ユーザーシステム側コネ
クタ、17……エミユレータ側コネクタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 (a) 任意の配線回路パターンを形成したフレキシ
    ブルプリント配線板と、 (b) 該フレキシブルプリント配線板の両端部に設
    けられるピングリツドアレイ形状のコネクタと
    を設け、 (c) 該コネクタの一方のピングリツドアレイを反
    時計回りの四角形状の渦巻き状に配列し、他方
    のピングリツドアレイを時計回りの四角形状の
    渦巻き状に配列するようにしたことを特徴とす
    るエミユレータケーブル。
JP1986169596U 1986-11-06 1986-11-06 Expired JPH0418234Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986169596U JPH0418234Y2 (ja) 1986-11-06 1986-11-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986169596U JPH0418234Y2 (ja) 1986-11-06 1986-11-06

Publications (2)

Publication Number Publication Date
JPS6375974U JPS6375974U (ja) 1988-05-20
JPH0418234Y2 true JPH0418234Y2 (ja) 1992-04-23

Family

ID=31103554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986169596U Expired JPH0418234Y2 (ja) 1986-11-06 1986-11-06

Country Status (1)

Country Link
JP (1) JPH0418234Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53103162U (ja) * 1977-01-25 1978-08-19

Also Published As

Publication number Publication date
JPS6375974U (ja) 1988-05-20

Similar Documents

Publication Publication Date Title
JP2738498B2 (ja) 支持された突出した構造の電気相互接続
KR970702601A (ko) 전기커넥터용 도전성 시라우드
JPH0154828B2 (ja)
JPH11297435A (ja) コネクタ装置、コネクタ装置を有する回路モジュールおよび回路モジュールを搭載した電子機器
JPH0418234Y2 (ja)
JPH0514468Y2 (ja)
JPH0353436Y2 (ja)
JPS608453Y2 (ja) 回路基板の実装構造
JP2921708B2 (ja) 表面実装用電子部品
JPH0537434Y2 (ja)
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JP2690096B2 (ja) プリント配線板の接続部の構造
JPH0419747Y2 (ja)
JP3178575B2 (ja) フレキシブル回路板ハーネス装置
JPS5827508Y2 (ja) 圧接形多極コネクタ
JPH11121060A (ja) プリント配線基板間マルチピンコネクタ
JPS581977Y2 (ja) コネクタ付端子台
JP2000165006A (ja) プリント基板及びフレキシブルプリント基板
JP2621038B2 (ja) Icカード
JP3099547B2 (ja) エミュレーションプローブ
JPH0410618Y2 (ja)
JPS6240460Y2 (ja)
JPH0132309Y2 (ja)
JPH0755013Y2 (ja) 混成集積回路装置の実装構造
JPS583313Y2 (ja) プリントパタ−ン基板回路ユニット