JPH0514468Y2 - - Google Patents

Info

Publication number
JPH0514468Y2
JPH0514468Y2 JP1986169597U JP16959786U JPH0514468Y2 JP H0514468 Y2 JPH0514468 Y2 JP H0514468Y2 JP 1986169597 U JP1986169597 U JP 1986169597U JP 16959786 U JP16959786 U JP 16959786U JP H0514468 Y2 JPH0514468 Y2 JP H0514468Y2
Authority
JP
Japan
Prior art keywords
pin
flexible printed
printed wiring
wiring board
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986169597U
Other languages
English (en)
Other versions
JPS6375975U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986169597U priority Critical patent/JPH0514468Y2/ja
Publication of JPS6375975U publication Critical patent/JPS6375975U/ja
Application granted granted Critical
Publication of JPH0514468Y2 publication Critical patent/JPH0514468Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、マイクロプロセツサ、デイジタルシ
グナルプロセツサ等を用いたユーザーシステムの
動作検証を行う際に、エミユレータとユーザーシ
ステムとの接続を行うエミユレータケーブルに関
する。
(従来の技術) 従来、かかるエミユレータケーブルの一例とし
て、沖電気工業株式会社カタログ「EASE80C51
プログラム開発支援システム」P.8に示されるユ
ーザー応用回路接続ケーブルがあつた。
以下、従来のケーブルの構成について図を参照
しながら説明する。
第3図はかかる従来のケーブルの斜視図であ
る。
図中、1はユーザーシステム側に搭載するマイ
クロプロセツサ或いはデイジタルシグナルプロセ
ツサ等のLSI(Large Scale Integration)と同一
のピン形状を有するユーザーシステム側プラグ、
2はエミユレータ側コネクタ、3はユーザーシス
テム側プラグ1とエミユレータ側コネクタ2とを
接続する多芯並列線からなるフラツトケーブルで
ある。
この場合、ユーザーシステム側プラグ1とフラ
ツトケーブル3との接続及びエミユレータ側コネ
クタ2とフラツトケーブル3との接続は圧接によ
り一括して行うことができるように構成されてい
る。
(考案が解決しようとする問題点) しかしながら、近年のLSI技術の発展により、
マイクロプロセツサ、デイジタルシグナルプロセ
ツサ等の機能が向上し、これらのLSIと外部とを
接続する信号線の本数が増大してきている。
これに伴い、LSIパツケージをピングリツドア
レイ(PGA)パツケージとするLSIが増えてい
る。
このPGAパツケージのピン部と同一の形状を
したピン部を有するユーザーシステム側プラグに
フラツトケーブルを接続する場合、従来例のよう
に圧接により一括接続を行うことは困難となり、
一本づつハンダ付け等により接続する必要があ
る。そのための接続作業におけるフラツトケーブ
ルのハンドリングの不便さ及び機械的外力による
ハンダ付け部の断線等による信頼性の低下を生じ
るという問題があつた。
本考案は、上記問題点を除去し、製造上のハン
ドリングを容易にすると共に、接続の信頼性を高
め、しかもケーブルの誤接続を防止し得るエミユ
レータケーブルを提供することを目的とする。
(問題点を解決するための手段) 本考案は、上記問題点を解決するために、エミ
ユレータケーブルにおいて、任意の配線回路パタ
ーンを形成したフレキシブルプリント配線板と、
該フレキシブルプリント配線板の一端部に設けら
れ、プロセツサのLSIと同一形状の第1のピンア
レイ保持板と、該第1のピンアレイ保持板と前記
フレキシブルプリント配線板の一端部とを貫通し
て植設される、同心状の複数の四角形状に配置さ
れるユーザシステム側ピングリツドアレイ形状の
コネクタと、該ユーザシステム側ピングリツドア
レイに付加される誤挿入防止ピンと、前記フレキ
シブルプリント配線板の他端部に設けられ、前記
第1のピンアレイ保持板と同形の第2のピンアレ
イ保持板と、該第2のピンアレイ保持板と前記フ
レキシブルプリント配線板の他端部とを貫通して
植設され、前記ユーザシステム側ピングリツドア
レイと対称な同心状の複数の四角形状に配置され
るエミユレータ側ピングリツドアレイ形状のコネ
クタとを配置するようにしたものである。
(作用) 本考案によれば、上記のように構成したので、
製造上のハンドリングを容易にし、接続の信頼性
を高めると共に、FPCのコネクタ部への誤挿入
を防止することができ、エミユレータ回路及びユ
ーザーシステム回路の誤接続による破壊を防止す
ることができる。
(実施例) 以下、本考案の実施例について図面を参照しな
がら詳細に説明する。
第1図は本考案に係るエミユレータケーブルの
ピン配列説明図、第2図は本考案のエミユレータ
ケーブルの斜視図である。
図中、11,12はピンアレイ保持板であり、
ユーザーシステムに搭載するマイクロプロセツ
サ、デイジタルシグナルプロセツサ等のLSIと同
一形状に金属ピン13,14が植設されている。
15はフレキシブルプリント配線板(FPC)で
あり、絶縁フイルムをベースに銅箔等の導体箔を
貼り付け、この導体箔をエツチング等により配線
回路パターンとし、その表面を保護用絶縁フイル
ムで覆つた構造となつている。なお、配線回路パ
ターンをベースとなる絶縁フイルムの両面に形成
することも可能である。16はユーザーシステム
側コネクタであり、第1図に示されるように、同
心状に複数の四角の輪をなすように配置された金
属ピン13によつてピングリツドアレイ(PGA)
が形成され、更に、誤挿入防止ピン18が配置さ
れる。17はエミユレータ側コネクタであり、上
記したユーザーシステム側コネクタの金属ピン1
3と同様に金属ピン14が配置され、ピングリツ
ドアレイ(PGA)が形成される。
このように、ピングリツドアレイ(PGA)を
有するパツケージを用いたLSIの場合、ピン数に
よつてはLSIを搭載する向きが4通りできる。通
常はパツケージ上面に方向を示すインデツクスマ
ークを付けているが、本考案においては、更に、
誤挿入防止の安全性を高めるために誤挿入防止ピ
ンを追加し、ピン配列の対称性をくずしている。
そして、エミユレータ回路のエミユレータケーブ
ルコネクタ受け口は、エミユレータケーブルのユ
ーザーシステム側コネクタが接続できぬように、
つまり、誤挿入防止ピンが入らないように構成さ
れている。
なお、第1図に示されるように、LSIパツケー
ジが誤挿入防止ピンを有する場合には、ユーザー
システム側コネクタのピン配列をLSIパツケージ
のピン配列に合わせることができる。つまり、エ
ミユレータ側コネクタには誤挿入防止ピンを設け
ない構成とし、その他はピン配列に合わせること
ができるので、配線回路パターンの作製が容易で
ある。
なお、本考案は上記実施例に限定されるもので
はなく、本考案の趣旨に基づいて種々の変形が可
能であり、これらを本考案の範囲から排除するも
のではない。
(考案の効果) 以上、詳細に説明したように、本考案によれ
ば、次のような効果を奏することができる。
(1) 製造上のハンドリングが容易になると共に、
接続の信頼性を高めることができる。
(2) 一方側に、プロセツサのLSIと同一形状の第
1のピンアレイ保持板を設け、その第1のピン
アレイ保持板と前記フレキシブルプリント配線
板の一端部とを貫通して植設され、同心状の複
数の四角形状に配置されるピンを設けたユーザ
システム側グリツトアレイとなし、そのユーザ
システム側グリツトアレイに誤挿入防止ピンを
設け、他方側に、前記フレキシブルプリント配
線板の他端部にプロセツサのLSIと同一形状の
第2のピンアレイ保持板を設け、その第2のピ
ンアレイ保持板と前記フレキシブルプリント配
線板の他端部とを貫通して植設され、前記ユー
ザシステム側グリツトアレイと対称な同心状の
複数の四角形状に配置されるピンを有するエミ
ユレータ側ピングリツトアレイとするようにし
たので、ケーブルの誤挿入によるエミユレータ
回路及びユーザシステム回路の破壊を確実に防
止することができる。
特に、上記したように、本考案の場合は、ピン
グリツドアレイ(PGA)を有するパツケージを
用いたLSIの場合、ピン数によつてはLSIを搭載
する向きが4通りできるため、誤接続を行なう蓋
然性が高いので、それを防ぐための有効な手段と
なり得る。
【図面の簡単な説明】
第1図は本考案に係るエミユレータケーブルの
ピン配列説明図、第2図は本考案に係るエミユレ
ータケーブルの斜視図、第3図は従来のエミユレ
ータケーブルの斜視図である。 11,12……ピンアレイ保持板、13,14
……金属ピン、15……フレキシブルプリント配
線板(FPC)、16……ユーザーシステム側コネ
クタ、17……エミユレータ側コネクタ、18…
…誤挿入防止ピン。

Claims (1)

  1. 【実用新案登録請求の範囲】 (a) 任意の配線回路パターンを形成したフレキシ
    ブルプリント配線板と、 (b) 該フレキシブルプリント配線板の一端部に設
    けられ、プロセツサのLSIと同一形状の第1の
    ピンアレイ保持板と、 (c) 該第1のピンアレイ保持板と前記フレキシブ
    ルプリント配線板の一端部とを貫通して植設さ
    れる、同心状の複数の四角形状に配置されるユ
    ーザシステム側ピングリツドアレイ形状のコネ
    クタと、 (d) 該ユーザシステム側ピングリツドアレイには
    付加される誤挿入防止ピンと、 (e) 前記フレキシブルプリント配線板の他端部に
    設けられ、前記第1のピンアレイ保持板と同形
    の第2のピンアレイ保持板と、 (f) 該第2のピンアレイ保持板と前記フレキシブ
    ルプリント配線板の他端部とを貫通して植設さ
    れ、前記ユーザシステム側ピングリツドアレイ
    と対称な同心状の複数の四角形状に配置される
    エミユレータ側ピングリツドアレイ形状のコネ
    クタとを配置してなるエミユレータケーブル。
JP1986169597U 1986-11-06 1986-11-06 Expired - Lifetime JPH0514468Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986169597U JPH0514468Y2 (ja) 1986-11-06 1986-11-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986169597U JPH0514468Y2 (ja) 1986-11-06 1986-11-06

Publications (2)

Publication Number Publication Date
JPS6375975U JPS6375975U (ja) 1988-05-20
JPH0514468Y2 true JPH0514468Y2 (ja) 1993-04-16

Family

ID=31103556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986169597U Expired - Lifetime JPH0514468Y2 (ja) 1986-11-06 1986-11-06

Country Status (1)

Country Link
JP (1) JPH0514468Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53103162U (ja) * 1977-01-25 1978-08-19

Also Published As

Publication number Publication date
JPS6375975U (ja) 1988-05-20

Similar Documents

Publication Publication Date Title
US5205741A (en) Connector assembly for testing integrated circuit packages
JP2738498B2 (ja) 支持された突出した構造の電気相互接続
JP2826277B2 (ja) 電子パッケージ・アセンブリおよびそれと一緒に使用するコネクタ
KR970702601A (ko) 전기커넥터용 도전성 시라우드
JPH0514468Y2 (ja)
JP2002198106A (ja) Bgaコネクタ用歪み逃がし装置
JPS6313666Y2 (ja)
JPH0418234Y2 (ja)
JPH0353436Y2 (ja)
US5611698A (en) Surface mounting IC socket
JP3061328B2 (ja) コンタクト・コネクタ
CN110994226B (zh) 插槽、主板和处理装置
JPH0635383Y2 (ja) 電子回路接続ケ−ブル
JPS6013186Y2 (ja) 電気コネクタ
JPH0537434Y2 (ja)
JP2921708B2 (ja) 表面実装用電子部品
JPH0348635B2 (ja)
JPH0419747Y2 (ja)
JPH074776Y2 (ja) ケーブル接続用プリント基板
JPH0132309Y2 (ja)
JPS6188475A (ja) 電気ハ−ネス
JPS61145888A (ja) 印刷配線基板接続装置
JPH0410618Y2 (ja)
JP3099547B2 (ja) エミュレーションプローブ
JP2690096B2 (ja) プリント配線板の接続部の構造