JPH04176197A - プリント配線基板におけるシールド構造 - Google Patents

プリント配線基板におけるシールド構造

Info

Publication number
JPH04176197A
JPH04176197A JP30099390A JP30099390A JPH04176197A JP H04176197 A JPH04176197 A JP H04176197A JP 30099390 A JP30099390 A JP 30099390A JP 30099390 A JP30099390 A JP 30099390A JP H04176197 A JPH04176197 A JP H04176197A
Authority
JP
Japan
Prior art keywords
board
holes
wiring board
printed wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30099390A
Other languages
English (en)
Inventor
Hiroshi Tsuchida
浩 土田
Masaji Yamashita
山下　正司
Masayasu Osaki
正康 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP30099390A priority Critical patent/JPH04176197A/ja
Publication of JPH04176197A publication Critical patent/JPH04176197A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はＥＭＣ対策の−っであるノイズ伝播経路の遮
断技術に関し、特に、各種の電子回路が実装されるプリ
ント配線基板におけるシールド構造に関する。
（従来の技術） 電子機器におけるノイズ対策として最も基本的かつ重要
なのは誘導ノイズに対する対策である。
誘導ノイズには静電誘導ノイズおよび電磁誘導ノイズが
あり、これらのノイズに対する対策として最も有効な方
法にシールドかある。シールドは二つの導体（回路部）
間に金属板を挿入して導体間の結合を切る方法である。
静電誘導に対しては導電率の高い金属を用い、電磁誘導
に対しては透磁率の高い金属を用いる。いずれの場合に
もシールドを完全にするためには、一方の導体（回路部
）を完全に覆う形にしなければならない。
最近では各種機器の軽薄短小化か進んでおり、電子回路
装置の実装密度が非常に高くなっており、その場合完全
なシールドを施すことが非常に難しい。特にプリント配
線基板のようにシールドが困難な形状の場合には問題が
多い。
プリント配線基板上に実装されているある回路部分を局
部的にシールドするには、一般的に、金属ケース（シー
ルドケース）でその回路部分を覆い、そのケースを接地
している。
しかしプリント配線基板上にシールドケースを取り付け
ただけでは、基板表面あるいは基板内を伝播するノイズ
を遮断することができない。したかって同一基板上にノ
イズ発生源となる電源回路なとが実装されている場合、
シールドケースて覆っただけでは完全にシールドするこ
とができない。
そのためこのような場合はノイズ発生源となる回路とノ
イズから保護しようとする回路とを別々の括仮に実装し
、それら基板間についたて状にンールト仮を立てて基板
間のノイズを遮断している。
（発明が解決しようとする課題） 前述のようにノイズ対策のために配線基板を分割し、基
板間にシールド板をたてるという対策は効果的ではある
か、高密度実装の面でははなはたしく不利てあり、全体
として実装スペースか大ぎくなるし、実装部品、ンール
）・対策部品も多くなり、コストの面でも不利である。
この発明は前述した従来の問題点に鑑みなされたもので
、その目的は、プリント配線基板上の表面や内部を伝播
するノイズを効果的に遮断することができるようにした
プリント配線基板におけるシールド構造を提供すること
にある。
（課題を解決するための手段） そこでこの発明では、プリン］・配線基板における所定
のンールトラインに沿って多数のスルーポールを小さな
間隔をおいて形成し、このスルーホール列を結ぶ基板両
面の導体パターンと各スルーホールの穴内面の導体を接
地するようにした。
（作　用） 比較的密に並んだスルーホール列の穴内面の導体は、前
記基板の厚み内に縦方向に並んだ格子状の導体となり、
基板両面の前記導体パターンとともに基板表面および内
部を伝わるノイズに対して大きなンールト効果を発揮す
る。
（実施例） 第１図は本発明の一実施例によるシールド構造を採用し
たプリント配線基板を示している。両面に印刷配線が施
された基板］における図の右側（Ａ部）にノイズ発生源
となる電源回路等か実装され、左側（Ｂ部）にノイズか
ら保護しようとする信号処理回路か実装されるものとす
る。本発明のシールド構造を基板］上のＡ部とＢ部の間
の部分に設ける。
基板１上のＡ部とＢ部を分ける直線に沿って多数のスル
ーホール２．２．２・を小さな間隔をおいて形成する。
スルーホール２の間隔はその直径以下にするのが望まし
い。基板１の両面にはスルーポール２列を結ぶ導体パタ
ーン３か形成されており、この導体パターン３と各スル
ーホール２の穴内面の導体を接地する。
なお４ａは基板１上のＢ部の回路を上方から覆うシール
ド板、４ｂは同様にＢ部を下方から覆うシールド板であ
り、これらシールド板４ａ、４ｂはネジ５によりスルー
ホール２を通して基板１に固定される。
このようにスルーホール２列による本発明のシールド構
造とともに従来からのシールド板４ａ、４ｂなどを併用
することでよりシールド効果を高めることができる。
（発明の効果） 以」−詳細に説明したように、この発明では、基板上に
破線状に小さな間隔てスルーホール列を形成し、このス
ルーホール列を結ぶ基板両面の導体パターンと各スルー
ホールの穴内面の導体とを接地するので、各スルーホー
ルの穴内面の導体が基板の厚み内で縦格子状のシールド
板のごとく作用し、基板表面および基板内部を伝播しよ
うとするノイズを効果的に遮断することができる。
したがって従来のようにノイズ発生源となる回路部分を
別基板に分割しなくても、充分なノイズ対策を施した状
態で同一基板に実装することができ、高密度実装とノイ
ズ対策とを両立させることができるとともに、実装コス
トも低減する。
【図面の簡単な説明】
第１図は本発明の一実施例によるシールド構造の斜視図
である。 １・・・・基板 ２・・・・スルーホール ３・・・導体 ４ａ、４ｂ・・・シールド板 ５・・・・・ネジ

Claims (1)

    【特許請求の範囲】
  1. 　プリント配線基板における所定のシールドラインに沿
    って多数のスルーホールを小さな間隔をおいて形成し、
    このスルーホール列を結ぶ基板両面の導体パターンと各
    スルーホールの穴内面の導体を接地することを特徴とす
    るプリント配線基板におけるシールド構造。
JP30099390A 1990-11-08 1990-11-08 プリント配線基板におけるシールド構造 Pending JPH04176197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30099390A JPH04176197A (ja) 1990-11-08 1990-11-08 プリント配線基板におけるシールド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30099390A JPH04176197A (ja) 1990-11-08 1990-11-08 プリント配線基板におけるシールド構造

Publications (1)

Publication Number Publication Date
JPH04176197A true JPH04176197A (ja) 1992-06-23

Family

ID=17891540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30099390A Pending JPH04176197A (ja) 1990-11-08 1990-11-08 プリント配線基板におけるシールド構造

Country Status (1)

Country Link
JP (1) JPH04176197A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641230U (ja) * 1992-10-30 1994-05-31 キンセキ株式会社 フィルタ回路
WO2017159531A1 (ja) * 2016-03-16 2017-09-21 株式会社ソニー・インタラクティブエンタテインメント 電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122698A (ja) * 1984-07-03 1986-01-31 ヒューレット・パッカード・カンパニー 電子回路モジュールの実装構造
JPS6346900B2 (ja) * 1980-09-30 1988-09-19 Tokyo Shibaura Electric Co

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346900B2 (ja) * 1980-09-30 1988-09-19 Tokyo Shibaura Electric Co
JPS6122698A (ja) * 1984-07-03 1986-01-31 ヒューレット・パッカード・カンパニー 電子回路モジュールの実装構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641230U (ja) * 1992-10-30 1994-05-31 キンセキ株式会社 フィルタ回路
WO2017159531A1 (ja) * 2016-03-16 2017-09-21 株式会社ソニー・インタラクティブエンタテインメント 電子機器
US10966356B2 (en) 2016-03-16 2021-03-30 Sony Interactive Entertainment Inc. Electronic apparatus

Similar Documents

Publication Publication Date Title
US5726864A (en) Cage system
EP0729294B1 (en) Arrangement for preventing eletromagnetic interference
US5955704A (en) Optimal PWA high density routing to minimize EMI substrate coupling in a computer system
JPH07263871A (ja) プリント配線板
CN107396621B (zh) 用于电子装置的电磁屏蔽件
JPH02268484A (ja) プリント回路基板
JP2004303812A (ja) 多層回路基板および同基板の電磁シールド方法
JPH04176197A (ja) プリント配線基板におけるシールド構造
JPH09269846A (ja) Ｅｍｉ対策回路
JP2007088102A (ja) プリント基板
JPH08148877A (ja) 電子機器用遮蔽装置
JPH07114317B2 (ja) 電子機器のシールド構造
JP2001024375A (ja) シールド構造
KR100512738B1 (ko) 인쇄회로기판 및 이를 사용하는 전자기기
JP4129066B2 (ja) 回路基板
JPH09148776A (ja) 電子機器のモジュール構造
JP2014203689A (ja) コネクタ、回路基板、および電子機器
JP2001210922A (ja) プリント配線板およびプリント配線板実装構造
JPH0864987A (ja) プリント基板のシールド装置
JPS6117323B2 (ja)
JPH08139488A (ja) 電子回路の磁気シールド
JPH07221474A (ja) 通信装置
JPH01145897A (ja) シールド構造
JPH05136593A (ja) シールド構造
JPH04111397A (ja) 電子部品