JPH02268484A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH02268484A JPH02268484A JP8974089A JP8974089A JPH02268484A JP H02268484 A JPH02268484 A JP H02268484A JP 8974089 A JP8974089 A JP 8974089A JP 8974089 A JP8974089 A JP 8974089A JP H02268484 A JPH02268484 A JP H02268484A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring pattern
- wiring
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004907 flux Effects 0.000 abstract description 26
- 239000000758 substrate Substances 0.000 description 37
- 230000000694 effects Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6461—Means for preventing cross-talk
- H01R13/6467—Means for preventing cross-talk by cross-over of signal conductors
- H01R13/6469—Means for preventing cross-talk by cross-over of signal conductors on substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子機器、情報処理装置等に使用する電子回路
を構成するプリント回路基板に係り、特に輻射ノイズを
低減するのに好適なものに関する。
を構成するプリント回路基板に係り、特に輻射ノイズを
低減するのに好適なものに関する。
近年、各種の電子機器、情報処理装置から発生するノイ
ズによる様々な障害が問題となっており、各国において
は障害を防止するための基準が設定されるようになった
。我国においても、「情報処理装置等電波障害自主規制
協議会(略称:VCCI)Jが設立され、伝導ノイズと
輻射ノイズに対して統一基準が設けられている。
ズによる様々な障害が問題となっており、各国において
は障害を防止するための基準が設定されるようになった
。我国においても、「情報処理装置等電波障害自主規制
協議会(略称:VCCI)Jが設立され、伝導ノイズと
輻射ノイズに対して統一基準が設けられている。
従来、伝導ノイズと輻射ノイズのそれぞれに様々なノイ
ズ低減対策が行われ、例えば輻射ノイズに対しては、「
ここまできたEMC対策:昭和63年1月25日−大成
社発行」や「ノイズ対策最新技術: 1986年7月3
0日総合技術出版発行」において−例が述べられている
ように様々な方法が試みら御」(第82頁から第89頁
)で詳しく述べられているように、配線の方法・接地の
方法・しゃへいの方法・フィルタの使用・ノイズ対策部
品の採用等多種多様の対策が行われており、中でもプリ
ント回路基板における配線に関わる対策が最も重要な項
目の一つとなっている。
ズ低減対策が行われ、例えば輻射ノイズに対しては、「
ここまできたEMC対策:昭和63年1月25日−大成
社発行」や「ノイズ対策最新技術: 1986年7月3
0日総合技術出版発行」において−例が述べられている
ように様々な方法が試みら御」(第82頁から第89頁
)で詳しく述べられているように、配線の方法・接地の
方法・しゃへいの方法・フィルタの使用・ノイズ対策部
品の採用等多種多様の対策が行われており、中でもプリ
ント回路基板における配線に関わる対策が最も重要な項
目の一つとなっている。
上記「回路実装におけるEMI制御」において論じられ
ているように、従来技術では、ノイズに対する対策とし
て、(1)配線を短くしたり太くしたりし、また電源・
GNDラインと平行にしたりして、低インピーダンス化
する、(2)フェライトビーズ、コモンモードチミーク
、EMIフィルタ。
ているように、従来技術では、ノイズに対する対策とし
て、(1)配線を短くしたり太くしたりし、また電源・
GNDラインと平行にしたりして、低インピーダンス化
する、(2)フェライトビーズ、コモンモードチミーク
、EMIフィルタ。
コンデンサ等の対策部品を用いて信号内のノイズ低減を
する、(3)シールドケースや多層化回路基板で信号配
線をシールドする、ようにしている。
する、(3)シールドケースや多層化回路基板で信号配
線をシールドする、ようにしている。
特に、前記対策(3)に関連するものには、例えば特開
昭59−214287号公報や同じ< 62−2131
92号公報に示されるように、導電性遮蔽物や錆性イン
クを用いたものが挙げられる。
昭59−214287号公報や同じ< 62−2131
92号公報に示されるように、導電性遮蔽物や錆性イン
クを用いたものが挙げられる。
このように、上記に示す従来技術では、(1)。
(2)、 (3)の対策をとることによってノイズに対
処している。
処している。
しかしながら、対策(1)は、装置を選定したときに、
プリント基板や実装部品の大きさなどが制限されるので
1例えば配線の引き回し方等に限界があり、低インピー
ダンス化を実現するのがなかなか難しい問題がある。ま
た、対策(2)及び(3)はそれぞれ専用の回路部品及
びシールド部品を用いるので、それだけコストが高くつ
く問題がある。
プリント基板や実装部品の大きさなどが制限されるので
1例えば配線の引き回し方等に限界があり、低インピー
ダンス化を実現するのがなかなか難しい問題がある。ま
た、対策(2)及び(3)はそれぞれ専用の回路部品及
びシールド部品を用いるので、それだけコストが高くつ
く問題がある。
本発明の目的は、前記従来技術の問題点に鑑み、専用の
部品を用いなくとも輻射ノイズを確実に低減し得るプリ
ント回路基板を提供することにある。
部品を用いなくとも輻射ノイズを確実に低減し得るプリ
ント回路基板を提供することにある。
上記目的は、基板の両面の互いに異なる位置に第一配線
パターンと第二配線パターンとを形成し。
パターンと第二配線パターンとを形成し。
かつ該第一配線パターンと第二配線パターンとを。
基板の一方の面と他方の面とに適宜の長さをもってたが
い違いに形成した複数のパターン部と、その一方の面に
おける各パターン部及び他方の面における各パターン部
を接続するスルーホールとで構成し、かつ前記第一配線
パターンにおける各パターン部と前記第二配線パターン
における各パターン部との途中位置が基板の一方の面と
他方の面とで互いに対向するとともに、第一配線パター
ンにおける各スルーホールと第二配線パターンにおける
各スルーホールとが近傍位置にあることに特徴を有する
。
い違いに形成した複数のパターン部と、その一方の面に
おける各パターン部及び他方の面における各パターン部
を接続するスルーホールとで構成し、かつ前記第一配線
パターンにおける各パターン部と前記第二配線パターン
における各パターン部との途中位置が基板の一方の面と
他方の面とで互いに対向するとともに、第一配線パター
ンにおける各スルーホールと第二配線パターンにおける
各スルーホールとが近傍位置にあることに特徴を有する
。
前述の如く、基板両面の互いに異なる位置に第一配線パ
ターンと第二配線パターンとが形成され、かつ第一配線
パターンにおける各パターン部と、第二配線パターンに
おける各パターン部との途中位置が、基板の一方の面と
他方の面とで互いに対向するとともに、第一配線パター
ンの各スルーホールと第二配線パターンの各スルーホー
ルとが近傍位置にあるので、第一配線パターンと第二配
線パターンとで撚り線を形成したこととなる。従って、
例えば第一配線パターンに電流を印加すると、このパタ
ーンを通る電流によって該パターン側からこれと対向す
る第二配線パターンのパターン部側に向かう磁束が発生
し、またそれらと隣り合う第一配線パターンのパターン
部からこれと対向する第二配線パターンのパターン部に
向かう磁束が発生し、しかもこれら二つ磁束が互いに反
対方向の向きとなる。このため、双方の磁束は隣り合う
位置にあって、互いに打ち消し合うこととなるので、外
部へ洩れる磁界となるおそれがない。しかも、第一配線
パターンは、第二配線パターンと容量性結合するため、
高周波インピーダンスが確実に下がり、ノイズ電流が小
さくなる。また、第一配線パターンに磁束が印加され、
第二配線パターンに他方の磁束が印加されると、双方の
磁束が電流をそれぞれ発生しようとするが、この場合、
−方の電流と他方の電流とが向き合う方向に流れようと
して、互いに打ち消し合うので、第一配線パターンと第
二配線パターンとには双方の磁束の影響による電流が発
生するおそれが無い結果、クロストークを改善し得る。
ターンと第二配線パターンとが形成され、かつ第一配線
パターンにおける各パターン部と、第二配線パターンに
おける各パターン部との途中位置が、基板の一方の面と
他方の面とで互いに対向するとともに、第一配線パター
ンの各スルーホールと第二配線パターンの各スルーホー
ルとが近傍位置にあるので、第一配線パターンと第二配
線パターンとで撚り線を形成したこととなる。従って、
例えば第一配線パターンに電流を印加すると、このパタ
ーンを通る電流によって該パターン側からこれと対向す
る第二配線パターンのパターン部側に向かう磁束が発生
し、またそれらと隣り合う第一配線パターンのパターン
部からこれと対向する第二配線パターンのパターン部に
向かう磁束が発生し、しかもこれら二つ磁束が互いに反
対方向の向きとなる。このため、双方の磁束は隣り合う
位置にあって、互いに打ち消し合うこととなるので、外
部へ洩れる磁界となるおそれがない。しかも、第一配線
パターンは、第二配線パターンと容量性結合するため、
高周波インピーダンスが確実に下がり、ノイズ電流が小
さくなる。また、第一配線パターンに磁束が印加され、
第二配線パターンに他方の磁束が印加されると、双方の
磁束が電流をそれぞれ発生しようとするが、この場合、
−方の電流と他方の電流とが向き合う方向に流れようと
して、互いに打ち消し合うので、第一配線パターンと第
二配線パターンとには双方の磁束の影響による電流が発
生するおそれが無い結果、クロストークを改善し得る。
その結果、専用の部品を用いなくとも輻射ノイズを確実
に低減し得る効果がある。
に低減し得る効果がある。
さらに、第一配線パターンにおけるパターン部と、第二
配線パターンにおけるパターン部との途中位置が、基板
両面において互いに対向しているので、第一、第二の二
個のパターンであるにも拘らず、基板両面におけるパタ
ーンの占有率を少なくできる。
配線パターンにおけるパターン部との途中位置が、基板
両面において互いに対向しているので、第一、第二の二
個のパターンであるにも拘らず、基板両面におけるパタ
ーンの占有率を少なくできる。
以下、本発明の一実施例を第1図乃至第6図により説明
する。第1図は本発明のプリント回路基板の一実施例を
示す平面図、第2図は第1図の側面断面図、第3図及び
第4図は第一配線パターンと第二配線パターンとの作用
をそれぞれ示す説明図である。
する。第1図は本発明のプリント回路基板の一実施例を
示す平面図、第2図は第1図の側面断面図、第3図及び
第4図は第一配線パターンと第二配線パターンとの作用
をそれぞれ示す説明図である。
実施例のプリント回路基板は、第1図及び第2図に示す
ように、基板1の両面1a、lbの互いに異なる位置に
第一配線パターン2と第二配線パターン3とが形成され
ている。基板1は例えば、ガラスエポキシ樹脂や紙フエ
ノール樹脂等で構成されている。
ように、基板1の両面1a、lbの互いに異なる位置に
第一配線パターン2と第二配線パターン3とが形成され
ている。基板1は例えば、ガラスエポキシ樹脂や紙フエ
ノール樹脂等で構成されている。
前記第一配線パターン2は、例えば主にクロック信号等
のようにノイズ成分を含んだ信号を通すものであって、
基板1の表面1aと裏面1bとしこ適宜の長さをもって
互いに断続的にしかも直線状の同列位置に配置され、か
つ形成された複数のパターン部21a〜2Leと、基板
1の裏面1bにおける各パターン部21a、 21c、
21e及び基板1の表面1aにおける各パターン部2
1b、 21dを該パターンの長さ方向に沿って順次接
続するスルーホール22とからなっている。さらに具体
的に述べると、第2図に示すように、基板1の裏面1b
にあるパターン部21aの末端と基板1の表面にあるパ
ターン部21bの一端とがスルーホール22によって接
続され、またそのパターン部21bの末端と基板1の裏
面1bにあるパターン部21cの一端とが接続され、以
下同様にしてパターン部21c、 21d、 21sが
スルーホール22によって連続的に接続されている。
のようにノイズ成分を含んだ信号を通すものであって、
基板1の表面1aと裏面1bとしこ適宜の長さをもって
互いに断続的にしかも直線状の同列位置に配置され、か
つ形成された複数のパターン部21a〜2Leと、基板
1の裏面1bにおける各パターン部21a、 21c、
21e及び基板1の表面1aにおける各パターン部2
1b、 21dを該パターンの長さ方向に沿って順次接
続するスルーホール22とからなっている。さらに具体
的に述べると、第2図に示すように、基板1の裏面1b
にあるパターン部21aの末端と基板1の表面にあるパ
ターン部21bの一端とがスルーホール22によって接
続され、またそのパターン部21bの末端と基板1の裏
面1bにあるパターン部21cの一端とが接続され、以
下同様にしてパターン部21c、 21d、 21sが
スルーホール22によって連続的に接続されている。
前記第二配線パターン3は、例えば電源、GND等の安
定電位に接続するものであって、基板1両面1a、lb
の前記第一配線パターン2と異なる位置にその第一配線
パターン2と同様に形成されている。即ち、第二配線パ
ターン3は、基板1の両面1a、lbに、その表面1a
と裏面1bとで適宜の長さをもって互いに断続的にしか
も直線的に形成され、かつ第1図に示すように上から見
て凸形からなる複数のパターン部31a〜31eと、基
板の裏面1bにおける各パターン部31b、 31d及
び基板の表面1aにおける各パターン部31a、 31
c、 31dを該パターンの長さ方向に沿って連続的に
接続するスルーホール32とからなっている。さらに具
体的に述べると、基板1の表面1aにあるパターン部3
1aの末端と基板1の裏面1bにあるパターン部31b
の一端とがスルーホール32によって接続され、またそ
のパターン部31bの末端と基板1の表面1aにあるパ
ターン部31cの一端とが接続され、以下同様にしてパ
ターン部31(H,31d、 31aがスルーホール3
2によって連続的に接続されている。
定電位に接続するものであって、基板1両面1a、lb
の前記第一配線パターン2と異なる位置にその第一配線
パターン2と同様に形成されている。即ち、第二配線パ
ターン3は、基板1の両面1a、lbに、その表面1a
と裏面1bとで適宜の長さをもって互いに断続的にしか
も直線的に形成され、かつ第1図に示すように上から見
て凸形からなる複数のパターン部31a〜31eと、基
板の裏面1bにおける各パターン部31b、 31d及
び基板の表面1aにおける各パターン部31a、 31
c、 31dを該パターンの長さ方向に沿って連続的に
接続するスルーホール32とからなっている。さらに具
体的に述べると、基板1の表面1aにあるパターン部3
1aの末端と基板1の裏面1bにあるパターン部31b
の一端とがスルーホール32によって接続され、またそ
のパターン部31bの末端と基板1の表面1aにあるパ
ターン部31cの一端とが接続され、以下同様にしてパ
ターン部31(H,31d、 31aがスルーホール3
2によって連続的に接続されている。
そして、前記第一配線パターン2におけるパターン部2
1a〜21eと、第二配線パターン3におけるパターン
部31a〜31θとはその途中位置が、基板1の両面1
a、lbにおいて互いに対向している。即ち、第一配線
パターン2におけるパターン部21aと第二配線パター
ン3におけるパターン部31aとが、スルーホール22
.32部分を除く位置で互いに対向し、またパターン部
21bと3Toが、パターン部21cと31cが、パタ
ーン部21dと31dが、パターン部21eと31aが
それぞれ同様に対向している。従って、前記第一配線パ
ターン2における各パターン部21a〜21aと、第二
配線パターン3における各パターン部31a〜31aと
は、それぞれのスルーホール22゜32部分を除く位置
が基板1の両面1a、lbにおいて互いに対向している
。
1a〜21eと、第二配線パターン3におけるパターン
部31a〜31θとはその途中位置が、基板1の両面1
a、lbにおいて互いに対向している。即ち、第一配線
パターン2におけるパターン部21aと第二配線パター
ン3におけるパターン部31aとが、スルーホール22
.32部分を除く位置で互いに対向し、またパターン部
21bと3Toが、パターン部21cと31cが、パタ
ーン部21dと31dが、パターン部21eと31aが
それぞれ同様に対向している。従って、前記第一配線パ
ターン2における各パターン部21a〜21aと、第二
配線パターン3における各パターン部31a〜31aと
は、それぞれのスルーホール22゜32部分を除く位置
が基板1の両面1a、lbにおいて互いに対向している
。
また、第一配線パターン2における各パターン部21a
〜21e及びスルーホール22と、第二配線パターン3
におけるスルーホール32部分を除く各パターン31a
〜318との双方が、基板1の両面の同列位置に配置さ
れ、かつ第二配線パターン3のそれぞれのスルーホール
32が、第一配線パターン2のスルーホール22の近傍
位置にある。即ち、スルーホール32はスルーホール2
2に対し、それぞれの配線パターンの長さ方向と直交す
る近傍位置にある。
〜21e及びスルーホール22と、第二配線パターン3
におけるスルーホール32部分を除く各パターン31a
〜318との双方が、基板1の両面の同列位置に配置さ
れ、かつ第二配線パターン3のそれぞれのスルーホール
32が、第一配線パターン2のスルーホール22の近傍
位置にある。即ち、スルーホール32はスルーホール2
2に対し、それぞれの配線パターンの長さ方向と直交す
る近傍位置にある。
実施例のプリント回路基板は、上記の如き構成よりなる
ので、次にその作用について述べる。
ので、次にその作用について述べる。
前述の如く、基板1の両面1a、lbの互いに異なる位
置に第一配線パターン2と第二配線パターン3とが形成
され、かつ第一配線パターン2におけるパターン部21
a〜21oと、第二配線パターン3におけるパターン部
31a〜31eとの途中位置が、基板1の両面1a、l
bにおいて互いに対向しているので、第3図に示すよう
に、第一配線パターン2と第二配線パターン3とで撚り
線を形成することとなる。
置に第一配線パターン2と第二配線パターン3とが形成
され、かつ第一配線パターン2におけるパターン部21
a〜21oと、第二配線パターン3におけるパターン部
31a〜31eとの途中位置が、基板1の両面1a、l
bにおいて互いに対向しているので、第3図に示すよう
に、第一配線パターン2と第二配線パターン3とで撚り
線を形成することとなる。
このため、第一配線パターン2に矢印Aの如く電流を印
加すると、例えば基板1の裏面lb側で流れる第一配線
パターン2のパターン部21aを通る電流により、矢印
の如く、これと対向する第二配線パターン3のパターン
部31a側に向がう磁束Bが発生する一方、これと隣り
合うそれぞれのパターン部21b及びパターン31b間
においては、パターン部21bが基板1の表面1aに位
置し、その電流の流れにより矢印の如く、これと対向す
るパターン部31b側へ向かう磁束Cが発生する。即ち
、磁束A及びCは互いに反対方向の向きとなる。従って
、磁束Bと磁束Cとは隣り合う位置にあって。
加すると、例えば基板1の裏面lb側で流れる第一配線
パターン2のパターン部21aを通る電流により、矢印
の如く、これと対向する第二配線パターン3のパターン
部31a側に向がう磁束Bが発生する一方、これと隣り
合うそれぞれのパターン部21b及びパターン31b間
においては、パターン部21bが基板1の表面1aに位
置し、その電流の流れにより矢印の如く、これと対向す
るパターン部31b側へ向かう磁束Cが発生する。即ち
、磁束A及びCは互いに反対方向の向きとなる。従って
、磁束Bと磁束Cとは隣り合う位置にあって。
互いに打ち消し合うこととなるので、外部へ洩れる磁界
となるおそれがない、しがも、第一配線パターン2は、
第二配線パターン3と容量性結合するため、高周波イン
ピーダンスが確実に下がるので、ノイズ電流が小さくな
る。
となるおそれがない、しがも、第一配線パターン2は、
第二配線パターン3と容量性結合するため、高周波イン
ピーダンスが確実に下がるので、ノイズ電流が小さくな
る。
また、第一配線パターン2に第4図に示す矢印の如く磁
束りが印加され、第二配線パターン3に磁束Eが印加さ
れると、前記磁束りが電流A1を、また前記磁束Eが電
流Azをそれぞれ発生しようとするが、この場合、電流
A1とA2とが向き合う方向に流れようとして、互いに
打ち消し合うので、第一配線パターン2と第二配線パタ
ーン3とには磁束り、Eの影響による電流が発生するお
それが無い結果、クロストークを改善し得る。
束りが印加され、第二配線パターン3に磁束Eが印加さ
れると、前記磁束りが電流A1を、また前記磁束Eが電
流Azをそれぞれ発生しようとするが、この場合、電流
A1とA2とが向き合う方向に流れようとして、互いに
打ち消し合うので、第一配線パターン2と第二配線パタ
ーン3とには磁束り、Eの影響による電流が発生するお
それが無い結果、クロストークを改善し得る。
さらに、第一配線パターン2におけるパターン部21a
〜21θと、第二配線パターン3におけるパターン部3
1a〜31eのスルーホール32側を除く位置が、基板
1の表面と18と裏面1bとにおいて同列位置に直線状
に配列しているので、第一、第二の二個のパターンであ
るにもかかわらず、基板の両面ia、lbにおけるパタ
ーンの占有率を少なくできる。しかも、第一配線パター
ン2を基板1の両面において真直の線状にプリントでき
、このため、第一配線パターン2を第二配線パターン3
に比べ簡単に形成することができる。
〜21θと、第二配線パターン3におけるパターン部3
1a〜31eのスルーホール32側を除く位置が、基板
1の表面と18と裏面1bとにおいて同列位置に直線状
に配列しているので、第一、第二の二個のパターンであ
るにもかかわらず、基板の両面ia、lbにおけるパタ
ーンの占有率を少なくできる。しかも、第一配線パター
ン2を基板1の両面において真直の線状にプリントでき
、このため、第一配線パターン2を第二配線パターン3
に比べ簡単に形成することができる。
第5図及び第6図は本発明の他の実施例を示している。
この場合、第一配線パターン2と第二配線パターン3と
においては四個のパターン部21a〜21d。
においては四個のパターン部21a〜21d。
31a〜31dが描かれている例を示している。この実
施例は、第一、第二配線パターン2,3の各パターン部
21a〜21d、 31a〜31dがそれぞれくの字形
の同形状をなしており、これら同形状の各パターン部2
1a〜21d、 31a〜31dはそれぞれの一端側の
スルーホール22.32を除く位置が基板1の表面1a
及び裏面1bの同列位置に配列されている。しかも各パ
ターン部の21a〜21d、 31a〜31d他端側の
スルーホール22.32は、隣り合うパターン部の一端
側のスルーホールに対し近傍位置に配置されている。
施例は、第一、第二配線パターン2,3の各パターン部
21a〜21d、 31a〜31dがそれぞれくの字形
の同形状をなしており、これら同形状の各パターン部2
1a〜21d、 31a〜31dはそれぞれの一端側の
スルーホール22.32を除く位置が基板1の表面1a
及び裏面1bの同列位置に配列されている。しかも各パ
ターン部の21a〜21d、 31a〜31d他端側の
スルーホール22.32は、隣り合うパターン部の一端
側のスルーホールに対し近傍位置に配置されている。
即ち、パターン部31aの他端側スルーホール32が。
パターン部21bの一端側のスルーホール22に対し基
板lの同一面上で配線パターンの長さ方向に沿って直交
する近傍位置にあり、パターン21bの他端側のスルー
ホール22がパターン31cの一端側のスルーホール3
2に対し同様の近傍位置にあり、以下同様にして各パタ
ーン部が形成される。
板lの同一面上で配線パターンの長さ方向に沿って直交
する近傍位置にあり、パターン21bの他端側のスルー
ホール22がパターン31cの一端側のスルーホール3
2に対し同様の近傍位置にあり、以下同様にして各パタ
ーン部が形成される。
この実施例によれば、第一配線パターン2と第二配線パ
ターン3とが同形状であり、かつ基板1の表面と裏面と
で互いに180度回した位置となるので、配線パターン
の形状設定がそれだけ容易となる。
ターン3とが同形状であり、かつ基板1の表面と裏面と
で互いに180度回した位置となるので、配線パターン
の形状設定がそれだけ容易となる。
以上述べたように1本発明の請求項1によれば。
基板の両面の互いに異なる位置に第一配線パターンと第
二配線パターンとを形成し、かつ該第一配線パターンと
第二配線パターンとを、基板の一方の面と他方の面とに
適宜の長さをもってたがい違いに形成した複数のパター
ン部と、その一方の面における各パターン部及び他方の
面における各パターン部を接続するスルーホールとで構
成し、かつ前記第一配線パターンにおける各パターン部
と前記第二配線パターンにおける各パターン部との途中
位置が基板の一方の面と他方の面とで互いに対向すると
ともに、第一配線パターンのスルーホールと第二配線パ
ターンのスルーホールとが近傍位置にあり、第一配線パ
ターンと第二配線パターンとで撚り線を形成するように
したので、ノイズの多い配線パターンに電流を流すこと
によって磁束が発生しても、その磁束と隣り合う位置に
生じる磁束が互いに打ち消し合い、輻射ノイズを抑える
ことができる結果、専用の部品を用いなくとも輻射ノイ
ズを確実に低減でき、また安価にできる効果があり、ま
た磁束の影響によって電流が生じても、その電流を、隣
り合う磁束によって発生する電流で打ち消すことができ
る結果、クロストークを改善し得る効果もある。
二配線パターンとを形成し、かつ該第一配線パターンと
第二配線パターンとを、基板の一方の面と他方の面とに
適宜の長さをもってたがい違いに形成した複数のパター
ン部と、その一方の面における各パターン部及び他方の
面における各パターン部を接続するスルーホールとで構
成し、かつ前記第一配線パターンにおける各パターン部
と前記第二配線パターンにおける各パターン部との途中
位置が基板の一方の面と他方の面とで互いに対向すると
ともに、第一配線パターンのスルーホールと第二配線パ
ターンのスルーホールとが近傍位置にあり、第一配線パ
ターンと第二配線パターンとで撚り線を形成するように
したので、ノイズの多い配線パターンに電流を流すこと
によって磁束が発生しても、その磁束と隣り合う位置に
生じる磁束が互いに打ち消し合い、輻射ノイズを抑える
ことができる結果、専用の部品を用いなくとも輻射ノイ
ズを確実に低減でき、また安価にできる効果があり、ま
た磁束の影響によって電流が生じても、その電流を、隣
り合う磁束によって発生する電流で打ち消すことができ
る結果、クロストークを改善し得る効果もある。
また本発明の請求項2によれば、第一配線パターンにお
ける各パターン部と第二配線パターンにおける各パター
ン部のスルーホール側を除く位置とを、基板の一方の面
と他方の面との同列位置に直線状に配列しているので、
第一、第二の二個のパターンであるにもかかわらず、基
板の両面における配線パターンの占有率を少な(でき、
しかも第一配線パターンを基板1の両面において真直の
線状にプリントでき、第一配線パターンを簡単に形成す
ることができる。
ける各パターン部と第二配線パターンにおける各パター
ン部のスルーホール側を除く位置とを、基板の一方の面
と他方の面との同列位置に直線状に配列しているので、
第一、第二の二個のパターンであるにもかかわらず、基
板の両面における配線パターンの占有率を少な(でき、
しかも第一配線パターンを基板1の両面において真直の
線状にプリントでき、第一配線パターンを簡単に形成す
ることができる。
さらに本発明の請求項3によれば、第一配線パターンに
おける各パターン部の一端側を除く位置と第二配線パタ
ーンにおける各パターン部の他端側を除く位置とを、基
板の一方の面と他方の面との同列位置に配置し、前記第
一配線パターンの各パターン部の一端側のスルーホール
に対し第二配線パターンの各パターン部の他端側のスル
ーホールを近傍位置に配置し、第一配線パターンと第二
配線パターンとが同形状であって、基板の一方の面と他
方の面とで逆向きの位置形態となるように構成したので
、配線パターンの形状設定が容易となる効果がある。
おける各パターン部の一端側を除く位置と第二配線パタ
ーンにおける各パターン部の他端側を除く位置とを、基
板の一方の面と他方の面との同列位置に配置し、前記第
一配線パターンの各パターン部の一端側のスルーホール
に対し第二配線パターンの各パターン部の他端側のスル
ーホールを近傍位置に配置し、第一配線パターンと第二
配線パターンとが同形状であって、基板の一方の面と他
方の面とで逆向きの位置形態となるように構成したので
、配線パターンの形状設定が容易となる効果がある。
第1図は本発明のプリント回路基板の一実施例を示す平
面図、第2図は第1図の側面断面図、第3図及び第4図
は第一配線パターンと第二配線パターンとの作用をそれ
ぞれ示す説明図、第5図は本発明のプリント回路基板の
他の実施例を示す平面図、第6図は第5図の側面断面図
である。 1・・・基板、1a・・・基板の表面、1b・・・基板
の裏面、2・・・第一配線パターン、21a〜21e・
・・パターン部、22・・・第一配線パターンのスルー
ホール、3・・・第二配線パターン、31a〜31a・
・・パターン部、32・・・第二配線パターンのスルー
ホール。 代理人弁理士 秋 本 正 実 第 図 第 2 囚 一蚤孜 a−一一蔓1反の久n b−一一蚤丞の裏面 2・−−一茅一壇C臘ハ・ターン 21a 〜21e −−−−ハ0y−ンfP22−−−
第一配ポ(イターンのス)レーボーJし3−−−一茅二
il!木1ハ′ターン 31a〜31e −−−−パターン事t32−−−早二
&戚ハ0ターンのヌ・レー爪−ル/第 図 1b 第 因
面図、第2図は第1図の側面断面図、第3図及び第4図
は第一配線パターンと第二配線パターンとの作用をそれ
ぞれ示す説明図、第5図は本発明のプリント回路基板の
他の実施例を示す平面図、第6図は第5図の側面断面図
である。 1・・・基板、1a・・・基板の表面、1b・・・基板
の裏面、2・・・第一配線パターン、21a〜21e・
・・パターン部、22・・・第一配線パターンのスルー
ホール、3・・・第二配線パターン、31a〜31a・
・・パターン部、32・・・第二配線パターンのスルー
ホール。 代理人弁理士 秋 本 正 実 第 図 第 2 囚 一蚤孜 a−一一蔓1反の久n b−一一蚤丞の裏面 2・−−一茅一壇C臘ハ・ターン 21a 〜21e −−−−ハ0y−ンfP22−−−
第一配ポ(イターンのス)レーボーJし3−−−一茅二
il!木1ハ′ターン 31a〜31e −−−−パターン事t32−−−早二
&戚ハ0ターンのヌ・レー爪−ル/第 図 1b 第 因
Claims (3)
- 1.基板の両面の互いに異なる位置に第一配線パターン
と第二配線パターンとを形成し、かつ該第一配線パター
ンと第二配線パターンとを、基板の一方の面と他方の面
とに適宜の長さをもってたがい違いに形成した複数のパ
ターン部と、その一方の面における各パターン部及び他
方の面における各パターン部を接続するスルーホールと
で構成し、かつ前記第一配線パターンにおける各パター
ン部と前記第二配線パターンにおける各パターン部との
途中位置が基板の一方の面と他方の面とで互いに対向す
るとともに、第一配線パターンにおける各スルーホール
と第二配線パターンにおける各スルーホールとが近傍位
置にあることを特徴とするプリント回路基板。 - 2.第一配線パターンにおける各パターン部と第二配線
パターンにおける各パターン部のスルーホール側を除く
位置とを、基板の一方の面と他方の面との同列位置にた
がい違いにかつ直線状に配列し、しかも第二配線パター
ンの各スルーホールを前記第一配線パターンの各スルー
ホールに対し近傍位置に配置することを特徴とする請求
項1に記載のプリント回路基板。 - 3.第一配線パターン及び第二配線パターンの各パター
ン部を、基板の一方の面と他方の面との同列位置にたが
い違いに配置し、第一及び第二配線パターンの各パター
ン部の一端側のスルーホールに対し、これと隣り合うパ
ターンの他端部を近傍位置に配置することを特徴とする
請求項1に記載のプリント回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8974089A JPH02268484A (ja) | 1989-04-11 | 1989-04-11 | プリント回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8974089A JPH02268484A (ja) | 1989-04-11 | 1989-04-11 | プリント回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02268484A true JPH02268484A (ja) | 1990-11-02 |
Family
ID=13979162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8974089A Pending JPH02268484A (ja) | 1989-04-11 | 1989-04-11 | プリント回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02268484A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5310363A (en) * | 1992-03-23 | 1994-05-10 | Superior Modular Products Incorporated | Impedance matched reduced cross talk electrical connector system |
US5454738A (en) * | 1993-10-05 | 1995-10-03 | Thomas & Betts Corporation | Electrical connector having reduced cross-talk |
EP0709930A3 (en) * | 1994-10-28 | 1997-09-10 | Whitaker Corp | Capacitive track coupling for crosstalk reduction |
US5844783A (en) * | 1994-07-21 | 1998-12-01 | The Whitaker Corporation | Flexible printed circuit harness device and flexible printed circuit used thereof |
US5997358A (en) * | 1997-09-02 | 1999-12-07 | Lucent Technologies Inc. | Electrical connector having time-delayed signal compensation |
US6744329B2 (en) | 2001-12-14 | 2004-06-01 | Yazaki North America, Inc. | Cross talk compensation circuit |
US6758698B1 (en) | 1992-12-23 | 2004-07-06 | Panduit Corp. | Communication connector with capacitor label |
JP2005217426A (ja) * | 2004-01-29 | 2005-08-11 | Tdk Corp | 電解コンデンサ |
US7040013B1 (en) * | 2003-03-17 | 2006-05-09 | Unisys Corporation | System and method for printed circuit board net routing |
US7304833B1 (en) | 2006-03-28 | 2007-12-04 | Tdk Corporation | Solid electrolytic capacitor |
US7516544B1 (en) * | 2001-06-22 | 2009-04-14 | Mentor Graphics Corporation | Spacers for reducing crosstalk and maintaining clearances |
WO2015194313A1 (ja) * | 2014-06-16 | 2015-12-23 | 株式会社村田製作所 | 伝送線路部材 |
-
1989
- 1989-04-11 JP JP8974089A patent/JPH02268484A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5310363A (en) * | 1992-03-23 | 1994-05-10 | Superior Modular Products Incorporated | Impedance matched reduced cross talk electrical connector system |
US6758698B1 (en) | 1992-12-23 | 2004-07-06 | Panduit Corp. | Communication connector with capacitor label |
US5454738A (en) * | 1993-10-05 | 1995-10-03 | Thomas & Betts Corporation | Electrical connector having reduced cross-talk |
US5470244A (en) * | 1993-10-05 | 1995-11-28 | Thomas & Betts Corporation | Electrical connector having reduced cross-talk |
US5844783A (en) * | 1994-07-21 | 1998-12-01 | The Whitaker Corporation | Flexible printed circuit harness device and flexible printed circuit used thereof |
EP0709930A3 (en) * | 1994-10-28 | 1997-09-10 | Whitaker Corp | Capacitive track coupling for crosstalk reduction |
US5997358A (en) * | 1997-09-02 | 1999-12-07 | Lucent Technologies Inc. | Electrical connector having time-delayed signal compensation |
US7516544B1 (en) * | 2001-06-22 | 2009-04-14 | Mentor Graphics Corporation | Spacers for reducing crosstalk and maintaining clearances |
US7882478B2 (en) | 2001-06-22 | 2011-02-01 | Petunin Vladimir V | Spacers for reducing crosstalk and maintaining clearances |
US6816025B2 (en) | 2001-12-14 | 2004-11-09 | Yazaki North America, Inc. | Cross talk compensation circuit |
US6744329B2 (en) | 2001-12-14 | 2004-06-01 | Yazaki North America, Inc. | Cross talk compensation circuit |
US7040013B1 (en) * | 2003-03-17 | 2006-05-09 | Unisys Corporation | System and method for printed circuit board net routing |
JP2005217426A (ja) * | 2004-01-29 | 2005-08-11 | Tdk Corp | 電解コンデンサ |
US7304833B1 (en) | 2006-03-28 | 2007-12-04 | Tdk Corporation | Solid electrolytic capacitor |
WO2015194313A1 (ja) * | 2014-06-16 | 2015-12-23 | 株式会社村田製作所 | 伝送線路部材 |
JP5943169B2 (ja) * | 2014-06-16 | 2016-06-29 | 株式会社村田製作所 | 伝送線路部材 |
US10056669B2 (en) | 2014-06-16 | 2018-08-21 | Murata Manufacturing Co., Ltd. | Transmission line |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3336527B2 (ja) | 平型柔軟ケーブル | |
JPH02268484A (ja) | プリント回路基板 | |
US6337798B1 (en) | Digital circuit decoupling for EMI reduction | |
US5835979A (en) | Wiring pattern preventing EMI radiation | |
JP3666967B2 (ja) | グランド間接続構造 | |
US5955704A (en) | Optimal PWA high density routing to minimize EMI substrate coupling in a computer system | |
US5777277A (en) | Printed circuit board | |
JPH05191056A (ja) | プリント配線基板 | |
US6684495B2 (en) | Method of making a circuit board not having solder failures | |
JP2000183533A (ja) | 低emi多層回路基板及び電気・電子機器 | |
JP2001024375A (ja) | シールド構造 | |
US7038899B2 (en) | EMI suppression device | |
JP4087533B2 (ja) | ノイズ放射低減構造 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
JPS63107195A (ja) | 電子装置 | |
JPH021920Y2 (ja) | ||
JPH0864987A (ja) | プリント基板のシールド装置 | |
JP2000286512A (ja) | プリント基板 | |
JPH04176197A (ja) | プリント配線基板におけるシールド構造 | |
KR20040103225A (ko) | 인쇄회로기판 및 이를 사용하는 전자기기 | |
JP2000156549A (ja) | プリント配線基板及びそれを搭載したゲーム装置 | |
JP2000124695A (ja) | ケーブルの配線構造 | |
JP3533602B2 (ja) | 高周波用ノイズフィルタ | |
JPH02288083A (ja) | Icソケット | |
US20060274478A1 (en) | Etched capacitor laminate for reducing electrical noise |