JP2014203689A - コネクタ、回路基板、および電子機器 - Google Patents

コネクタ、回路基板、および電子機器 Download PDF

Info

Publication number
JP2014203689A
JP2014203689A JP2013079407A JP2013079407A JP2014203689A JP 2014203689 A JP2014203689 A JP 2014203689A JP 2013079407 A JP2013079407 A JP 2013079407A JP 2013079407 A JP2013079407 A JP 2013079407A JP 2014203689 A JP2014203689 A JP 2014203689A
Authority
JP
Japan
Prior art keywords
connector
circuit board
shielding
noise
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013079407A
Other languages
English (en)
Other versions
JP5986032B2 (ja
Inventor
泰麿 小宮
Yasumaro Komiya
泰麿 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2013079407A priority Critical patent/JP5986032B2/ja
Publication of JP2014203689A publication Critical patent/JP2014203689A/ja
Application granted granted Critical
Publication of JP5986032B2 publication Critical patent/JP5986032B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】回路基板の断面より侵入する電磁ノイズを抑制し、低コストにて、回路基板に実装されたICに接続する信号配線に誘起する電磁ノイズを低減する技術を提供する。
【解決手段】回路基板1に実装されるコネクタ8であって、コネクタ8のコネクタシェル2の外周部に配置され、回路基板1の断面を遮蔽する遮蔽フィン4を有する。一例として、コネクタ8が回路基板1の端部に実装される構造では、遮蔽フィン4は、回路基板1の端部の断面を遮蔽する。より好ましくは、遮蔽フィン4は、回路基板1の表層にレイアウトされたグランドパターン6と電気的に接続される。このコネクタ8が実装された回路基板1、および、この回路基板1が搭載された電子機器にも適用する。
【選択図】図1

Description

本発明は、回路基板に実装されるコネクタ、このコネクタが実装された回路基板、および、この回路基板が搭載された電子機器に関する。より詳細には、電子機器において、コネクタ等よりノイズが印加された時、回路基板の内層の信号配線に誘導、伝播し、この信号配線に接続されたIC(Integrated Circuit)の誤動作の原因となるノイズを低減することを可能とする技術に関するものである。
近年の電子機器の小型化、高密度化や、高速化、高機能化に伴い、電子機器に搭載されるICにおいては、製造プロセスの微細化や高速化、低電力化が進んできている。この結果、静電気放電時に印加される静電気ノイズへの耐性が低下し、静電気ノイズ起因による回路の誤動作がより大きな問題となっている。
この問題に対して、例えば特許文献1では、表示装置において、表示パネルへの信号伝送用のフレシキブルプリント配線板にグランド端子が形成され、このグランド端子と金属フレームとを接続する技術が記載されている。
また、例えば特許文献2では、多層プリント基板において、第1及び第2のグランド層で挟まれる信号層と電源層を包み込むように、第1及び第2のグランド層の端部を銅めっきによるシールド材で接続する技術が記載されている。
特開2006−350243号公報 特開2004−363347号公報
ところで、上記特許文献1では、フレシキブルプリント配線板に形成されたグランド端子と金属フレームとを接続することにより、インピーダンスを低減し、グランドの強化を実現している。このグランドの強化により、静電気放電時、コネクタ等より印加された静電気ノイズを低インピーダンスの金属フレーム側へと逃がすことで、回路基板内への侵入を抑制することが可能となる。しかし、静電気放電の一部は電磁ノイズとなり、電磁波として空間を伝播する。回路基板上に搭載されたコネクタへの静電気放電などでは、発生する電磁ノイズは回路基板表面上を伝播し、回路基板上の信号配線と結合して誘導ノイズを発生する。上記誘導ノイズは信号配線の接続先であるICへと伝播するため、コネクタに印加されるノイズレベルによっては、回路の誤動作を引き起こす。
この誤動作の抑制方法として、例えば、回路基板をストリップライン構造とし、ノイズに脆弱な配線を内層化することにより、信号配線と結合する誘導ノイズを抑制する手法がある。しかし、回路基板表面を伝播する電磁ノイズは回路基板の端部において回折し、ノイズの一部は回路基板内の層間絶縁層へ侵入し、内層の信号配線に到達し、誘導ノイズを発生させる。
この誘導ノイズを抑制するためには、例えば、高周波フィルタ回路やノイズ抑制素子を構成する手法を併用し、誤動作を防いでいるのが一般的である。しかし、回路の追加構成やノイズ抑制素子の追加に伴い、基板面積が増加する問題を引き起こしている。
この基板面積の増加に対して、上記特許文献2では、多層プリント基板(回路基板)のグランド層の端部を銅めっきによるシールド材で接続することにより、回路基板端部にて層間絶縁層へ侵入し、内層の信号配線を鎖交して発生する誘導ノイズを抑制している。しかし、回路基板端部を銅めっきし、かつ回路基板内に形成されたグランド層間のみを電気的に接続する対策は、対策部品等の追加実装に比べて極めて高コストであり、更なるコスト増加の問題を引き起こしている。
そこで、本発明の代表的な目的は、回路基板の断面より侵入する電磁ノイズを抑制し、低コストにて、回路基板に実装されたICに接続する信号配線に誘起する電磁ノイズを低減する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、代表的なコネクタは、回路基板に実装されるコネクタであって、前記コネクタの本体の外周部に配置され、前記回路基板の断面を遮蔽する遮蔽導体、を有する。
一例として、前記コネクタが前記回路基板の端部に実装される構造では、前記遮蔽導体は、前記回路基板の前記端部の断面を遮蔽する。別の一例として、前記コネクタが前記回路基板に対し、この回路基板の厚み方向の中央位置に実装される構造では、前記遮蔽導体は、前記回路基板の前記中央位置の断面を遮蔽する。
さらに、このコネクタが実装された回路基板、この回路基板が搭載された電子機器等にも適用する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、代表的な効果は、回路基板の断面より侵入する電磁ノイズを抑制し、低コストにて、回路基板に実装されたICに接続する信号配線に誘起する電磁ノイズを低減することができる。
本発明の実施の形態1において、コネクタが実装された回路基板の構成の一例を示す斜視図である。 (a)(b)は図1における回路基板およびコネクタの各構成の一例を示す斜視図である。 本発明の実施の形態1に対する従来技術において、静電気ノイズが印加された時の回路基板におけるノイズ伝播状況の一例を示す模式図である。 本発明の実施の形態1において、静電気ノイズが印加された時の回路基板におけるノイズ伝播状況の一例を示す模式図である。 本発明の実施の形態1と従来技術において、電磁界解析結果の一例を示す説明図である。 本発明の実施の形態1において、コネクタを実装した回路基板が搭載された電子機器の構成の一例を示す正面図である。 (a)(b)は本発明の実施の形態2において、コネクタが実装された回路基板およびコネクタの構成の一例を示す斜視図である。 (a)(b)は本発明の実施の形態3において、コネクタの構成の一例を示す斜視図と側面図である。 (a)(b)は本発明の実施の形態3において、回路基板およびコネクタが実装された回路基板の構成の一例を示す斜視図である。 は本発明の実施の形態4において、コネクタのコネクタシェルおよび遮蔽フィンの構成の一例を示す斜視図である。
以下の実施の形態においては、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
[実施の形態の概要]
まず、実施の形態の概要について説明する。本実施の形態の概要では、一例として、括弧内に各実施の形態の対応する構成要素および符号を付して説明する。
本実施の形態の代表的なコネクタは、回路基板(回路基板1,1b)に実装されるコネクタ(コネクタ8,8a,8b,8c)であって、前記コネクタの本体(コネクタシェル2,2a,2b,2c)の外周部に配置され、前記回路基板の断面を遮蔽する遮蔽導体(遮蔽フィン4,4a,4b,4c)を有する。
一例として、前記コネクタ(コネクタ8,8a)が前記回路基板の端部に実装される構造では、前記遮蔽導体(遮蔽フィン4,4a)は、前記回路基板の前記端部の断面を遮蔽する。別の一例として、前記コネクタ(コネクタ8b,8c)が前記回路基板に対し、この回路基板の厚み方向の中央位置に実装される構造では、前記遮蔽導体(遮蔽フィン4b,4c)は、前記回路基板の前記中央位置の断面を遮蔽する。
さらに、このコネクタが実装された回路基板、この回路基板が搭載された電子機器等にも適用する。
以下、上述した実施の形態の概要に基づいた各実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
[実施の形態1]
本実施の形態1におけるコネクタ、このコネクタが実装された回路基板、および、この回路基板が搭載された電子機器について、図1〜図6を用いて説明する。本実施の形態1では、一例として、コネクタが回路基板の端部に実装される構造を説明する。
<コネクタ、および、コネクタが実装された回路基板の構成>
図1および図2を用いて、本実施の形態1におけるコネクタ、およびこのコネクタが実装された回路基板について説明する。図1は、コネクタが実装された回路基板の構成の一例を示す斜視図である。図2は、図1における回路基板およびコネクタの各構成の一例を示す斜視図であり、(a)は回路基板を示し、(b)はコネクタを示す。
図1および図2に示すように、本実施の形態におけるコネクタ8は、回路基板1の端部に実装されるコネクタである。コネクタ8には、このコネクタ8の本体であるコネクタシェル2の外周部に配置され、回路基板1の端部の断面(端面と記述する場合もある)を遮蔽する遮蔽導体である遮蔽フィン4を有する。遮蔽フィン4は、回路基板1の表層にレイアウトされたグランドパターン6と電気的に接続される。
コネクタ8は、コネクタシェル2と、遮蔽フィン4とを有する。図1および図2の例では、コネクタシェル2は、開口部を有する角筒状の導体からなる。このコネクタシェル2の内部には、複数のコネクタピン5が配列されている。これらのコネクタピン5は、コネクタシェル2の角筒状の底部から突出して設けられた、表面実装タイプのコネクタピン3に接続されている。
図1および図2の例では、遮蔽フィン4は、長手方向に延びた形状で、この長手方向と交差する方向の断面が凹状の成型品であり、導体からなる。遮蔽フィン4の長手方向の寸法は、コネクタシェル2の幅方向(図1の紙面左右方向)の寸法より長く、例えば2〜4倍程度、好ましくは3倍程度である。言い換えれば、遮蔽フィン4の長手方向の寸法は、コネクタシェル2の周辺部分を含むような長さである。また、遮蔽フィン4の凹状の凹み部分は、この凹みの内側の寸法が回路基板1の厚さ方向(図1の紙面上下方向)の寸法に嵌合するように設定されている。
コネクタシェル2と遮蔽フィン4とは、遮蔽フィン4がコネクタシェル2の外周部に配置され、一体構造になっている。図1および図2の例では、コネクタシェル2の外周部の回路基板1への取り付け面に、遮蔽フィン4の外側一面が結合されている。このコネクタシェル2と遮蔽フィン4とが結合された前面側(コネクタシェル2の開口部がある方の面)では、遮蔽フィン4はコネクタシェル2の開口部の面と同一平面になっている。なお、コネクタシェル2と遮蔽フィン4とは、必ずしも一体構造でなくてもよい。
また、図1および図2の例では、回路基板1は、板状の積層構造体からなる。この回路基板1の表層には、グランドパターン6、信号配線7が形成されている。グランドパターン6は、コネクタ8が回路基板1に実装された状態の時に電気的に接続するために、コネクタ8のコネクタシェル2と遮蔽フィン4とに重なる位置に配置されている。信号配線7は、コネクタ8が回路基板1に実装された状態の時に電気的に接続するために、コネクタ8のコネクタピン5に重なる位置に配置されている。
このように構成されたコネクタ8および回路基板1は、図1に示すように、コネクタシェル2と遮蔽フィン4との一体構造のコネクタ8が回路基板1に実装される。この実装の際には、遮蔽フィン4の凹状の凹み部分に回路基板1の端部を挿入し、遮蔽フィン4の凹状の凹み部分で回路基板1の端部の断面を覆うようにして、コネクタ8を回路基板1に実装する。
このコネクタ8が回路基板1に実装された状態では、コネクタ8のコネクタピン3は、回路基板1に形成された信号配線7に接続される。これにより、コネクタ8のコネクタピン5から、コネクタピン3を通じて回路基板1の信号配線7まで電気的に接続されることになる。回路基板1に形成された信号配線7は、この回路基板1に実装されたIC等(図示せず)に接続される。
例えば、回路基板1に実装されたコネクタ8はソケット側になり、コネクタシェル2の開口部に、図示しないプラグが挿入される。この挿入状態では、コネクタ8のコネクタピン5に、プラグのプラグピンが嵌合または接触することにより、プラグのプラグピンとコネクタ8のコネクタピン5とが電気的に接続される。
また、コネクタシェル2と遮蔽フィン4との一体構造のコネクタ8が回路基板1に実装された状態では、遮蔽フィン4は回路基板1のグランドパターン6とハンダ等を介して、電気的に接続される。これにより、詳細は後述するが、回路基板1に実装されたコネクタ8に対して静電気放電等による静電気ノイズが印加された時、回路基板1の端面部より層間絶縁層を介して侵入する電磁ノイズを抑制し、電磁ノイズと結合して内層の信号配線に誘起するノイズを低減することができる。
<静電気ノイズが印加された時の回路基板におけるノイズ伝播状況の解析>
図3〜図5を用いて、静電気ノイズが印加された時の回路基板におけるノイズ伝播状況の解析について説明する。図3および図4は、静電気ノイズが印加された時の回路基板におけるノイズ伝播状況の一例を示す模式図であり、図3は本実施の形態1に対する従来技術を示し、図4は本実施の形態1を示す。図5は、本実施の形態1と従来技術において、電磁界解析結果の一例を示す説明図である。
図3および図4の例では、金属の筐体12を有し、内層に信号配線7が形成された回路基板1に実装されたコネクタ8より静電気ノイズが印加された時を示している。
従来技術では、図3に示すように、(1)コネクタ8よりノイズが印加されたとき、放電ガン11の先端周辺では電磁波が発生し、金属の筐体12にある通風口などの開口部13より筐体12内へと侵入する。侵入した電磁波は、回路基板1の基板端に到達した際、(2)回路基板1の表面を伝播すると共に、(3)一部の電磁波は回路基板1内の層間絶縁層10より回路基板1内へと侵入する。回路基板1の構造がストリップ構造を有する時、侵入した電磁波は上下に構成された基板グランド層9にてシールドされるため、電磁波の強度が減衰せずに信号配線7に到達し、誘導ノイズを発生させる。
これに対し、本実施の形態1では、図4に示すように、コネクタ8が実装された周辺の基板端では、遮蔽フィン4により回路基板1の断面を導体にて遮蔽されたシールド構造を有している。ノイズ印加により発生した伝播電磁波が回路基板1の基板端に到達し、(3)回路基板1内の層間絶縁層10に侵入する際、遮蔽フィン4は侵入を抑制する電磁波シールド壁として機能する。このため、従来技術のコネクタ8及びこのコネクタ8を実装した回路基板1の構造と比較して、回路基板1内の層間絶縁層10に侵入する電磁波強度を低減することができる。
この図3および図4の例について、電磁界解析を行った結果は図5のようになった。この電磁界解析のシミュレーションでは、回路基板1の端部にコネクタ8の一例としてのUSB(Universal Serial Bus)コネクタが実装された回路基板1を想定したモデルを構成した。USBコネクタより信号配線7までの距離25mm、信号配線7の配線長50mmの条件にて、特性インピーダンス値50Ωを有する直線の信号配線7を構成した4層構造を有するFR4(Flame Retardant type 4)基板をモデル化した。
上記回路基板に対し、静電気試験器による放電電圧8kVの放電ノイズを模擬した波形を印加した際、配線端部にて誘起されるノイズ波形をシミュレーションした結果は、図5のようになった。図5は、信号線路終端部の電圧をシミュレーションした結果であり、横軸は時間[ns]、縦軸はノイズ電圧[V]を示している。図5に示すように、従来技術(遮蔽フィンなし)に相当し、回路基板の端部にUSBコネクタを模擬したコネクタが実装された回路基板では、最大0.15Vのノイズ波形が発生している。これに対し、本実施の形態(遮蔽フィンあり)に相当し、コネクタシェル2の両端を左右15mmずつ遮蔽した全長43mm前後の遮蔽フィン4を構成し、基板端面をシールドした回路基板1では、ノイズの最大振幅は0.075Vとなり、ノイズを半減することが可能となった。
<コネクタを実装した回路基板が搭載された電子機器>
図6を用いて、コネクタを実装した回路基板が搭載された電子機器について説明する。図6は、コネクタを実装した回路基板が搭載された電子機器の構成の一例を示す正面図である。
図1〜図5に示したような、コネクタ、および、コネクタが実装された回路基板の適用製品の電子機器として、金属筐体を持つサーバー、ワークステーション等の情報処理機器への適用効果について説明する。
サーバー、ワークステーション等の高い信頼性が要求される情報処理機器では内部の回路基板(CPUボード)は金属筐体にて覆われており、静電気ノイズの侵入口となる各種コネクタについては、コネクタシェルのグランド部の一部と前記の金属筐体が電気的に接続されている。このため、コネクタからの静電気ノイズ流入時、筐体を介してノイズをアースへと逃がすと共に、コネクタ近傍で発生した電磁波を筐体にてシールドし、筐体内部へ侵入し、CPUボード表面上を電磁波が伝播するのを抑制する構造となっている。
しかし、メンテナンス作業が要求されるサーバーでは、前面パネルに各種スイッチやコネクタ等を配置する構成になっており、筐体間とのクリアランスは完全に遮蔽されておらず、ノイズ侵入口となるスイッチ及びコネクタの周囲には数mm程度の開口部が生じている。また、近年の高速化、高性能化によりサーバー、ワークステーションの消費電力は増加しており、より高いレベルでの放熱設計が要求され、ファン設置等による通風孔が構成され、通風孔などによる開口部からの電磁ノイズの侵入が問題となってきている。
このため、金属筐体を持つサーバー、ワークステーションにおいても、搭載された各種コネクタに対して、静電気放電時の静電気ノイズ耐性を向上させるコネクタ構造およびコネクタ実装構造の設計が重要度を増している。回路基板(CPUボード)に対して本実施の形態による構造を適用することにより、コネクタからの静電気ノイズ流入時、筐体の開口部から侵入した電磁波がCPUボード表面上を空間伝播し、基板端にて回折し層間絶縁層に侵入する電磁ノイズを低減し、静電気ノイズ耐性を向上することが可能となる。
上記のとおり、本実施の形態の適用により、回路基板が搭載された各種電子機器、及び情報処理装置において、静電気ノイズ耐性を向上することができる。この適用効果に基づいて、例えば図6に示した電子機器(ここでは、前述した情報処理機器や各種電子機器等を総称して電子機器と呼ぶ)の例では、金属の筐体12の前面パネルにコネクタ8等が配置されている。このコネクタ8に前述したコネクタシェル2と遮蔽フィン4との一体構造を適用することで、コネクタ8が実装された回路基板1に対して、静電気ノイズ耐性を向上することが可能となる。
その他の適用製品として、民生用の電子機器への適用効果について説明する。近年、民生用の電子機器では、軽量化、低コスト化に伴い、回路基板と筐体フレーム接合部の削減や筐体フレーム等の非金属化が進んでおり、回路基板に対し静電気障害の抑制設計が重要度を増している。
例えば、薄型テレビでは、その多くがプラスチック材料にて背面筐体が構成されており、筐体の直下にはオーディオ部、ビデオ部、及びチューナ部などの制御回路が集約された回路基板(メインボード)が配置されている。メインボード上には静電気ノイズの侵入口となり、各種コネクタが直接実装されており、背面筐体による電磁波シールド効果を得ることができないため、メインボード単体で静電気ノイズ耐性を向上させる実装設計が極めて重要となる。メインボードに直接実装するコネクタに対して、本実施の形態による構造を適用することにより、コネクタからの静電気ノイズ流入時、基板端にて層間絶縁層に侵入する電磁ノイズを低減することができる。本実施の形態により、製品レベルでの静電気ノイズ耐性を向上することができ、かつ低コストに実現が可能となる。
<実施の形態1の効果>
以上説明した本実施の形態によれば、コネクタ8は、コネクタシェル2の外周部に配置され、回路基板1の端部の断面を遮蔽する遮蔽フィン4を有することで、回路基板1の断面より侵入する電磁ノイズを抑制し、低コストにて、回路基板1に実装されたICに接続する信号配線7に誘起する電磁ノイズを低減することができる。より好ましくは、遮蔽フィン4は、回路基板1の表層にレイアウトされたグランドパターン6と電気的に接続されることで、より一層、電磁ノイズの低減効果は大きくなる。さらに、このコネクタ8が実装された回路基板1、この回路基板1が搭載された電子機器等の静電気ノイズ耐性の向上と低コストの実現が可能となる。
[実施の形態2]
本実施の形態2におけるコネクタ、および、このコネクタが実装された回路基板について、図7を用いて説明する。本実施の形態2では、前記実施の形態1と同様に、コネクタが回路基板の端部に実装される構造を説明するが、コネクタが分割構造であり、また、コネクタピンがピン挿入タイプであることが前記実施の形態1と異なる。以下においては、異なる点を主に説明する。
<コネクタ、および、コネクタが実装された回路基板の構成>
図7を用いて、本実施の形態2におけるコネクタ、およびこのコネクタが実装された回路基板について説明する。図7は、コネクタが実装された回路基板およびコネクタの構成の一例を示す斜視図であり、(a)はコネクタが実装された回路基板を示し、(b)はコネクタを示す。
図7に示すように、本実施の形態におけるコネクタ8aは、コネクタ8aの本体であるコネクタシェル2aと、回路基板1の端部の断面を遮蔽する遮蔽導体である遮蔽フィン4aとを有し、遮蔽フィン4aとコネクタシェル2aとは分割構造になっている。このコネクタ8aには、遮蔽フィン4aとコネクタシェル2aとを電気的かつ物理的に接続する結合部14を有する。遮蔽フィン4aは、回路基板1の表層にレイアウトされたグランドパターン6と電気的に接続される。
図7の例では、コネクタ8aの結合部14は、遮蔽フィン4aに凸状の突起14−1が形成され、コネクタシェル2aに凹状の凹み14−2が形成され、凹み14−2に突起14−1を嵌合させることで、遮蔽フィン4aとコネクタシェル2aとが結合部14を介して結合される。このように、本実施の形態におけるコネクタ8aは、遮蔽フィン4aとコネクタシェル2aとが、結合部14を介して、電気的かつ物理的に接続可能な形態をとっている。
また、コネクタ8aは、コネクタピン3aがピン挿入タイプである。このピン挿入タイプのコネクタピン3aは、回路基板1に対して上下方向(図7の紙面上下方向)に挿入して実装する制約があるため、回路基板1に対し、前後方向(図7の紙面において、コネクタシェル2aの開口部がある方が前方向で、開口部と反対側の方が後方向)に挿入する制約のある遮蔽フィン4aはコネクタシェル2aとは個々に実装し、両者を結合できる実装形態である。この実装の際は、まず、遮蔽フィン4aの凹状の凹み部分に回路基板1の端部を挿入し、遮蔽フィン4aの凹状の凹み部分で回路基板1の端部の断面を覆うようにして、遮蔽フィン4aを回路基板1に実装する(前後方向)。次に、コネクタシェル2aを、結合部14を介して遮蔽フィン4aに実装する(上下方向)。これにより、コネクタシェル2aと遮蔽フィン4aとの分割構造のコネクタ8aが回路基板1に実装される。
コネクタ8aを回路基板1に実装した状態では、遮蔽フィン4aは回路基板1の表層にレイアウトされたグランドパターン6とハンダ等を介して、電気的に接続される。これにより、ノイズ印加により発生した伝播電磁波が回路基板1の基板端に到達し、回路基板1内の層間絶縁層10に侵入する際、遮蔽フィン4aにより侵入する電磁波ノイズをシールドし、信号配線7に到達する誘導ノイズを低減することが可能となる。
<実施の形態2の効果>
以上説明した本実施の形態によれば、コネクタ8aは、遮蔽フィン4aとコネクタシェル2aとが分割構造になっており、結合部14を介して 遮蔽フィン4aとコネクタシェル2aとを電気的かつ物理的に接続することができるので、前記実施の形態1と同様の効果に加えて、前記実施の形態1のような表面実装タイプのコネクタ8に限らず、回路基板1への実装の制約があるピン挿入タイプのコネクタ8aへの適用も可能となる。
[実施の形態3]
本実施の形態3におけるコネクタ、および、このコネクタが実装された回路基板について、図8および図9を用いて説明する。本実施の形態3では、前記実施の形態1および2と異なり、コネクタが回路基板に対し、この回路基板の厚み方向の中央位置に実装される構造である。なお、コネクタピンが表面実装タイプであることは前記実施の形態1と同様である。以下においては、異なる点を主に説明する。
<コネクタ、および、コネクタが実装された回路基板の構成>
図8および図9を用いて、本実施の形態3におけるコネクタ、およびこのコネクタが実装された回路基板について説明する。図8は、コネクタの構成の一例を示し、(a)は斜視図であり、(b)は側面図である。図9は、回路基板およびコネクタが実装された回路基板の構成の一例を示す斜視図であり、(a)は回路基板を示し、(b)はコネクタが実装された回路基板を示す。
図8および図9に示すように、本実施の形態におけるコネクタ8bは、回路基板1bに対し、この回路基板1bの厚み方向の中央位置に実装されるコネクタである。コネクタ8bには、コネクタ8bの本体であるコネクタシェル2bと、回路基板1bの中央位置の断面を遮蔽する遮蔽導体である遮蔽フィン4bとを有する。この遮蔽フィン4bは、回路基板1bの中央位置の各断面に対応して複数有する。また、回路基板1bは、図9(a)に示すように、この回路基板1bの厚み方向の中央位置にコネクタ8bを実装するために、端部に凹状の切り欠き15を有する。
すなわち、本実施の形態では、コネクタ8bを実装した回路基板1bの高さ抑制等を目的に、回路基板1bの厚み方向に対してコネクタ8bが中央位置付近に配置されるため、コネクタシェル2bの面は、コネクタ8bの背面部、及び両側面部の3面を有する。回路基板1bの凹状の切り欠き15の複数個の基板断面に対し、遮蔽フィン4bにて少なくとも1面以上を遮蔽する。実施にあたっては、コネクタ8bの背面部、及び両側面部の3面について、回路基板1bの凹状の切り欠き15の全ての基板断面を遮蔽するように遮蔽フィン4bを構成することが望ましい。もちろん、遮蔽フィン4bは、図9(b)に示すように、回路基板1bの凹状の切り欠き15に繋がる前面側(図9(b)の紙面手前側)の基板断面も遮蔽するような形状となっている。例えば、回路基板1bの凹状の切り欠き15とこれに繋がる前面側の基板断面を遮蔽する遮蔽フィン4bの部分は、後述する図10のような形状となる。
図9(b)に示すように、コネクタ8bを回路基板1bに実装した状態では、遮蔽フィン4bは回路基板1bの表層にレイアウトされたグランドパターン6とハンダ等を介して、電気的に接続される。これにより、ノイズ印加により発生した伝播電磁波が回路基板1bの基板端に到達し、回路基板1b内の層間絶縁層10に侵入する際、遮蔽フィン4bにより侵入する電磁波ノイズをシールドし、信号配線7に到達する誘導ノイズを低減することが可能となる。
<実施の形態3の効果>
以上説明した本実施の形態によれば、コネクタ8bは、回路基板1bに対し、この回路基板1bの厚み方向の中央位置に実装され、遮蔽フィン4bにより回路基板1bの中央位置の断面を遮蔽することができるので、前記実施の形態1と同様の効果に加えて、コネクタ8bを実装した回路基板1bの高さをコネクタ8bの高さ寸法とすることができる。この結果、高さ抑制等を目的とする実装構造への適用も可能となる。より好ましくは、遮蔽フィン4bは、回路基板1bの厚み方向の中央位置にある凹状の切り欠き15の各断面に対応して複数有することで、より一層、回路基板1bの断面より侵入する電磁ノイズを抑制することができるので、電磁ノイズの低減効果は大きくなる。
[実施の形態4]
本実施の形態4におけるコネクタについて、図10を用いて説明する。本実施の形態4では、前記実施の形態3と同様に、コネクタが回路基板に対し、この回路基板の厚み方向の中央位置に実装される構造を説明するが、コネクタが分割構造であり、また、コネクタピンがピン挿入タイプであることが前記実施の形態3と異なる。なお、コネクタが分割構造であり、また、コネクタピンがピン挿入タイプであることは前記実施の形態2と同様である。以下においては、異なる点を主に説明する。
<コネクタの構成>
図10を用いて、本実施の形態4におけるコネクタについて説明する。図10は、コネクタのコネクタシェルおよび遮蔽フィンの構成の一例を示す斜視図である。
図10に示すように、本実施の形態におけるコネクタ8cは、コネクタ8cの本体であるコネクタシェル2cと、回路基板1b(図9(a)と同様)の中央位置の断面を遮蔽する遮蔽導体である遮蔽フィン4cとを有し、遮蔽フィン4cとコネクタシェル2cとは分割構造になっている。このコネクタ8cには、遮蔽フィン4cとコネクタシェル2cとを電気的かつ物理的に接続する結合部16を有する。図10の例では、遮蔽フィン4cは、回路基板1bの凹状の切り欠き15とこれに繋がる前面側の基板断面を遮蔽するため、回路基板1bの凹状の切り欠き15とこれに繋がる前面側の基板断面に嵌合するように折れ曲がった形状となっている。
図10の例では、コネクタ8cの結合部16は、遮蔽フィン4cに凹状の凹み16−1が形成され、コネクタシェル2cに凸状の突起16−2が形成され、凹み16−1に突起16−2を嵌合させることで、遮蔽フィン4cとコネクタシェル2cとが結合部16を介して結合される。このように、本実施の形態におけるコネクタ8cは、遮蔽フィン4cとコネクタシェル2cとが、結合部16を介して、電気的かつ物理的に接続可能な形態をとっている。
また、コネクタ8cは、コネクタピン3aがピン挿入タイプ(図7と同様)である。このピン挿入タイプのコネクタピン3aは、回路基板1bに対して上下方向に挿入して実装する制約があるため、回路基板1bに対し、前後方向に挿入する制約のある遮蔽フィン4cはコネクタシェル2cとは個々に実装し、両者を結合できる実装形態である。この実装の際は、まず、遮蔽フィン4cの凹状の凹み部分に回路基板1bの端部を挿入し、遮蔽フィン4cの凹状の凹み部分で回路基板1bの端部の断面を覆うようにして、遮蔽フィン4cを回路基板1bに実装する。次に、コネクタシェル2cを、結合部16を介して遮蔽フィン4cに実装する。これにより、コネクタシェル2cと遮蔽フィン4cとの分割構造のコネクタ8cが回路基板1bに実装される。
コネクタ8cを回路基板1bに実装した状態では、遮蔽フィン4cは回路基板1bの表層にレイアウトされたグランドパターン6とハンダ等を介して、電気的に接続される。これにより、ノイズ印加により発生した伝播電磁波が回路基板1bの基板端に到達し、回路基板1b内の層間絶縁層10に侵入する際、遮蔽フィン4cにより侵入する電磁波ノイズをシールドし、信号配線7に到達する誘導ノイズを低減することが可能となる。
<実施の形態4の効果>
以上説明した本実施の形態によれば、コネクタ8bは、回路基板1bに対し、この回路基板1bの厚み方向の中央位置に実装され、遮蔽フィン4bにより回路基板1bの中央位置の断面を遮蔽することができ、かつ、遮蔽フィン4cとコネクタシェル2cとは分割構造になっており、結合部16を介して、遮蔽フィン4cとコネクタシェル2cとを電気的かつ物理的に接続することができるので、前記実施の形態1〜3と同様の全ての効果を得ることができる。この結果、適用範囲が最も広くなる。
以上、本発明者によってなされた発明を各実施の形態に基づき具体的に説明したが、本発明は前記各実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。
1,1b 回路基板
2,2a,2b,2c コネクタシェル
3,3a コネクタピン
4,4a,4b,4c 遮蔽フィン
5 コネクタピン
6 グランドパターン
7 信号配線
8,8a,8b,8c コネクタ
9 基板グランド層
10 層間絶縁層
11 放電ガン
12 筐体
13 開口部
14 結合部
15 切り欠き
16 結合部

Claims (12)

  1. 回路基板に実装されるコネクタであって、
    前記コネクタの本体の外周部に配置され、前記回路基板の断面を遮蔽する遮蔽導体、を有する、コネクタ。
  2. 請求項1に記載のコネクタにおいて、
    前記コネクタは、前記回路基板の端部に実装され、
    前記遮蔽導体は、前記回路基板の前記端部の断面を遮蔽する、コネクタ。
  3. 請求項2に記載のコネクタにおいて、
    前記遮蔽導体は、前記回路基板の表層にレイアウトされたグランドパターンと電気的に接続される、コネクタ。
  4. 請求項2または3に記載のコネクタにおいて、
    前記遮蔽導体と前記本体とは分割構造になっており、
    前記遮蔽導体と前記本体とを電気的かつ物理的に接続する結合部をさらに有する、コネクタ。
  5. 請求項1に記載のコネクタにおいて、
    前記コネクタは、前記回路基板に対し、この回路基板の厚み方向の中央位置に実装され、
    前記遮蔽導体は、前記回路基板の前記中央位置の断面を遮蔽する、コネクタ。
  6. 請求項5に記載のコネクタにおいて、
    前記遮蔽導体は、前記中央位置の各断面に対応して複数有する、コネクタ。
  7. 請求項5または6に記載のコネクタにおいて、
    前記遮蔽導体は、前記回路基板の表層にレイアウトされたグランドパターンと電気的に接続される、コネクタ。
  8. 請求項5〜7のいずれか一項に記載のコネクタにおいて、
    前記遮蔽導体と前記本体とは分割構造になっており、
    前記遮蔽導体と前記本体とを電気的かつ物理的に接続する結合部をさらに有する、コネクタ。
  9. 請求項1〜8のいずれか一項に記載のコネクタが実装された、回路基板。
  10. 請求項9に記載の回路基板において、
    前記コネクタのコネクタピンと前記回路基板の信号配線との接続は、表面実装タイプによる接続である、回路基板。
  11. 請求項9に記載の回路基板において、
    前記コネクタのコネクタピンと前記回路基板の信号配線との接続は、ピン挿入タイプによる接続である、回路基板。
  12. 請求項9〜11のいずれか一項に記載の回路基板が搭載された、電子機器。
JP2013079407A 2013-04-05 2013-04-05 コネクタ、回路基板、および電子機器 Expired - Fee Related JP5986032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013079407A JP5986032B2 (ja) 2013-04-05 2013-04-05 コネクタ、回路基板、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013079407A JP5986032B2 (ja) 2013-04-05 2013-04-05 コネクタ、回路基板、および電子機器

Publications (2)

Publication Number Publication Date
JP2014203689A true JP2014203689A (ja) 2014-10-27
JP5986032B2 JP5986032B2 (ja) 2016-09-06

Family

ID=52353954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013079407A Expired - Fee Related JP5986032B2 (ja) 2013-04-05 2013-04-05 コネクタ、回路基板、および電子機器

Country Status (1)

Country Link
JP (1) JP5986032B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6452921B1 (ja) * 2018-05-11 2019-01-16 三菱電機株式会社 コネクタ
JP2021028934A (ja) * 2019-08-09 2021-02-25 キヤノン株式会社 プリント基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500789A (en) * 1994-12-12 1996-03-19 Dell Usa, L.P. Printed circuit board EMI shielding apparatus and associated methods
JPH0927692A (ja) * 1995-07-12 1997-01-28 Oki Inf Syst インタフェース構造
JP2011065886A (ja) * 2009-09-17 2011-03-31 Mitsubishi Electric Corp 基板端用同軸コネクタおよびそれを実装した基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500789A (en) * 1994-12-12 1996-03-19 Dell Usa, L.P. Printed circuit board EMI shielding apparatus and associated methods
JPH0927692A (ja) * 1995-07-12 1997-01-28 Oki Inf Syst インタフェース構造
JP2011065886A (ja) * 2009-09-17 2011-03-31 Mitsubishi Electric Corp 基板端用同軸コネクタおよびそれを実装した基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6452921B1 (ja) * 2018-05-11 2019-01-16 三菱電機株式会社 コネクタ
WO2019215922A1 (ja) * 2018-05-11 2019-11-14 三菱電機株式会社 コネクタ
CN110785897A (zh) * 2018-05-11 2020-02-11 三菱电机株式会社 连接器
JP2021028934A (ja) * 2019-08-09 2021-02-25 キヤノン株式会社 プリント基板

Also Published As

Publication number Publication date
JP5986032B2 (ja) 2016-09-06

Similar Documents

Publication Publication Date Title
US9806469B2 (en) Electrical connectors including electromagnetic interference (EMI) absorbing material
JP4860990B2 (ja) 回路接続構造およびプリント回路板
US9160046B2 (en) Reduced EMI with quarter wavelength transmission line stubs
JP2000286587A (ja) 外部ケーブル接続用コネクタ部の電磁シールド構造
CN104582233A (zh) 扁平线缆组件及其组装方法
JP5609329B2 (ja) プリント基板
CN104638463A (zh) 高速板对板电子连接器及多层电路板组件
JP2020021808A (ja) 回路基板とその回路基板を有する電子装置
JP5986032B2 (ja) コネクタ、回路基板、および電子機器
Shiue et al. Common-mode noise reduction schemes for weakly coupled differential serpentine delay microstrip lines
WO2017006553A1 (ja) プリント配線基板
JP2013254759A (ja) 回路基板及び電子機器
US10431937B1 (en) Electric connector for electronic device
JP2012129495A (ja) 通信機器のプリント回路基板の接地構造
JP6452566B2 (ja) シールドコネクタ
JP5472305B2 (ja) 給電線構造及びそれを用いた回路基板、emiノイズ低減方法
JP2009302190A (ja) プリント基板および画像処理装置
KR100512738B1 (ko) 인쇄회로기판 및 이를 사용하는 전자기기
TWI589197B (zh) 電路結構
JP2005302799A (ja) 多層プリント配線板
US10880992B2 (en) Circuit board structure
TWI674819B (zh) Usb c電路板
JP6250229B1 (ja) プリント基板
WO2017221443A1 (ja) プリント基板
JPH11251694A (ja) プリント配線板およびプリント配線板用収納箱の電磁遮蔽構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160804

R150 Certificate of patent or registration of utility model

Ref document number: 5986032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees