JP5609329B2 - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
JP5609329B2
JP5609329B2 JP2010152427A JP2010152427A JP5609329B2 JP 5609329 B2 JP5609329 B2 JP 5609329B2 JP 2010152427 A JP2010152427 A JP 2010152427A JP 2010152427 A JP2010152427 A JP 2010152427A JP 5609329 B2 JP5609329 B2 JP 5609329B2
Authority
JP
Japan
Prior art keywords
noise
printed circuit
circuit board
wiring
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010152427A
Other languages
English (en)
Other versions
JP2011211147A (ja
Inventor
山城 啓輔
啓輔 山城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010152427A priority Critical patent/JP5609329B2/ja
Publication of JP2011211147A publication Critical patent/JP2011211147A/ja
Application granted granted Critical
Publication of JP5609329B2 publication Critical patent/JP5609329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、通信用配線が接続されたプリント基板に係り、特に通信用配線を介して外部から侵入するコモンモードノイズに対する対策法と該対策法を施したプリント基板に関する。
近年、EMC(Electro-Magnetic Compatibility)規制が厳しくなる中、様々な電気電子機器におけるノイズ対策がひとつの技術課題となっている。特にパワエレ機器においては、対策する内容としては大きく2つに分類され、ひとつは主回路やスイッチング素子に対する発生源への対策(EMI(Electro Magnetic Interference)対策)であり、もうひとつはこれらに近接配置して各種制御を行う制御回路に関して、そのノイズ耐久性を向上させる対策(EMS(Electro Magnetic Susceptibility)対策、イミュニティ対策)である。両者は並行して対策する事が必要であり、これによって電磁環境が適合した状態を作ることができる。
EMS対策としては、プリント基板上でのレイアウトに関して様々なノウハウが蓄積され、有効な手段がセオリーとして確立しつつある。例えばビアを連続して近接配置すると、ビアのクリアランスによってGNDベタパターンが分断され、リターン電流が迂回する為、グランド電位の不平衡となる。またクリアランスがアンテナとして作用するため照射電磁界の影響を受けやすくなる(非特許文献1)。
そのほかにも、分布定数的な考え方から、部品面、半田面へのGNDベタパターンは一定間隔でビアで接続し、電位を安定化する事が推奨されている(非特許文献2)。
また、レイアウト以外にも様々な方法がある。例えば一般的によく用いられるのが、外部信号や基板間の通信で配線を経由した場合に、その配線に対して入出力フィルタを設けられる方法である。また、ハード的な対策だけでなく、ソフト上でも様々な対策が施されている(非特許文献3)。
こうした状況のなか、近年では通信手段として広く普及しているEthernet(イーサネット;登録商標)を用いた通信手段が、パワエレ(パワーエレクトロニクス)の分野にも進出し始め、この通信手段を用いたうえでの耐ノイズ性が要求されてきている。パワーエレクトロニクス分野においては、IC/LSI等を搭載し、Ethernet等の通信手段を介して何らかの制御を行う制御ユニット(プリント基板等により構成)が、何らかの機器(大きなノイズ発生源)に近接した状態で設置・使用されるケースが少なくない。現場の状況等からこの様なケースが避けられない場合が少なくない。
しかし、Ethernetは、元来、上記の様な、ノイズ発生源が近接した状態での使用は想定されていなかったため、耐ノイズ性を制御しにくい。例えばコネクタの接続部は差し込むだけで使用可能であるため、非常に取り扱い性に優れている反面、接合部の状態は非常にセンシティブとなり、差込みの嵌合状態(差込深さ、はまり具合など)によって、ノイズ耐久性が大きく変わることが良く知られている。
こうした状況に加え、より高速通信の必要性が高まってきた事も相まって、ケーブルに対して薄箔状や編組状のシールドが用いられ(特許文献1)、中にはこれらを組み合わせた2重シールドした製品が出てきている。また、コネクタにコモンモードチョークコイルを導入したものなども構想されている(特許文献2)。
また、これらのケーブルを差し込む側の基板上に配置するコネクタについても、シールドを設けたもの(特許文献3)や、フェライトコアが内蔵されているものが市販されている。
特開2001−266659号公報 特開2002−190412号公報 特開2009−26776号公報
トランジスタ技術2005年7月号 別冊付録「プリント基板設計指南 7箇条」p18,19,etc. CQ出版社 「http://homepage3.nifty.com/tsato/advanced-pcb-design/part4.html」「EMCのための高度なPCB設計とレイアウト−Part4:0Vと電源の為の基準フ゜レーン」Keith Armstrong and Tim Williams "Advanced PCB Design and Layout for EMC" EMC+Compliance Journal ディジタルシステム耐ノイズ設計ガイド:計測自動制御学会、石橋普史、1988.07.10、pp.93-98
上記特許文献1の上記シールドを組み合わせた上記2重シールド製品などは、実際に適用して評価してみると、一定度合いの効果をもたらすものの、基板上での対策ではないので、顧客先にてセットでの使用を余儀なくされる。特にケーブル自体が非常に高価で、近年一般的となっているカテゴリー5eのSTPケーブル(Shielded Twist Pairケーブル:1重シールド品)に比べても、数倍の価格設定となっている。
上記各種従来手法は、何れも、その効果は一長一短であり、実際のところ、これらの対策に関するメカニズムが十分に解明されておらず、有効な手段が一般化できないまま、色々な部品が乱立しているというのが現状である。
ここで、Ethernet等の通信ケーブルが接続されて当該通信ケーブルを介して他の任意の機器等と通信を行う機能を有する(勿論、通信処理以外の機能(機器の監視、制御処理等)も備えていてよい)プリント基板に関するEMS対策を考える。
この様なプリント基板には、少なくとも上記通信ケーブルを接続する為のコネクタと、上記通信処理その他の処理機能を実現するプロセッサ(IC、LSI等)が搭載されていることになる。勿論、これら以外にも任意の各種部品が搭載されていてよい。
この様なプリント基板に関して、当該プリント基板に接続されている上記Ethernet等の通信ケーブルを介して外部から侵入するノイズが、当該ケーブルを接続する為の上記コネクタからプリント基板内部へと侵入し、これが上記プロセッサ等の動作に悪影響を与え、例えば通信エラー等を引き起こす場合がある。このノイズは、例えば通信ケーブルに接続されている不図示の機器等で発生するケースや、任意の他の機器で発生したノイズが通信ケーブルの途中にのるケース等がある。
また、上記通信ケーブルを介して外部から侵入してくるノイズとして、例えばESD(静電気放電)やバーストノイズ等のような、ns(ナノセカンド)オーダーの高速な立ち上がり/立下り時間を持つコモンモードノイズが生じる場合がある。後述するパルストランスを用いたノイズ対策法では、低周波のノイズは防止できても、高周波のノイズを防止することは困難である。
以上述べた様に、通信ケーブルが接続されたプリント基板に関して、通信ケーブルを介して外部から侵入してくるノイズ(特にコモンモードノイズ)に対する対策が求められている。勿論、ノイズの侵入を100%防止することはできないが、上記プロセッサ等の誤作動(通信エラー等)が生じる可能性を低くすることができるノイズ対策が求められる。
ここで、特に、上述したケーブルやコネクタに係るノイズ対策に依らずに、プリント基板上でのノイズ対策を行うことを考える。
プリント基板上でのノイズ対策を行う場合、現在では基板実装の高集積化が進んでいる為、これらの必要な機能や構成を阻害する事なく、限られた基板スペースで有用なノイズ対策を施す事、それによって上記通信エラーを抑制する事が求められる。
ここで、従来、通信用配線(上記Ethernet等の通信ケーブル)が接続されたプリント基板に係り、例えば通信用配線と接続するコネクタと、基板実装の高集積化部品(IC、LSI等)とを、GNDに関して分離することが考えられている。これは、例えば、プリント基板上のグランドプレーンを、コネクタ側のグランドプレーンと、高集積化部品(IC等)側のグランドプレーンとに分離するものである。
また、従来、ノイズ対策の為に、上記コネクタと高集積化部品(IC等)とを接続するインタフェース(配線)を、差動配線とすることが考えられている。更に、この差動配線を、パルストランスを介して設けることも考えられている。この様な差動配線やパルストランスによるノイズ対策法は、ある程度の効果はあるものの充分ではない。また、パルストランスは、低周波ノイズに関しては大きな効果が得られるが、高周波ノイズに関しては結合容量を介してが抜けてしまうため効果が得られない。
通信用配線(上記Ethernet等の通信ケーブル)が接続されたプリント基板に関して、通信用配線を介して侵入してくるノイズに対する対策法であって特にコモンモードノイズに関するノイズ対策法については、特に上記高集積化部品(IC等)の誤動作(特に通信エラー)発生を抑制する、換言すればノイズへの耐性を向上させることが重要である。しかしながら上記のようなプリント基板上でのノイズ対策を施したとしても、未だ充分とは言えず、ノイズへの耐性を更に向上させることが望まれている。
本発明の課題は、通信用配線が接続されたプリント基板に関して、特に通信用配線を介して侵入してくるコモンモードノイズへの対策として、特にプリント基板上での対策を行うものであって限られた基板スペースで有用なノイズ対策を施したプリント基板を提供することである。
本発明の第1のプリント基板は、少なくとも通信用配線が接続されるコネクタと、高集積化部品が部品面に搭載され、該部品面において前記コネクタ−前記高集積化部品間を接続する差動配線を有し、前記コネクタ側のグランドプレーンと前記高集積化部品側のグランドプレーンとに分離されており、該高集積化部品側のグランドプレーンにフレームグランド接続部が設けられ、該高集積化部品側のグランドプレーンがフレームグランドに接続された構造のプリント基板において、前記コネクタ側のグランドプレーンと前記高集積化部品側のグランドプレーンとを接続する導電部材を設けた構成である。
この構成により、外部から通信用配線を介して侵入するノイズを、コネクタ→コネクタ側のグランドプレーン→導電部材→高集積化部品側のグランドプレーン→フレームグランド接続部というノイズ伝播経路によって、フレームグランドに流すことができる。これにより、差動配線を介するノイズ伝播経路のノイズ抑制を図ることができ、以って当該ノイズによる高集積化部品の誤動作(特に通信エラー)発生を抑制することができる。
本発明の第2のプリント基板は、少なくとも通信用配線が接続されるコネクタと、高集積化部品が部品面に搭載され、該部品面において前記コネクタ−前記高集積化部品間を接続する差動配線を有し、前記コネクタ側のグランドプレーンと前記高集積化部品側のグランドプレーンとに分離されており、該高集積化部品側のグランドプレーンにフレームグランド接続部が設けられた構造のプリント基板において、外部から前記通信用配線を介して前記コネクタに侵入するノイズを前記フレームグランド接続部に導くパスを形成する為の空中配線を設け、該空中配線は、その一端は前記差動配線よりも前記コネクタに近い場所に接続し、その他端は前記差動配線よりも前記フレームグランド接続部に近い場所に接続される構成とする。
上記第2のプリント基板は、特に例えば、前記空中配線は、その一端は前記コネクタに接続され、その他端は前記フレームグランド接続部に接続される構成である。
この構成により、外部から通信用配線を介して侵入するノイズを、コネクタ→空中配線→フレームグランド接続部というノイズ伝播経路によって、フレームグランドに流すことができる。
本発明の第3のプリント基板は、上記第1のプリント基板において更に、前記コネクタ側のグランドプレーンにもフレームグランド接続部が設けられ、該コネクタ側のグランドプレーンも前記フレームグランドに接続されている。これによって、差動配線を介するノイズ伝播経路のノイズ抑制効果が更に向上する。
本発明によれば、通信用配線が接続されたプリント基板に関して、特に通信用配線を介して侵入してくるコモンモードノイズへの対策として、特にプリント基板上での対策を行うものであって限られた基板スペースで有用なノイズ対策を施したプリント基板を提供し、これによってプリント基板上の高集積化部品の誤動作発生を抑制でき、特に通信エラー発生を抑止できる。
(a)、(b)は、本手法によるノイズ対策を施したプリント基板の構成例(その1)である。 (a)、(b)は、本手法によるノイズ対策を施したプリント基板の構成例(その2)である。 (a)、(b)は、本手法によるノイズ対策を施したプリント基板の構成例(その3)である。 (a)、(b)は、本手法によるノイズ対策を施したプリント基板の構成例(その4)である。 図1〜図4のプリント基板のノイズ抑制効果を表す実験結果を示す図である。 本手法によるノイズ対策の前提について説明する為の図(その1)である。 本手法によるノイズ対策の前提について説明する為の図(その2)である。 本手法によるノイズ対策の前提について説明する為の図(その3)である。 実施例3に関して説明する為の図である。 (a)、(b)は、本手法によるノイズ対策を施したプリント基板の構成例(その5)である。 (a)、(b)は、本手法によるノイズ対策を施したプリント基板の構成例(その6)である。 図1、図2、図10、図11のプリント基板のノイズ抑制効果を表す実験結果を示す図である。
以下、図面を参照して、本発明の実施の形態について説明する。
図1(a)、(b)には、本手法によるノイズ対策を施したプリント基板の構成例(その1)を示す。これは実施例1の構成例(その1)であるものとする。
図2(a)、(b)には、本手法によるノイズ対策を施したプリント基板の構成例(その2)を示す。これは実施例1の構成例(その2)であるものとする。
図3(a)、(b)には、本手法によるノイズ対策を施したプリント基板の構成例(その3)を示す。これは実施例2の構成例(その1)であるものとする。
図4(a)、(b)には、本手法によるノイズ対策を施したプリント基板の構成例(その4)を示す。これは実施例2の構成例(その2)であるものとする。
図5は、本手法によるノイズ対策を施したプリント基板の効果を示す実験結果の一例を示すものである。これは、実施例1と実施例2について示すものである。
図9は、実施例3に関して説明する為の図である。
図10(a)、(b)には、本手法によるノイズ対策を施したプリント基板の構成例(その5)を示す。これは実施例3の構成例(その1)であるものとする。
図11(a)、(b)には、本手法によるノイズ対策を施したプリント基板の構成例(その6)を示す。これは実施例3の構成例(その2)であるものとする。
図12は、本手法によるノイズ対策を施したプリント基板の効果を示す実験結果の一例を示すものである。これは、実施例1と実施例3について示すものである。
上記実施例1、実施例2、実施例3のノイズ対策法は、何れも、通信用配線(上記Ethernet等の通信ケーブル)が接続されたプリント基板に関して、通信用配線を介して侵入してくるノイズに対する対策法であって特にコモンモードノイズに関するノイズ対策法である。そして、これは、プリント基板上での対策を行うものであって限られた基板スペースで有用なノイズ対策を施したものである。図1〜図4、図9〜図11は、この様なノイズ対策を施したプリント基板の具体例である。これら図1〜図4、図9〜図11のプリント基板等によれば、通信用配線を介して侵入してくるコモンモードノイズによって当該プリント基板上に搭載された高集積化部品(本例ではIC5)が誤動作することを防止でき(誤動作する可能性を低くすることができ)、特に通信エラー発生を抑止できるものである。
これらの図1〜図4、図9〜図11に示す各構成例とそれによる効果については、後に詳細に説明するものとし、以下、まず、図6、図7、図8を参照して、本手法によるノイズ対策の前提について説明する。
図6は、図1〜図4、図9〜図11の構成例でベースとした、従来のノイズ対策を施したプリント基板の構成例である。
この構成例は、既に「発明が解決しようとする課題」で説明したノイズ対策を施したプリント基板の例である。すなわち、プリント基板上のグランドプレーンを、コネクタ側のグランドプレーンと、高集積化部品(IC等)側のグランドプレーンとに分離し、更に上述した差動配線とパルストランスを設けた構成である。
尚、図6(a)にはプリント基板50の表面、図6(b)には裏面が示されている。表面とは、シールドコネクタ2、IC5等が搭載されている面であり、部品面と呼ばれる場合もある。一方、裏面は、ハンダ面となる場合もある。
図6(a)に示すように、プリント基板50の表面(部品面)には、Ethernetケーブル1と接続するシールドコネクタ2と、高集積化部品の一例であるIC5が搭載されている。そして、上記の通り、グランドプレーンが、シールドコネクタ2側とIC5側とに分離されている。これは、図6(a)、(b)に示すように、プリント基板50の表面、裏面の両方とも、2つに分離されている。図6(a)に示すように表面では、シールドコネクタ2側のグランドプレーン7aと、IC5側のグランドプレーン7bとに分離されている。図6(b)に示すように裏面においても、シールドコネクタ2側のグランドプレーン8aと、IC5側のグランドプレーン8bとに分離されている。
尚、プリント基板50の表面(部品面)は、実際には図6(a)に示すようなグランドプレーン7a、7bの形状とはならず、搭載される各種部品や配線の合間を所謂“ベタGND”で塗りつぶして成る形となる。
また、当該プリント基板50は、実際に使用する際には必ずフレームグランド接続端子6を介して不図示のフレームグランド(FG)に接続するものとする。一般的に、フレームグランド接続端子6は、プリント基板50上の任意の位置に自由に設けられるようなものではなく、現場の事情(プリント基板50の設置場所、フレームグランド(FG)との位置関係など)によって制限を受けるものである(実際には、フレームグランド接続端子6を設ける位置は、上記現場の事情等によって殆ど決まってしまい、設計者等が決められる余地は殆ど残っていない場合が多い)。
そして、この様な事情に応じて、図示の例ではIC5側のグランドプレーン7b、8bの図示の位置に、フレームグランド接続端子6が設けられているものとする。
また、シールドコネクタ2とIC5との間は、パルストランス4を介して、差動配線3a、3bによって接続されている。差動配線3aはシールドコネクタ2とパルストランス4とに接続しており、差動配線3bはIC5とパルストランス4とに接続している。
パルストランス4は、よく知られているように、パルス信号用のトランスであり、パルストランスを通すことで電気的に無駄な部分を絶縁しながら効率よく方形波を作ることができる。尚、パルストランス4(絶縁トランス)を介することである程度のノイズ対策にはなるが、絶縁トランスには結合容量があるので、特に高周波ノイズの場合にはこの結合容量を介してノイズが抜けてしまう。
尚、シールドコネクタ2−IC5間のインタフェースとしては、上記パルストランス4及び差動配線3a、3bから成る構成に限らず、例えばパルストランス4が無くてもよい(差動配線のみ)。あるいは、差動配線に限らず、通常の配線であってもよい。
通信用配線の一例であるEthernet(イーサネット)ケーブル1は、その一端が図示のようにシールドコネクタ2に差し込まれて接続されており、その不図示の他端は不図示の何らかの外部機器や基板等に接続されている。IC5は、Ethernet(イーサネット)ケーブル1を介して、不図示の外部機器等との通信を行う場合がある。例えば、外部機器等が送信する任意の信号が、Ethernetケーブル1を介してプリント基板50側に伝達されることになる。この信号は、Ethernetケーブル1→シールドコネクタ2→差動配線3a→パルストランス4→差動配線3b→IC5の経路で、IC5に入力されることになる。IC5から外部機器等に信号を送信する場合は、これと逆の経路によって任意の信号が外部機器側へ伝達されることになる。
ここで、何らかの原因によりEthernetケーブル1を介して外部から侵入してくるコモンモードノイズノイズは、(図上、矢印で示すように)シールドコネクタ2を介して当該プリント基板50内部へと侵入してくることになる。そして、このノイズによってIC5が誤動作し、例えば通信エラーとなる可能性がある。特に、ESDやバーストによって発生するコモンモードノイズは、多くの場合、シールドコネクタ2から浸入する。
尚、本説明では、特に断らない限りは、ノイズとはコモンモードノイズを意味するものとする。
ここで、本手法によるノイズ対策は、CPUが止まって通信全体が停止したり、ノイズ印加による破損が生じる様な強いノイズ印加による重度エラーではなく、その前段階として通信中に発生するリトライエラーなどの通信エラーを対象とする。
この通信エラーは、図6にその概念を示すように、当該プリント基板50上では、上記シールドコネクタ2を伝播経路としたコモンモードノイズが、差動線路3a、3bに作用し、この部分が感受する事によって発生する。
また、図6の例ではIC5側のグランドがフレームグランドに接続されている。尚、これは電源ラインを経由してフレームグランドに接続されているものであってもよい。この様な構成では、図7に示すように差動配線3a,3bがノイズ伝播経路となり、差動配線3a,3b内の信号自体にノイズが重畳し、これが差動配線3a,3bを経由してIC5に伝播し、更にIC5を介して各部(不図示の他の部品やコネクタ9や端子6等)に伝播してしまう。
従って、この様なウイークポイントである差動線路3a、3b(更に場合によっては隣接する安定電位層)に対し、ノイズ電流が直接結合しない様に、その経路をコントロールすれば良い。すなわち、低インピーダンスの別ルートでフレームグランドに流れるようなノイズ伝播経路を設ければよい。その一例を図8に示す。
基本的には、シールドコネクタ2側のグランドプレーンにフレームグランドへの接続端子を設けることにより、シールドコネクタ2まで侵入したノイズを、シールドコネクタ2側のグランドプレーン→フレームグランド接続端子→フレームグランド(FG)の経路で、フレームグランドに流すことになる。但し、上記の通り、フレームグランド接続端子の位置は自由に決められるものではなく、ここでは図6に示すフレームグランド接続端子6の位置に決まっているものとする。
その為、図8に示すように、シールドコネクタ2側のグランドプレーンを、図6に示すフレームグランド接続端子6の位置まで伸ばすような構成とする。すなわち、シールドコネクタ2側のグランドプレーンを、図8に示すグランドプレーン7a’のように、上記グランドプレーン7aからフレームグランド接続端子6に至る太い配線パターンを伸ばした形状とする。
この構成では、ノイズ伝播経路は、図8で矢印で示す通り、シールドコネクタ2→グランドプレーン7a’(図6のグランドプレーン7aの部分)→グランドプレーン7a’(フレームグランド接続端子6に至る太い配線パターン)→フレームグランド接続端子6→不図示のフレームグランドとなる。尚、図8には示していないが、差動線路3a、3bを介してIC5に至るノイズが、完全に無くなるわけではない。しかし、そのノイズレベルは低下するので、ノイズ耐性が向上し、図6の構成では上記通信エラーが生じたようなレベルのノイズであっても、図8の構成では通信エラーが生じないようにできる。
図6等に示すような少数の搭載部品(2個のコネクタ2,9、1個のIC5)から成るプリント基板50の場合であれば、すなわちその部品実装率や集積密度がさほど厳しく制約されておらず、スペースに十分余裕があるプリント基板の場合であれば、上記図8に示すような対策が可能である。
すなわち、スペースに十分余裕がある場合には、シールドコネクタ2が接続されているグランドプレーンを、基板上でフレームグランドと接続する箇所まで至る形状とし、他の信号線や制御系回路部と物理的に分離すればよい。この方法は基板上のスペースに余裕がある場合には良く用いられ、効果的な方法である。
しかしながら、実際には製品の高集積化、高密度化に伴い、スペース的に余裕が無い場合が非常に増えてきており、こうしたパターンを確保する事が困難な状況が多い。
図1、図3、図4等に示すような、本手法によるノイズ対策は、高集積実装された基板におけるノイズ対策であり、スペース的に余裕が無い為に図8の様な対策が取れない場合に、対応するものである。
本手法による基板上でのノイズ対策法は、一例として図1、図3、図4の構成を示すが、この例に限るものではない。基本的には、シールドコネクタ2から信号伝達部(差動配線3a、パルストランス4、差動配線3b)を介してIC5へ向かうラインとは別のルードで、Ethernetケーブル1を介して外部から侵入してきたノイズをフレームグランドに流す構成であって、高集積実装されている為にスペース的に余裕が無いプリント基板上であっても実現可能な構成であれば、何でもよいものである。
以下、まず、図1に示す実施例1の構成例について説明する。
図1に示すプリント基板10(10A)において、図6のプリント基板50の各構成要素と略同一の構成要素には、同一符号を付してあり、その説明は省略する。
上記の通り、スペース的に余裕が無い為、グランドプレーンのパターンを図8のように変更することは出来ず、図6のパターンのままである。よって、フレームグランド接続端子6の位置は、図6に示す位置に決まっており、IC5側のグランドプレーン内に設けられていることを前提として、以下の説明を行うものとする。
図1に示す通り、殆どの構成要素は、図6と略同様である。図1(a)に示すように、表面に関しては、図6と略同様である。相違点は、図1(b)に示すように、裏面において、グランドプレーン8a−8b間を一点接続する0Ω抵抗11を設けている点である。
この様な構成とすることで、Ethernetケーブル1を介して外部から侵入してきたノイズを、裏面に形成した低インピーダンスのパス(ノイズ伝播経路)によってフレームグランドに流すことができる。すなわち、シールドコネクタ2→グランドプレーン8a→0Ω抵抗11→グランドプレーン8b→フレームグランド接続端子6という低インピーダンスのノイズ伝播経路で、Ethernetケーブル1からシールドコネクタ2へと侵入したノイズを、不図示のフレームグランド(FG)に流す構成とする。
尚、上記0Ω抵抗11は一例であり、この例に限らず、何らかの導電部材(導線等)であればよく、例えばジャンパー線やパターン等であってもよい。また、一点接続(1箇所での接続)に限らず、複数点での接続(2箇所以上での接続)であってもよい。但し、複数点での接続の場合、ノイズ伝播経路が複雑になり、何らかの問題が生じる可能性があり(例えば、グランドプレーン8b側から再びグランドプレーン8a側に戻る可能性がある)、一点接続の方が望ましいと考えられる。一点接続の場合であっても、その位置は例えば図1に示す図上左側の位置のようなシールドコネクタ2からフレームグランド接続端子6に近づく位置とすることが望ましい。例えば図上右側に配置した場合、ノイズ伝播経路は、一旦、フレームグランド接続端子6から遠ざかる為、パスが長くなってしまうので、ノイズ伝播経路を短くすることが望ましいと考えられる。
以上述べたことから、実施例1の構成は、基本的には、プリント基板の裏面におけるシールドコネクタ2側のグランドプレーン8aとIC5側のグランドプレーン8bとを、導電部材によって一点接続、または複数点接続するものであると言える。導電部材の一例としては、上述した0Ω抵抗11やジャンパー線やパターン等である。
但し、実施例1は、この様な構成に限定するものではない。
実施例1の構成は、上位概念としては「シールドコネクタ2側のグランドプレーンとIC5側のグランドプレーンとを、導電部材によって接続する構成」と考えてよい。
すなわち、既に述べたように一点接続に限らず複数点接続であってもよい。あるいは、導電部材によって接続する2つのグランドプレーンは、裏面におけるグランドプレーンに限らず、他の層におけるグランドプレーンであってもよい。
例えば表面(部品面)における上記2つのグランドプレーン(シールドコネクタ2側のグランドプレーン7aと、IC5側のグランドプレーン7b)同士を、導電部材によって接続する構成であってもよい。
図2(a)、(b)に、上記の様な表面(部品面)でグランドプレーン7a−7b間を導電部材で接続する構成の一例を示す。
図2(a)、(b)に示すプリント基板10(10B)の構成例(実施例1の他の例)では、まず図2(b)に示すように、裏面の構成は従来と変わらない(従来と同様である)。そして、図2(a)に示すように、表面(部品面)において、グランドプレーン7a−7b間を一点接続する0Ω抵抗12を設けている。尚、これは、差動配線の設置面側において、グランドプレーン間を導電部材で接続する構成であるということもできる。
この様な構成とすることで、Ethernetケーブル1を介して外部から侵入してきたノイズを、表面(部品面;差動配線設置面)に形成した低インピーダンスのパス(ノイズ伝播経路)によってフレームグランドに流すことができる。すなわち、シールドコネクタ2→グランドプレーン7a→0Ω抵抗12→グランドプレーン7b→フレームグランド接続端子6という低インピーダンスのノイズ伝播経路で、Ethernetケーブル1からシールドコネクタ2へと侵入したノイズを、不図示のフレームグランド(FG)に流す構成とする。
この様に、実施例1は、表面(部品面;差動配線設置面)に導電部材によってノイズ伝播経路を形成する構成であってもよい。
但し、後に図5を参照して説明するように、図1に示すような裏面に導電部材によってノイズ伝播経路を形成する構成の方が、表面(部品面)に導電部材によってノイズ伝播経路を形成する構成よりも、高い効果が得られるので、裏面の構成の方が望ましい。
また、図1〜図4や図6、図9〜図11における(a)表面(部品面)や(b)裏面は、プリント基板の表面層(外層)であるが、両面の表面層のみの構成を2層とするならば、3層以上の多層基板の場合には更に中層(内層)が存在する。仮に、4層のプリント基板の場合、2層の内層があることになり、一般的に、一方を電源層、他方をグランド層とする場合が多い。このグランド層(内層)が、シールドコネクタ2側のグランドプレーンと、IC5側のグランドプレーンとに分離されていることを前提として、本手法では、このグランド層(内層)における2つのグランドプレーンを、導電部材によって接続する構成であってもよい。
尚、上述したように(そして図5や後述する図12の実験結果が示すように)、導電部材によって接続する対象となる層が(a)表面である場合と(b)裏面である場合とでは、(b)裏面である場合の方がノイズ抑制効果が高い。これは、(a)表面の場合、グランドプレーン7a、7bをノイズが流れることになり、これがIC5等に影響を与える為と考えられる。これは、(a)表面に隣接する内層に関しても同様であると考えられる。よって、内層においてその2つのグランドプレーンを導電部材によって接続する構成の場合、この内層が(a)表面に隣接する内層である場合と、隣接しない内層である場合とでは、隣接しない内層である場合の方が、ノイズ抑制効果が高いと考えられる。
以上述べたことから、ここでは仮に内層が3層である5層のプリント基板を想定する。すなわち、両面の表面層として(a)表面と(b)裏面とがあり、3つの内層を第1内層、第2内層、第3内層というものとし、(a)表面→第1内層→第2内層→第3内層→(b)裏面の順番で積層されているものとする。更に、3つの内層のうち、第2内層が電源層、第1内層と第3内層がグランド層であるものとする。これら第1内層、第3内層のグランドプレーン、及び(a)表面と(b)裏面のグランドプレーンは、シールドコネクタ2側のグランドプレーンと、IC5側のグランドプレーンとに分離されているものとする。
この例の場合、第2内層以外の4つの層は、何れも、その2つのグランドプレーンを導電部材によって接続する構成とする対象と成り得るが、(a)表面に隣接しない内層である第3内層や(b)裏面の場合は、(a)表面や(a)表面に隣接する内層である第1内層の場合と比較すると、ノイズ抑制効果が高いものと考えられる(特に、(a)表面と(b)裏面に関しては、後に図5で説明するように、(b)裏面の方がノイズ抑制効果が高いことが実験により確認されている)。よって、この例の場合は、第3内層や(b)裏面において、その2つのグランドプレーンを導電部材によって接続する構成とすることが望ましい。
但し、後に図5で説明するように、(a)表面の場合であっても、従来の図6の構成に比べれば、非常に大きなノイズ抑制効果が得られるものである。よって、当然、(a)表面や(a)表面に隣接する内層である第1内層において、その2つのグランドプレーンを導電部材によって接続する構成とすることも充分に有効なものである。
何れにしても、差動配線3a、パルストランス4、差動配線3bの経路で流れるノイズ電流を抑制する為に、ノイズ電流が流れる低インピーダンスの別経路を確保するものであり、その1形態を上記実施例1として示したが、この例に限らず、以下に説明する実施例2の形態であってもよい。
以下、図3、図4を参照して、実施例2について説明する。
尚、図3に示すプリント基板20、図4に示すプリント基板30は、何れも、図6のプリント基板50における構成要素と略同一の構成要素には、同一符号を付してあり、その説明は省略する。
実施例1では基板のグランドプレーンを利用したが、実施例2ではグランドプレーンを利用せずにノイズ電流が流れる別経路を確保するものである。すなわち、空中配線を用いるものであり、図示の例では編組線を用いるものであり、図3に示すプリント基板20は(b)裏面に配置した例であり、図4に示すプリント基板30は(a)表面に配置した例である。空中配線としては、任意の導線を用いてよいが、低インピーダンスとするうえでは編組線を用いることが望ましい。
編組線を用いた空中配線により低インピーダンスの別経路のパス(ノイズ伝播経路)を形成する事によって、差動配線3へのノイズ電流の流入を抑制する事ができる。
当該別経路のパスである空中配線は、2箇所を接続するものであり、図3、図4に示す例では一方の接続箇所はシールドコネクタ2に、他方の接続箇所はフレームグランド接続端子6となっている。つまり、ノイズの侵入口となるシールドコネクタ2と、ノイズの出口となるものであってIC5側のグランドプレーンにあるフレームグランド接続端子6とを、空中配線(本例では編組線を用いた空中配線)によってダイレクトに接続した構成となっている。但し、これは一例であり、この様な例に限定するものではなく、基本的には以下に記す要件を満たす構成であれば、なんでもよい。
すなわち、実施例2に関しては、上記別経路のパスの一方の接続箇所の方が差動配線3aよりもシールドコネクタ2に近く、当該別経路のパスの他方の接続箇所の方が差動配線3bよりもフレームグランド接続端子6に近いことが要件となる。尚、これは、低インピーダンスで且つ差動配線3に近接するグランドを回避する形で、空中配線によるノイズ伝播経路を形成するものである。
尚、上記接続箇所において空中配線を接続する対象は、例えばグランドプレーンである。空中配線を裏面に形成する場合にはグランドプレーン8a、8bであり、表面(部品面)に形成する場合にはグランドプレーン7a、7bである。
以下、図3、図4に示す例について説明する。
まず、図3の例では、図3(b)に示すように裏面側に編組線21を用いた空中配線を設けている。そして、図示の通り、編組線21の一端は接続部材22とネジ等により実質的にシールドコネクタ2に接続している。尚、これは当然、差動配線3aよりもシールドコネクタ2に近い箇所で接続しているものと言える。尚、接続部材22は例えば任意の導電部材の板(任意の金属板等)である。また、本例では図6(b)に示すように裏面側にはシールドコネクタ2を基板にハンダ付けしたハンダ(図上、4つの大小の円で示している)が存在しており、上記接続部材22はこのハンダに接触しており、これよりシールドコネクタ2に接触していると言える。
また、編組線21の他端は、ネジ等によりフレームグランド接続端子6に接続している。これも当然、差動配線3bよりもフレームグランド接続端子6に近い箇所で接続しているものと言える。
尚、この様にフレームグランド接続端子6に直に接続する例に限定するものではなく、上記要件を満たせばよいのであり、例えば編組線21の他端をIC5とフレームグランド接続端子6の間の任意の位置で、グランドプレーン7bに接続してもよい。基本的には、図示のようにフレームグランド接続端子6に直に接続する構成が望ましいが、実際には様々な部品が実装されている為に実現が難しい場合も有り得るので、上記要件を満たすように構成すればよい。
一方、図4の例では、図4(a)に示すように表面(部品面)側に、編組線31を用いた空中配線を設けている。そして、図示の通り、編組線31の一端は接続部材32とネジ等により実質的にシールドコネクタ2に接続している。尚、接続部材32は、上記接続部材22と同様に任意の導電部材の板(任意の金属板等)であり、シールドコネクタ2と接続しているか、もしくはシールドコネクタ2の一部であると考えても良い。これは、差動配線3aよりもシールドコネクタ2に近い箇所で接続しているものと言える。また、編組線31の他端は、ネジ等によりフレームグランド接続端子6に接続している。これは当然、差動配線3bよりもフレームグランド接続端子6に近い箇所で接続しているものと言える。
尚、上記(編組線31を用いた)空中配線は、例えばグランドプレーンに接続するものである。
上記要件を満足するように構成するならば、空中配線は、表面(部品面)、裏面のどちらに配置しても良い。また、後に図5で説明するように、その効果は、表面(部品面)、裏面のどちらであっても、殆ど変わりは無い。
図5に、図1〜図4やその変形例等の上述した本手法による各種プリント基板の効果を、実測にて検証した例を示す。
試験方法はIEC61000-4-4に準拠したファーストトランジェントバーストノイズをEthernetケーブル1に印加した側線ノイズ試験である。
図示の通り、本手法による対策無しの従来構成である図6の構成のプリント基板を用いた試験結果は、耐圧が0.5kVであった。すなわち、ノイズレベルが0.5kV程度でも、上記通信エラーが生じることになる。
これに対して、図1に示すような構成、すなわち裏面一点接続対策の場合には、耐圧が1.9kVとなり、大幅に向上している(約280%ほどノイズ耐量を向上させる事ができた)。また、図示していないが上述した(a)表面で一点接続する構成の場合には、耐圧が1.4kVであり、従来の図6の構成に比べて大幅に向上している(約180%ほどノイズ耐量を向上させる事ができた)。但し、裏面一点接続の方が、より高い効果が得られることは、本実験結果から明らかである。
また、図3、図4に示す例のような空中配線(編組線を活用した差動配線のバイパス配線)を設ける方法では、耐圧が1.7kVとなり、大幅に向上している(約240%ほどノイズ耐量を向上させる事ができた)。
この実験結果では裏面一点接続対策が最も効果が高いことになる。しかしながら、本実験においては、空中配線は、他の部品配置等の物理的制約から、幅が7mm、長さが約110mmの編組線を用いた。これに対して、更に太い編組線を用い、低インピーダンスを確保すれば、今回の対策例よりも更に大きな効果が期待できる。
次に、以下、図9〜図12を参照して、実施例3について説明する。
図9は、図10、図11に示す実施例3の構成について説明する前に、実施例3の基本的構成に関して説明する為の図である。
図9(a)、(b)には、実施例3の基本的構成例であるプリント基板10’の構成例を示している。
図9には、上記図6の構成に対して、シールドコネクタ2側のグランドプレーン7a,8aにもフレームグランド接続端子13を設けて不図示のフレームグランド(FG)に接続するという対策を施したプリント基板10’の構成を示している。
図5で説明したように、図6に示す未対策の構成では、差動配線にノイズが直接印加されるため、そのノイズ耐量は0.5kVであった。これに対して図9のようにコネクタ側のグランドプレーンもフレームグランドに接続するという対策を施した場合には、図12に示すように1.1kVまでノイズ耐量が向上する。
通常の考え方では、図9のような対策を施すことによって、基板内部へのノイズ侵入が抑制される為、最も効果が高いと考えられ、多用される方法である。しかしながら、本手法で前提とする構成のように差動配線が接続された状況下では、この差動配線自体がコモンモードノイズの伝播経路と成り得るため、差動配線へのノイズ伝播を極力抑制する必要がある。
上述した実施例1の構成(図1、図2)では、シールドコネクタ2側のグランドプレーンとIC5側のグランドプレーンとを導電部材(例えば0Ω抵抗)で接続することで、差動配線3へのコモンモードノイズ伝播を抑制することができ、その結果、既に図5で示したように、ノイズ耐量は1.4kVや1.9kVとなり、何れの場合も上記図9の対策の場合(1.1kV)に比べて、ノイズ耐量が向上している。尚、既に図5で示したように、実施例2の構成(図3、図4)も、上記図9の対策の場合(1.1kV)に比べて、ノイズ耐量が向上している(1.7kV)。
この様に、本手法では、通常考え得る対策に比べても、優れた効果が得られるものである。
そして、本出願人は、更に、実施例1の対策法と図9の対策とを組み合わせることを想到し(これを実施例3としている)、これによって更に優れた効果が得られることを、実験によって確認した。これについて、以下に説明する。
既に述べた通り、図10、図11は、実施例3の構成例である。
図10は、上記図1の構成と上記図9の対策とを組み合わせた構成例である。
図10において、図1に示す構成要素と略同一の構成要素には、同一符号を付してあり、その説明は省略もしくは簡略化するものとする。
図10に示すプリント基板40(40A)において、符号1〜9で示す各構成要素は、図1に示す同一符号の各構成要素と略同一のものであり、ここでの説明は省略する。
そして、図10(b)に示すように、このプリント基板40Aでは、図1に示すプリント基板10(10A)と同様、基板の裏面においてグランドプレーン8a−8b間を一点接続する0Ω抵抗11を設けている。尚、既に述べた通り、0Ω抵抗11は一例であり、何らかの導電部材(例えばジャンパー線やパターン等)であればよい。また、一点接続に限るものでもない。
更に、図10(a)、(b)に示すように、このプリント基板40Aでは、図9と略同様に、シールドコネクタ2側のグランドプレーン7a、8aにおいてもフレームグランド接続端子13を設けて不図示のフレームグランド(FG)に接続している。
この様な図10に示す実施例3の構成(その1)によれば、図12に示すように、2.7kVまでノイズ耐量を向上させることができる。図1の構成の場合はノイズ耐圧は1.9kVであったので、図9の対策と組み合わせることで、0.8kVほど高いノイズ耐量を得ることができる。これは、別の見方をすれば、図9に示す一般的に用いられる対策と比べると(1.1kV)、基板内の裏面のグランドプレーン間を一点接続するだけで、1.6kVほど高いノイズ耐量を得ることができることになる。
図11は、上記図2の構成と上記図9の対策とを組み合わせた構成例である。
図11において、図2に示す構成要素と略同一の構成要素には、同一符号を付してあり、その説明は省略もしくは簡略化するものとする。
図11に示すプリント基板40(40B)において、符号1〜9で示す各構成要素は、図2に示す同一符号の各構成要素と略同一のものであり、ここでの説明は省略する。
そして、図11(b)に示すように、このプリント基板40Bでは、図2に示すプリント基板10(10B)と同様、基板の表面(部品面;差動配線配置面)においてグランドプレーン7a−7b間を一点接続する0Ω抵抗12を設けている。尚、既に述べた通り、0Ω抵抗12は一例であり、何らかの導電部材であればよい。また、一点接続に限るものでもない。
更に、図11(a)、(b)に示すように、このプリント基板40Bでは、図9と略同様に、シールドコネクタ2側のグランドプレーン7a、8aにおいてもフレームグランド接続端子13を設けて不図示のフレームグランド(FG)に接続している。
この様な図11に示す実施例3の構成(その2)によれば、図12に示すように、2.1kVまでノイズ耐量を向上させることができる。図2の構成の場合はノイズ耐圧は1.4kVであったので、図9の対策と組み合わせることで、0.7kVほど高いノイズ耐量を得ることができる。これは、別の見方をすれば、図9に示す一般的に用いられる対策と比べると(1.1kV)、基板内の表面のグランドプレーン間を一点接続するだけで、1kVほど高いノイズ耐量を得ることができることになる。
以上説明したように、本例のノイズ対策を施したプリント基板によれば、通信用配線が接続されたプリント基板に関して、特に通信用配線を介して侵入してくるコモンモードノイズへの対策として、特にプリント基板上での対策を行うものであって限られた基板スペースで有用なノイズ対策を施したプリント基板を提供し、これによってプリント基板上の高集積化部品(IC等)の誤動作発生を抑制でき、特に通信エラー発生を抑止できる。
1 Ethernetケーブル
2 シールドコネクタ
3a 差動配線(シールドコネクタ側)
3b 差動配線(IC側)
4 パルストランス
5 IC
6 フレームグランド接続端子
7a グランドプレーン(表面、シールドコネクタ側)
7b グランドプレーン(表面、IC側)
8a グランドプレーン(裏面、シールドコネクタ側)
8b グランドプレーン(裏面、IC側)
9 電源・信号コネクタ
10 プリント基板
10’ プリント基板
11 0Ω抵抗
12 0Ω抵抗
13 フレームグランド接続端子
20 プリント基板
21 編組線
22 接続部材
30 プリント基板
31 編組線
32 接続部材
40(40A、40B) プリント基板

Claims (8)

  1. 少なくとも通信用配線が接続されるコネクタと、高集積化部品が部品面に搭載され、該部品面において前記コネクタ−前記高集積化部品間を接続する差動配線を有し、前記コネクタ側のグランドプレーンと前記高集積化部品側のグランドプレーンとに分離されており、該高集積化部品側のグランドプレーンにフレームグランド接続部が設けられ、該高集積化部品側のグランドプレーンがフレームグランドに接続された構造のプリント基板において、
    前記コネクタ側のグランドプレーンと前記高集積化部品側のグランドプレーンとを接続する導電部材を、前記差動配線の直下の位置以外の位置に設けたことを特徴とするプリント基板。
  2. 前記導電部材によって接続する各グランドプレーンは、前記部品面に隣接する内層以外の層におけるグランドプレーンであることを特徴とする請求項1記載のプリント基板。
  3. 前記導電部材によって、前記コネクタ側のグランドプレーンと前記高集積化部品側のグランドプレーンとを一点接続することを特徴とする請求項1または2に記載のプリント基板。
  4. 前記コネクタ側のグランドプレーンにもフレームグランド接続部が設けられ、該コネクタ側のグランドプレーンも前記フレームグランドに接続されていることを特徴とする請求項1記載のプリント基板。
  5. 少なくとも通信用配線が接続されるコネクタと、高集積化部品が部品面に搭載され、該部品面において前記コネクタ−前記高集積化部品間を接続する差動配線を有し、前記コネクタ側のグランドプレーンと前記高集積化部品側のグランドプレーンとに分離されており、該高集積化部品側のグランドプレーンにフレームグランド接続部が設けられた構造のプリント基板において、
    外部から前記通信用配線を介して前記コネクタに侵入するノイズを前記フレームグランド接続部に導くパスを形成する為の空中配線を設け、
    該空中配線は、その一端は前記差動配線よりも前記コネクタに近い場所に接続し、その他端は前記差動配線よりも前記フレームグランド接続部に近い場所に接続されることを特徴とするプリント基板。
  6. 前記空中配線は、その一端は前記コネクタに接続され、その他端は前記フレームグランド接続部に接続されることを特徴とする請求項記載のプリント基板。
  7. 前記空中配線は、編組線を用いた空中配線であることを特徴とする請求項5または6記載のプリント基板。
  8. 前記空中配線は、前記プリント基板の部品面、裏面の何れか一方の面側に配されることを特徴とする請求項5〜7の何れかに記載のプリント基板。
JP2010152427A 2010-03-12 2010-07-02 プリント基板 Active JP5609329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010152427A JP5609329B2 (ja) 2010-03-12 2010-07-02 プリント基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010056092 2010-03-12
JP2010056092 2010-03-12
JP2010152427A JP5609329B2 (ja) 2010-03-12 2010-07-02 プリント基板

Publications (2)

Publication Number Publication Date
JP2011211147A JP2011211147A (ja) 2011-10-20
JP5609329B2 true JP5609329B2 (ja) 2014-10-22

Family

ID=44941858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010152427A Active JP5609329B2 (ja) 2010-03-12 2010-07-02 プリント基板

Country Status (1)

Country Link
JP (1) JP5609329B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6016376B2 (ja) * 2012-02-28 2016-10-26 三菱電機株式会社 配線板、電子ユニット及び配線板の製造方法
JP6091074B2 (ja) * 2012-04-13 2017-03-08 キヤノン株式会社 発光装置
JP6023556B2 (ja) * 2012-11-09 2016-11-09 矢崎総業株式会社 電気接続箱の接地構造
JP6544981B2 (ja) 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
JP6841034B2 (ja) * 2016-12-27 2021-03-10 株式会社村田製作所 電子部品及びパルストランス
CN107548226B (zh) * 2017-08-22 2020-05-12 新华三技术有限公司 一种印刷电路板制备工艺和印刷电路板
JP7373705B2 (ja) * 2018-02-15 2023-11-06 パナソニックIpマネジメント株式会社 回路基板、電子機器
WO2022215176A1 (ja) 2021-04-06 2022-10-13 三菱電機株式会社 プリント回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269613A (ja) * 1999-03-18 2000-09-29 Matsushita Electric Ind Co Ltd 不要輻射対応プリント基板
JP5004871B2 (ja) * 2007-07-09 2012-08-22 キヤノン株式会社 プリント配線板
JP5063529B2 (ja) * 2008-08-22 2012-10-31 キヤノン株式会社 プリント回路板

Also Published As

Publication number Publication date
JP2011211147A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
JP5609329B2 (ja) プリント基板
JP2007165483A (ja) 多層プリント回路板
US8304667B2 (en) Multilayer printed circuit board
US20120247825A1 (en) Printed circuit board
JP6422395B2 (ja) 回路基板
KR102447839B1 (ko) 회로 기판 및 이를 포함하는 전자 기기
JP6140989B2 (ja) 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
JP2010278132A (ja) フレキシブル配線基板、フレキシブル配線基板の組付構造及び電子機器
JP2013254759A (ja) 回路基板及び電子機器
JP2001267701A (ja) プリント基板
JP4957543B2 (ja) プリント回路基板
CN114025465B (zh) 一种带隔离结构的pcb板
JP5986032B2 (ja) コネクタ、回路基板、および電子機器
JP4735670B2 (ja) プリント基板および画像処理装置
US9532442B2 (en) Feed line structure, circuit board using same, and EMI noise reduction method
US8769469B1 (en) System and method of crossover determination in differential pair and bondwire pairs to minimize crosstalk
JP2007324511A (ja) 差動インピーダンス整合プリント配線板
CN219780480U (zh) 电路板、控制器以及设备
CN221409233U (zh) 一种pcb板结构及pcb板
JP7439490B2 (ja) ノイズ対策回路
JP2017216367A (ja) プリント回路板及び電子機器
JP6288910B2 (ja) 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
Raza et al. Electromagnetically Compatible Solutions for High and Low Frequency Environment by Separation of Systems
JP4343145B2 (ja) 配線基板
JP2017027675A (ja) シールドコネクタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5609329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250