JPH0417496A - デジタル交換装置 - Google Patents

デジタル交換装置

Info

Publication number
JPH0417496A
JPH0417496A JP2119929A JP11992990A JPH0417496A JP H0417496 A JPH0417496 A JP H0417496A JP 2119929 A JP2119929 A JP 2119929A JP 11992990 A JP11992990 A JP 11992990A JP H0417496 A JPH0417496 A JP H0417496A
Authority
JP
Japan
Prior art keywords
clock
extracted
selection
extraction
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2119929A
Other languages
English (en)
Other versions
JP3120994B2 (ja
Inventor
Michihiro Izumi
通博 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP02119929A priority Critical patent/JP3120994B2/ja
Priority to US07/696,176 priority patent/US5331667A/en
Priority to EP91107622A priority patent/EP0456258B1/en
Priority to DE69129247T priority patent/DE69129247T2/de
Publication of JPH0417496A publication Critical patent/JPH0417496A/ja
Application granted granted Critical
Publication of JP3120994B2 publication Critical patent/JP3120994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は網に同期したクロックを生成する手段を有する
電話交換装置に関するものである。
【従来の技術】
デジタル通信回線を収容する電話交換装置などにおいて
は、網と交換装置の動作周波数の差の存在によるデータ
の逸脱などを防ぐために、網から受信した信号からクロ
ックを抽出し、抽出したクロックに同期させて交換スイ
ッチを動作させる従属同期方式がとられることはよく知
られている。 このような従来の電話交換装置においては、受信信号よ
り抽出したクロックに同期した交換スイッチ動作クロッ
クを生成するために、位相制御発振装置を用いていた。 この従来の位相制御発振装置としてDPLLを用いた場
合の例を第8図に示す。 同図において、30は位相比較器、31はカウンタ、3
2はインクリメント・デクリメント回路、33は分周カ
ウンタ、34は網から抽出されたクロック、35は位相
比較用DPLL出力クロック、36は位相比較結果信号
(カウンタ31のアップ・ダウンを選択)、37はカウ
ンタクロック、38はカウンタキャリーアウト信号、3
9はカウンタクロック号、40はPLL基準クロック、
41はPLL基準クロックのクロック操作後の出力、4
2は交換装置の動作に用いるPLL出力クロックである
。 以上の構成を備える従来の位相制御発振装置において、
例えば網から8KHzのフレーム同期タイミングクロッ
クを抽出し、PLL基準クロックに32.768MHz
のクロックを用いる場合の動作を以下に説明する。 PLL出力クロック42、位相比較用PLL出力クロッ
ク35としては、通常PLL基準クロック40を2″だ
け分周したクロックが出力される。 ここで、位相比較用PLL出力クロック35としては、
網から抽出した8KHzのクロックとの位相を比較する
ために、網から抽出したクロック34と同じ8KHzの
クロックを出力する。そして、両クロックの立上がりの
タイミング毎に位相を比較する。比較した結果、網から
抽出したクロック34の位相が進んでいる場合には、カ
ウンタ31の値を1つインクリメントする。カウンタ値
が予め設定した値に達すると、インクリメント・デクリ
メント回路32によりPLL基準クロック40に1クロ
ック挿入する。この動作を、位相差がなくなるまで繰り
返すことにより、網の動作クロックに従属したクロック
を電話交換装置に与えられることになる。 一方、比較した結果、網から抽出したクロック34の位
相が遅れている場合には、カウンタ31の値を1つデク
リメントする。カウンタ値が予め設定した値に達すると
、インクリメント・デクリメント回路32によりPLL
基準クロック40に1クロック引き抜く。この動作を、
位相差がなくなるまで繰り返すことにより、網の動作ク
ロックに従属したクロックを電話交換装置に与えられる
ことになる。 しかし、現実の電話交換装置においては、上記のように
位相制御発振装置に入力される網からの抽出クロックが
1本となることはまれである。即ち、通常は複数のデジ
タル通信回線が交換装置に収納されており、収納デジタ
ル通信回線が通信中しかクロックを抽出することのでき
ないような回線である場合、位相制御発振装置へ入力さ
れる網からの抽出クロックとしてどの回線から抽出した
クロックを用いるかを通信状況に応じて制御する必要が
ある。 第9図は上記の位相制御発生装置を有する従来の電話交
換装置の構成例を示したものである。同図において、4
3は通信回線44は回線インタフェース部、45は網同
期装置、46は中央制御装置、47は交換スイッチ、4
8は内線インタフェース部、50は電話機、51えは回
線から抽出したクロック、52は回線状況を示す信号、
53は交換スイッチ動作クロック、54はハイウェイ、
55はアドレスバス・データバスである。 上述した従来の網同期装置45の第1の例の詳細構成を
第10図に示す。 第10図において、56はセレクタ、57はプライオリ
ティエンコーダ、58はフリップフロップ、59はクロ
ック位相差吸収部、60は位相制御発振装置、61は切
換タイミング信号、65は出力分周クロック、66は同
期化クロック、67は位相制御発振装置入力クロックで
ある。 以下、従来の第1の網同期装置45の例における動作を
第9図、第10図に従って、クロック切換部分を中心に
説明する。 回線インタフェース部44においては、回線からの受信
信号からタイミングを抽比し、PLLによって8KHz
のクロックCL K O〜CL K nを生成する。な
お信号名に付加された番号0〜nは抽出回線に対応した
番号であり、本例ではn=8として説明を進める。なお
、網と通信中の場合は出力する8KHzのクロックは網
のタイミングに同期しているが、非通信中は、独立した
水晶発振器から生成され網のタイミングに同期している
とは限らない。 回線インタフェース部44は、さらに、回線状況(通信
状況)を示す信号COM O= COM nを出力する
。通信中は論理「0」の信号を、非通信中は論理「1」
の信号を出力する。なお信号名に付加された番号0〜n
は回線番号であり、本例ではn=8として説明を進める
。 回線状況信号C0M0〜C0M8はプライオリティ・エ
ンコーダ57に入力され、論理「0」を出力している回
線で最も若い回線番号を3ビツトの2進数(3ビツト)
に変換して出力する。例えば、C0M2、C0M5、C
0Mgが論理「0」のときは“010”の3ビツトが出
力される。 なお、全ての回線状況信号が論理「1」の時、即ち全く
通信の行われていない時には“000”の3ビツトが出
力される。 プライオリティエンコーダ57の出力は、フリップフロ
ップ58で一端ラッチされ、8ビツト入力のセレクタ5
6に入力され、回線インタフェース部44から供給され
る8本の8KHzクロック51のうち、位相制御発振装
置60に出力すべきクロックを選択する。例えば、上述
のC0M2、C0M5、C0M8が論理「0」の場合に
は、プライオリティ・エンコーダからの出力は例は”0
10”の3ビツトであるので、CLK2が選択される。 ここで、2つめの回線2が通信を開始した場合には、C
0M2が論理「1」に変化し、プライオリティエンコー
ダ57の出力は′101”の3ビツトに変化する。する
と、セレクタ56はこれによりCLK5を選択出力し、
位相制御発振装置60にはCLK5が入力されることに
なる。 以上の動作により、通信中の回線から抽出したクロック
が位相制御発振装置に入力されるよう切換えが行われて
いた。 上述した従来の網同期装置45の第2の例の詳細構成を
第11図に示す。なお、他の構成は上述した第9図と同
様構成である。 第11図において、70はクロック位相差吸収部であり
、入力クロック毎の遅延回路を有している。71はフリ
ップフロップ、72はセレクタ、73は位相制御発振装
置、74は切替タイミング発生部である。また、75は
セレクタ制御信号、76は選択された抽出クロック、7
7は切替タイミング信号、78は出力分周クロック、7
9は出力分周クロックである。 以下、従来の第2の網同期装置45の例における動作を
第9図、第11図に従って、クロック切換部分を中心に
説明する。 回線インタフェース部44の動作は上述と同様である。 そして回線インタフェース部44より出力された8KH
zのクロックは位相差吸収部70に入力される。また、
位相差吸収部70出力はセレクタ72に入力され、ここ
で中央制御装置46に内蔵される出力ポートから出力さ
れるクロック切替制御信号でもある、回線状況(通信状
況)を示す信号COM O= COM nをラッチした
フリップフロップ71よりのクロック切替制御信号によ
り切替られる。 クロック位相差吸収部70は、各回線から抽出されたク
ロックの位相差の影響を排除するためのものである。各
回線伝送路における遅延時間差によって各回線のタイミ
ングは位相差を有している。このため、各クロック毎に
最適の遅延を施すことにより位相制御発振装置73に入
力される各クロックの位相を合せ、クロック切替前と切
替後で位相差が発生しないようにしている。
【発明が解決しようとしている課題】
しかしながら、上記第1の従来例では、位相制御発振装
置60へ入力されるクロック信号を切換える手段として
、プライオリティ・エンコーダ57、セレクタ56など
の手段を用いるために以下のような欠点があった。 (1)位相制御発振装置60より安定した出力を得るた
めには、位相制御発振装置60に入力されるクロックも
安定していることが望ましい。そのためには、クロック
の切換え頻度はできるだけ少ないことが望まれる。 しかしながら、従来の構成では長時間通信を継続してい
る回線が存在しても、その回線より若い番号の回線で通
信の開始、終了が行われると、無条件でクロックの切換
えが行なわれてしまい、安定したクロックが入力されな
い欠点があった。 (2)全ての回線が非通信中の場合は、予め定められた
回線のクロックを選択することとなるため、回線を収容
する際に、予め定められた回線位置から順次窓められた
順序で設置する必要があった。このため、回線を交換装
置に接続する際の煩わしさが生じ、誤接続の生じる可能
性もあった。 また、従来の第二の従来例においては、各回線から抽出
された全てのクロックがまず位相差吸収部70に入力さ
れるので回線数分の遅延回路が必要になるという欠点が
あった。 特に、回線数の多い電話交換装置においては、大きな問
題であった。
【課題を解決するための手段】
本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。 即ち、複数の通信回線を接続する接続手段と、該接続手
段で接続した回線の通信信号からクロックを抽出するク
ロック抽出手段と、該クロック抽出手段によるクロック
抽出の可否情報を接続制御装置に報知する報知手段と、
前記クロック抽出手段での抽8クロックを入力すると共
に前記クロック抽出手段によるクロック抽出の可否情報
に対応して人力抽出クロックの少なくとも1つを選択し
て出力する選択手段と、該選択手段での選択抽出クロッ
クに基づいて通信制御での同期クロックを生成する生成
手段とを備える。 そして、接続手段は最大n本の回線を接続可能であり1
選択手段はクロック抽出の可否情報に対応して抽出クロ
ックの選択制御を行なうアルゴリズムを記憶するメモリ
の記憶アルゴリズムを読み出しクロック抽出手段よりの
クロック抽出の可否情報に対応した選択制御手段よりの
少な(とも1og2n本の出力ポートよりの制御信号に
従って抽出クロックの選択制御を行なう。 また、選択手段で選択された選択抽出クロックに同期し
て、接続手段による接続回線よりのデータを回線交換ス
イッチに入力するデータ入力手段を備える。 又は、複数の通信回線を接続する接続手段と、該接続手
段で接続した回線よりの入力信号と略同位相の基準信号
を生成する生成手段と、前記接続手段で接続した回線の
通信信号からクロックを抽出するクロック抽出手段と、
該クロック抽出手段による抽出クロックより一定数のク
ロックを選択する選択手段と、該選択手段により選択さ
れたクロック信号と前記生成手段で生成された基準信号
との位相差を検出する検出手段と、該検出手段での検出
位相差分前記選択手段により選択されたクロック信号を
遅延する遅延手段と、該遅延手段での遅延クロック信号
を前記生成手段に入力する入力手段とを備える。
【作用】
以上の構成において、回線から抽出したクロックを入力
する選択手段と、選択手段での選択抽出クロックに同期
したクロックを生成する生成手段等とにより、回線状況
に対応して例えば中央制御装置等が該選択手段の制御を
行うことを可能とすることにより、クロック制御の柔軟
性増すと同時に、回路の簡略化を行うことができる。
【実施例】
以下、図面を参照して本発明に係る一実施例を詳細に説
明する。
【第1実施例】 第1図は本発明に係る一実施例の網同期装置を内蔵した
電話交換装置の構成例を示すブロック図である。 第1図において、1は通信回線、2は回線インタフェー
ス部、3は網同期装置、4は中央制御装置、5は交換ス
イッチ、6はメモリ、7は内線インタフェース部、8は
電話機、9は各回線から抽出されたクロック、10はク
ロック切替え制御信号、11は交換スイッチ動作クロッ
ク、12はハイウェイ、13はデータバス及びアドレス
バスである。 第1図に示す本実施例の網同期装置3の詳細構成を第2
図に示す。 第2図において、14はセレクタ、15はフリップフロ
ップ、16はクロック切替えタイミング発生部、17は
クロック位相差吸収部、18は位相制御発振装置、19
は出力分周クロックであり、本実施例では8KH,のク
ロック信号となっている。20はセレクタ制御信号、2
1はセレクタ14で選択された抽出クロック、22は切
替タイミング信号、23は同期化クロック、24は位相
制御発振装置入力クロックである。 第2図に示す本実施例のクロック位相差吸収部の詳細構
成を第3図に示す。 第3図において、25はフリップフロップ、26は位相
比較器、27は遅延回路、28はシフトレジスタ、29
はセレクタである。 以下、以上の構成を備える本実施例の動作を、第4図及
び第5図のタイミングチャートを参照して以下に説明す
る。 回線インタフェース部2おいては、回線からの受信信号
からタイミングを抽出し、PLLによって8 K Hz
のクロックCLKO−CLK8を生成する。通信中の場
合は出力する8KH2のクロックは網のタイミングに同
期しているが、非通話中は独立した水晶発振器から生成
され、網のタイミングに同期しているとは限らない。 回線インタフェース部2さらに、通信状況を示すレジス
タ2aを内蔵しており、中央制御装置4は該レジスタの
セット状況を読み出すことにより回線状況(通知状況)
を知ることができる。 さて、回線インタフェース部2から出力された8KH2
のクロック信号は、網同期装置3のセレクタ14に入力
される。セレクタ4は、中央制御装置4に内蔵された出
力ポートから出力されるクロック切替え制御信号10に
従い、入力クロック信号の1つを選択して出力する。こ
のクロック切替え制御信号10は、通信状況に応じた多
様なパターンでファームウェア化されてメモリ6に格納
されている切替制御テーブルに従って出力される。 中央制御装置4は、適時回線インタフェース部2のレジ
スタ2aをリードして回線状況を読み出し、認識した通
信状況の変化に速やかに対応してメモリ6の切替制御テ
ーブルに従い最適のクロック切替え制御信号10を出力
ポートから出力し、切替え回数が最小となるよう制御す
る。 より具体的述べると、セレクタ14による位相制御発振
装置18へのクロックの選択において、まず任意の通信
中の回線を選択した場合、他の回線の通信状況にかかわ
らず、始めに選択した通信回線が通信を終了しない限り
、クロックの切替えを行わない。 そして、通信が終了した場合には、通信が開始されてか
らの時間が最も短い回線からのクロックを選択する。 クロック切替え制御信号10は、網同期装置3のセレク
タ14に入力される前に、フリップフロップ15で一旦
ラッチされ、後述するクロック位相差吸収部17との動
作タイミング保持を図っている。 各回線伝送路における遅延時間差によって、各回線のタ
イミングは位相差を有しているが、クロック位相差吸収
部17は、各回線から抽出されたクロックの切替時にお
けるクロックの位相差の影響を排除するための回路であ
る。 セレクタ14での切替前クロックの位相と切替後クロッ
クの位相が異なっている場合におけるクロック位相差吸
収部17への入力クロックは第4図に示すクロックとな
る。 本実施例の位相制御発振装置18も、上述した従来の位
相制御発振装置と同様構成であり、この様な位相差を含
んだクロック信号を、そのまま位相制御発振装置18に
入力した場合には、上述同様の制御でインクリメント・
デクリメント回路が動作し、PLL基準クロックに1ク
ロックの挿入が行われることとなってしまう。 本実施例ではこのような事態を有効に防止するため、ク
ロック位相差吸収部17の以下の動作により、位相制御
発振装ff118に入力されるクロックには切替時の位
相変化が発生しないよう制御している。 即ち、まず切替後の回線からの抽出クロックbの位相を
、切替前のクロックaの位相に一致させるために、両ク
ロックa、bを抽出クロックより高い周波数のクロック
23でフリップフロップ25にラッチする。そしてラッ
チしている切替前のクロックaと切替後のクロックbど
の位相差を比較して位相差に相当するだけの時間を示す
比較結果Cを出力する。遅延回路27では切替後のクロ
ックbを位相比較器26よりの比較結果信号0分だけ遅
延させたクロックdをシフトレジスタ28及びセレクタ
29に出力する。 この時、両クロックa、bは同期化しているため、一方
のクロックのみを遅延しようとする場合であっても、シ
フトレジスタなどを用いるのみで容易に行なえる。 位相比較器26で、両クロックa、bの位相を比較して
いる間に、第4図に示すような現象が生じクロックの同
期ずれが発生しないようにするため、位相の比較期間は
、切替え前のクロックをシフトレジスタ28により遅延
させたクロックを出力して位相制御発振装置18に入力
させる。位相制御発振装置18に入力するクロックがシ
フトレジスタ経由のものか、シフトレジスタ経由でない
ものかを切替えるタイミングは、クロック切替えタイミ
ング発生部16により発生し、クロックの立上がり、立
下がり変化点で切替わることのないように制御している
。 以上の動作の概略を第5図のタイミングチャートに示す
。第5図中の参照符号(8〜g)は、第3図の各信号の
参照符号に対応している。 以上の説明においては、電話交換装置に接続される通信
回線数が8本である例を説明したが、本実施例の収納通
信回線は以上の本数に限定されるものではな(、通信回
線の本数は何本になっても同様の構成で同一の効果が得
られる。 例えば、n本の回線を接続可能な場合、中央制御装置4
から出力されるクロック切替え制御信号10の本数がρ
og2n本となることは容易にわかる。従って、収容す
る回線数nが大きければ大きいほど、本実施例による効
果は明らかなものとなる。 また、以上の説明においては、電話交換装置に中央制御
装置4が1つだけ存在する場合について述べたが、大規
模なシステムの場合、全ての動作を1つの中央制御装置
4で制御することは困難であり、複数の中央制御装置4
を用いる場合も本実施例の範囲に含まれることは明かで
ある。 なお、この様な場合においては、通信状況を示すレジス
タにアクセスし、切替えタイミング信号を出力する中央
制御装置4を回線インタフェース部2などに設けること
によっても、同様の効果は期待できる。 更に、上述の説明においては、通信中にのみクロックを
抽出することのできる回線を接続した場合について述べ
たが、このクロック抽出タイミングは以上の例に限定さ
れるものではなく、本発明は、非通話中にもクロックを
抽出できる回線を接続した場合では、常時クロックを抽
出でき、回線障害などによりクロック供給が不能となっ
た時の処理にも利用でき、同様の効果が期待できる。 以上説明した様に本実施例によれば、以下のような効果
が得られる。 (1)位相制御発振装置18へ入力されるクロックの切
換え頻度を下げることができ、生成するクロックの一層
の安定化を図ることができる。 (2)全ての回線が非通話中の場合でも、選択する回線
を予め定めてお(必要がないため、回線を交換装置に接
続する際の制限事項がなくなる。 (3)従来例に比べ、回路の簡便化が図られる。 (4)網同期装置3へ入力される信号線数が2n本から
(n十ρog2n)本に削減される。
【第2実施例】 以上説明した第1実施例においては、クロック切替時に
、切替前クロックと、切替後クロックとの位相差がある
場合には、切替後のクロックの位相を切替前クロックの
位相に合せるべく、第3図に示すクロック位相差吸収部
17の第3図に示す遅延回路27により切替後のクロッ
クを必要時間遅延させていた。 しかし、両クロックの位相を合せるのは以上の例に限定
されるものではなく、例えばシフトレジスタを用いて行
なってもよい。 このように、切替後のクロックの遅延をシフトレジスタ
で行なう本発明に係る第2実施例を以下に説明する。 以下に説明する第2実施例においても、電話交換装置の
全体構成は第1図に示す構成であり、網同期装置3の全
体構成も第2図に示す構成とすることができる。 第2実施例においては、網同期装置3のクロック位相差
吸収部7を第6図に示す構成とする。 第6図において、85はフリップフロップ、86は位相
比較器、87はカウンタ、88はカウンタロード信号、
89はフリップフロップ、90.92はシフトレジスタ
、91.93はセレクタである。 以上の構成において、各回線伝送路における遅延時間差
によって、各回線のタイミングは位相差を有しているが
、クロック位相差吸収部17により、第1実施例と同様
に各回線から抽出されたクロックの切替時におけるクロ
ックの位相差の影響を排除している。 即ち、本実施例においても、セレクタ14での切替前ク
ロックの位相と切替後クロックの位相が異なっている場
合におけるクロック位相差吸収部17への人力クロック
は第4図に示すクロックとなり、この様な位相差を含ん
だクロック信号を、そのまま位相制御発振装置18に入
力した場合には、上述同様の制御でインクリメント・デ
クリメント回路が動作し、PLL基準クロックに1クロ
ックの挿入が行われることとなってしまう。 本実施例ではこのような事態を有効に防止するため、ク
ロック位相差吸収部17の以下の動作により、位相制御
発振装置18に入力されるクロックには切替時の位相変
化が発生しないよう制御している。 即ち、まず切替後の回線からの抽出クロックbの位相を
、切替前のクロックaの位相に一致させるために、両ク
ロックa、bを抽出クロックより高い周波数のクロック
83でフリップフロップ85にラッチする。そしてラッ
チしている切替前のクロックaと切替後のクロックbど
の位相差を位相比較器86で比較して位相差に相当する
だけの時間を示す比較結果Cをカウンタ87に出力する
。カウンタ87では、位相差に相当する時間だけロード
状態となり、ロード状態中のカウンタ87の(出力値X
カウンタクロック1周期)分の時間だけ抽出クロックを
遅延させれば、抽出クロックと位相制御発振装置18へ
の入力クロックとの位相差はない状態となる。このため
、カウンタ87のカウント値はフリップフロップ89で
ラッチされセレクタ91に出力される。 所望の遅延量のクロックを得るために、本実施例におい
てはシフトレジスタ90及びセレクタ91を用いる。即
ち、同期化された抽出クロックを上述の64KHzのク
ロックでシフトし、8通りの遅延量を持つ抽出クロック
d −eを生成する。 そして、上記8本のクロックをセレクタ91に入力する
。セレクタ91では、このカウンタ87のロード中の出
力値に対応するフリップフロップ89よりの信号に従っ
て、上記8本のクロックのうちの1つのクロック信号f
を選択してシフトレジスタ92に出力する。 この結果、クロックを抽出する回線の選択の切替が行な
われていない間は、セレクタ91に入力されるカウンタ
87のカウント値は、先の切替タイミングでフリップフ
ロップ89にセットされたカウンタ87のカウント値で
あり、抽出クロックfは常に一定の遅延量と成るよう制
御されている。 そして、セレクタ93を介して出力信号iとして位相制
御発振装置18に出力している。 しかし、この一定量の遅延クロックfをクロック切替時
においてもそのまま位相制御発振装置18にa力しては
、上述した第4図に示すクロック切替状態となってしま
う。このため、クロック切替時においてはセレクタ91
での選択クロックfはシフトレジスタ92に入力され、
ここで切替前のクロックと同位相クロックとなるよう遅
延されたクロックをセレクタ93で選択して出力信号i
としている。 以上の動作の概略を第7図のタイミングチャートに示す
。第5図中の参照符号(a−i)は、第6図の各信号の
参照符号に対応している。 以上の説明においては、回線から抽出された複数のクロ
ックから選択したクロックを遅延させる手段として、シ
フトレジスタを用いる例を説明したが、この遅延させる
手段はシフトレジスタに限定されるものではなく、いか
なる手段で遅延させてもよい。例えばアナログ遅延素子
を用いること等ができる。 更に、以上の説明においては、回線から抽出された複数
のクロックから選択したクロックを遅延させるのに、6
4KHzの周波数の信号を用いたが、より高い周波数の
信号を用いることにより、より周波数の変化に高速に応
答することができる。 更に回線から抽出するクロックの周波数も8KHzに限
るものではなく、他の周波数であっても全く同様の効果
が得られる。 更にまた、電話交換装置に接続される通信回線数が8本
である例を説明したが、本実施例の収納通信回線は以上
の本数に限定されるものではなく、通信回線の本数は何
本になっても同様の構成で同一の効果が得られる。 例えば、n本の回線を接続可能な場合、中央制御装置4
から出力されるクロック切替え制御信号10の本数かβ
og2n本となることは容易にわかる。従って、収容す
る回線数nが大きければ大きいほど、本実施例による効
果は明らかなものとなる。 以上説明した様に本実施例によれば、以下のような効果
が得られる。 (1)位相制御発振装置18へ入力されるクロックの切
換え頻度を下げることができ、生成するクロックの一層
の安定化を図ることができる。 (2)全ての回線が非通話中の場合でも、選択する回線
を予め定めておく必要がないため、回線を交換装置に接
続する際の制限事項がなくなる。 (3)従来例に比べ、回路の簡便化が図られる。
【発明の効果】
以上説明したように本発明によれば、回路の簡便化が図
られる。 また、位相制御発振装置へ入力されるクロックの切換え
頻度を下げることができ、生成するクロックの一層の安
定化を図ることができる。 全ての回線が非通話中の場合でも、選択する回線を予め
定めてお(必要がないため、回線を交換装置に接続する
際の制限事項がな(なる。
【図面の簡単な説明】
第1図は本発明に係る一実施例の網同期装置を内蔵した
電話交換装置のブロック構成図、第2図は本実施例の網
同期装置の詳細構成図、第3図は本実施例のクロック位
相差吸収部の詳細構成図、 第4図は位相差吸収部のない場合の位相差制御発振装置
入力信号を示すタイミングチャート、第5図は本実施例
の位相差吸収部の動作タイミングチャート、 第6図は本発明に係る第2実施例のクロック位相差吸収
部の詳細構成図、 第7図は第2実施例の位相差吸収部の動作タイミングチ
ャート、 第8図は一般的な位相差制御発振装置のブロック構成図
、 第9図は従来の電話交換装置を示すブロック構成図、 第10図は従来の網同期装置を示すブロック構成図、 第11図は従来の網同期装置の第2の例の詳細構成を示
すブロック構成図である。 図中、1・・・通信回線、2・・・回線インタフェース
部、2a・・・レジスタ、3・・・網同期装置、4・・
・中央制御装置、5・・・交換スイッチ、6・・・メモ
リ、7・・・内線インタフェース部、14・・・セレク
タ、16゜61・・・切替タイミング発生部、17.5
9・・・クロック位相差吸収部、18.60・・・位相
制御発振装置、26.86・・・位相比較器、27・・
・遅延回路、28.90.92・・・シフトレジスタ、
29゜56.91.93・・・セレクタ、31,33.
87・・・カウンタ、32インクリメント・デクリメン
ト回路、 57・・・プライオリティエンコーダである。

Claims (4)

    【特許請求の範囲】
  1. (1)複数の通信回線を接続する接続手段と、該接続手
    段で接続した回線の通信信号からクロックを抽出するク
    ロック抽出手段と、該クロック抽出手段によるクロック
    抽出の可否情報を接続制御装置に報知する報知手段と、
    前記クロック抽出手段での抽出クロックを入力すると共
    に前記クロック抽出手段によるクロック抽出の可否情報
    に対応して入力抽出クロックの少なくとも1つを選択し
    て出力する選択手段と、該選択手段での選択抽出クロッ
    クに基づいて通信制御での同期クロックを生成する生成
    手段とを備えるこを特徴とする電話交換装置。
  2. (2)接続手段は最大n本の回線を接続可能であり、選
    択手段はクロック抽出の可否情報に対応して抽出クロッ
    クの選択制御を行なうアルゴリズムを記憶するメモリの
    記憶アルゴリズムを読み出しクロック抽出手段よりのク
    ロック抽出の可否情報に対応した選択制御手段よりの少
    なくともlog_2n本の出力ポートよりの制御信号に
    従つて抽出クロックの選択制御を行なうことを特徴とす
    る請求項第1項記載の電話交換装置
  3. (3)選択手段で選択された選択抽出クロックに同期し
    て、接続手段による接続回線よりのデータを回線交換ス
    イッチに入力するデータ入力手段を備えることを特徴と
    する請求項第1項記載の電話交換装置
  4. (4)複数の通信回線を接続する接続手段と、該接続手
    段で接続した回線よりの入力信号と略同位相の基準信号
    を生成する生成手段と、前記接続手段で接続した回線の
    通信信号からクロックを抽出するクロック抽出手段と、
    該クロック抽出手段による抽出クロックより一定数のク
    ロックを選択する選択手段と、該選択手段により選択さ
    れたクロック信号と前記生成手段で生成された基準信号
    との位相差を検出する検出手段と、該検出手段での検出
    位相差分前記選択手段により選択されたクロック信号を
    遅延する遅延手段と、該遅延手段での遅延クロック信号
    を前記生成手段に入力する入力手段とを備えることを特
    徴とする電話交換装置。
JP02119929A 1990-05-11 1990-05-11 デジタル交換装置 Expired - Fee Related JP3120994B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02119929A JP3120994B2 (ja) 1990-05-11 1990-05-11 デジタル交換装置
US07/696,176 US5331667A (en) 1990-05-11 1991-05-06 Telephone exchange apparatus with communication line clocking
EP91107622A EP0456258B1 (en) 1990-05-11 1991-05-10 Network synchronization unit for a telephone exchange
DE69129247T DE69129247T2 (de) 1990-05-11 1991-05-10 Netzsynchronisierungseinheit für eine Vermittlungsanlage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02119929A JP3120994B2 (ja) 1990-05-11 1990-05-11 デジタル交換装置

Publications (2)

Publication Number Publication Date
JPH0417496A true JPH0417496A (ja) 1992-01-22
JP3120994B2 JP3120994B2 (ja) 2000-12-25

Family

ID=14773666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02119929A Expired - Fee Related JP3120994B2 (ja) 1990-05-11 1990-05-11 デジタル交換装置

Country Status (4)

Country Link
US (1) US5331667A (ja)
EP (1) EP0456258B1 (ja)
JP (1) JP3120994B2 (ja)
DE (1) DE69129247T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291480A (en) * 1991-06-18 1994-03-01 Dsc Communications Corporation Synchronous node controllers for switching network
CA2047641C (en) * 1991-07-23 2000-01-11 Ed Gancarcik Basic rate interface
US6308077B1 (en) * 1992-10-02 2001-10-23 Motorola, Inc. Apparatus and method for providing synchronization of base-stations in a communication system
JPH0787047A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd Sdhリアルタイム・クロック方式
US5579353A (en) * 1993-10-12 1996-11-26 Texas Instruments Incorporated Dynamic clock mode switch
DE4408852C1 (de) * 1994-03-16 1994-11-17 Ant Nachrichtentech Verfahren zur Bereitstellung eines Rahmentaktes sowie Anordnung und Anwendung
GB2293062B (en) * 1994-09-09 1996-12-04 Toshiba Kk Master-slave multiplex communication system and PLL circuit applied to the system
US5586149A (en) * 1994-12-07 1996-12-17 Motorola Inc. Interference dependent adaptive phase clock controller
KR0174596B1 (ko) * 1995-05-10 1999-04-01 김광호 교환시스템의 망동기제어를 위한 클럭수신회로
DE19623480C1 (de) * 1996-06-12 1997-10-30 Siemens Ag Verfahren zur Generierung eines zur Steuerung einer Datenausgabe verwendbaren Ausgabetaktsignals in Abhängigkeit von einem von mehreren Eingabetaktsignalen
US5960331A (en) * 1996-07-01 1999-09-28 Harris Corporation Device and method for maintaining synchronization and frequency stability in a wireless telecommunication system
JP3773617B2 (ja) * 1997-02-28 2006-05-10 沖電気工業株式会社 クロック信号供給装置
KR20000045118A (ko) * 1998-12-30 2000-07-15 김영환 전전자 교환기의 원격용 망동기 장치
JP3689591B2 (ja) * 1999-06-08 2005-08-31 キヤノン株式会社 無線通信装置
JP5105665B2 (ja) * 2001-03-13 2012-12-26 キヤノン株式会社 通信装置および制御方法、並びにプログラム
CA2369805A1 (en) * 2002-01-31 2003-07-31 Catena Networks Canada Inc. Network synchronization architecture for a broadband loop carrier system (blc)
DE10207283B4 (de) * 2002-02-21 2005-07-07 Winbond Electronics Corp. Integrated Services Digital Network (ISDN)- Nebenstellenanlage, befähigt, einen Synchronisationstaktgeber automatisch zu wählen
US8248974B2 (en) * 2008-06-25 2012-08-21 Realtek Semiconductor Corp. All-digital timing control for multi-channel full-duplex transceiver
CN101621372B (zh) * 2008-06-30 2013-01-30 华为技术有限公司 一种传送网络异步背板主备倒换的方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54101610A (en) * 1978-01-27 1979-08-10 Nippon Telegr & Teleph Corp <Ntt> Clock supply system
IT1214377B (it) * 1984-06-13 1990-01-18 Torino Sip Societa Italiana Pe Circuito numerico per l estrazione di segnali di sincronismo da un flusso seriale di dati codificati
US4736393A (en) * 1986-04-16 1988-04-05 American Telephone And Telegraph Co., At&T Information Systems, Inc. Distributed timing control for a distributed digital communication system
JPH088561B2 (ja) * 1988-04-20 1996-01-29 株式会社日立製作所 Cmiブロック同期方法
US5034967A (en) * 1988-11-14 1991-07-23 Datapoint Corporation Metastable-free digital synchronizer with low phase error
JPH02192337A (ja) * 1989-01-20 1990-07-30 Fujitsu Ltd 位相調整回路
GB8903567D0 (en) * 1989-02-16 1989-04-05 British Telecomm An optical network

Also Published As

Publication number Publication date
EP0456258A3 (en) 1993-03-17
DE69129247T2 (de) 1998-09-24
JP3120994B2 (ja) 2000-12-25
DE69129247D1 (de) 1998-05-20
EP0456258A2 (en) 1991-11-13
EP0456258B1 (en) 1998-04-15
US5331667A (en) 1994-07-19

Similar Documents

Publication Publication Date Title
JPH0417496A (ja) デジタル交換装置
US5867541A (en) Method and system for synchronizing data having skew
US5455840A (en) Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator
JP3524577B2 (ja) 動的クロック切り換え回路
JPH04286233A (ja) スタッフ同期回路
JP2003208400A (ja) クロック切替回路
JP2719226B2 (ja) 情報処理システム
JP2004037332A (ja) データ遅延回路
KR100197438B1 (ko) 프로세서와 텔레포니 디바이스간의 클럭 선택 장치
JP2872036B2 (ja) 速度変換装置
JPH09261787A (ja) Pll回路におけるクロック同期回路
JPH0438026A (ja) 受信データ同期回路
JPH08237235A (ja) ディジタル通信システム
KR100455374B1 (ko) 동기식 회로를 위한 클럭 스큐 보상 장치 및 방법
KR100447397B1 (ko) 통신시스템의 비트에러방지장치
JPH10145344A (ja) ビット位相同期回路
JP2001274678A (ja) デジタル位相同期ループ回路
JP2000269945A (ja) クロック無瞬断切替装置
JPS61242136A (ja) 自己診断方式
JPH0934583A (ja) クロック選択制御方式
KR20030006602A (ko) 서로 다른 버스 폭을 가지는 장치 사이의 데이터 정합방법 및 장치
JPH1168726A (ja) クロック切替え回路
JPH03268530A (ja) 非同期回路のデータ乗せ換え方式
JPH02275534A (ja) 系切替制御方式
JPH0738386A (ja) データラッチ回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071020

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees