KR0174596B1 - 교환시스템의 망동기제어를 위한 클럭수신회로 - Google Patents
교환시스템의 망동기제어를 위한 클럭수신회로 Download PDFInfo
- Publication number
- KR0174596B1 KR0174596B1 KR1019950011412A KR19950011412A KR0174596B1 KR 0174596 B1 KR0174596 B1 KR 0174596B1 KR 1019950011412 A KR1019950011412 A KR 1019950011412A KR 19950011412 A KR19950011412 A KR 19950011412A KR 0174596 B1 KR0174596 B1 KR 0174596B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- trunk
- dots
- circuit
- receiving
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
1 . 청구범위에 기재된 발명이 속한 기술분야 : 교환시스템의 망동기제어를 위한 클럭수신회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 : 교환시스템이 고유의 동작을 하기 위해서는 소정의 클럭을 필요로 하는데, 종래에는 그 공급원을 트렁크로 하여 통화의 품질을 제대로 담보해내지 못했다. 그래서 현재 국내망에서는 디지털 오피스 타임 서플라이(DOTS)를 일부 채택하게 되었지만, DOTS 수신 케이블은 트렁크 수신 케이블과 다른 포멧을 가지므로 DOTS와 정합할 수 있는 방법의 개발이 필요하게 되었다.
3. 발명의 해결방법의 요지 : 교환시스템의 망동기제어를 위한 클럭수신회로에 있어서, 트렁크 및 DOTS로부터 소정 회선의 망동기 기준클럭을 차별적인 레벨(+, 0, -)로 수신하여 트랜지스터 트랜지스터 로직 레벨로 변환된 망동기 기준클럭을 출력하는 클럭수신수단과, 상기 클럭수신수단에서 수신한 클럭이 트렁크의 기준클럭인지 아니면 DOTS의 기준클럭인지 판단하여 클럭정보신호의 발생 여부를 결정하는 클럭판단수단으로 구성됨을 특징으로 한다.
4, 발명의 중요한 용도 : 트렁크 및 DOTS로부터 공급되는 클럭을 수신하는 회로를 개발함에 있어, 기존망과의 호환이 가능하게 하는 데 이용한다.
Description
제1도는 종래의 클럭수신회로의 구성도.
제2도는 트렁크 수신 케이블 포멧도
제3도는 디지털 오피스 타임 서플라이 수신 케이블 포멧도.
제4도는 본 발명에 따른 클럭수신회로의 구성도.
제5도는 제4도중 클럭판단부의 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 클럭 수신부 20 : 클럭 판단부
31, 32 : 트랜지스터 트랜지스터 로직 변환부
33∼35 : 앤드게이트 NSRF : 망동기 기준클럭
FA : 클럭정보신호
DG : 디지털 오피스 타임 서플라이 그라운드
본 발명은 교환시스템에 있어서 망동기 제어회로에 관한 것으로, 특히 트렁크와 디지털 오피스 타임 서플라이(Digital Office Time Supply : 이하 DOTS라 함.)로부터 공급되는 클럭을 모두 수용할 수 있도록 하는 회로에 관한 것이다.
교환시스템이 고유의 동작을 하기 위해서는 소정의 기준클럭을 필요로 하는데, 종래에는 주로 트렁크를 그 공급원으로 했다.
제1도는 종래의 클럭수신부 및 그 입·출력신호들을 나타낸 것이다. 도시된 바에 따르면, 트렁크(도시하지 않았음.)로부터 최대 3회선의 망동기 기준클럭(Network Synchronization Reference clock : 이하 NSRF라 함.)과 클럭에 관한 정보, 즉 프레임 알람(Frame Alarm : 이하 FA라 함.)을 수신한다. 그러나 이렇게 트렁크에서 공급되는 클럭은 통화의 품질을 제대로 담보해내지 못했다. 그래서 현재 국내망에서는 상기 트렁크와는 별도의 클럭 공급 센터인 DOTS를 일부 채택하게 되었다.
제2도는 트렁크 수신 케이블 포맷(format)을 나타낸 것이고, 제3도는 DOTS 수신 케이블 포맷을 나타낸 것이다. 도시된 바와 같이, DOTS 수신 케이블은 트렁크 수신 케이블과 다른 포맷을 갖는다. 우선 DOTS 수신 케이블은 FA(+), FA(-)를 가지지 않는다. 다시 말해서 클럭정보신호를 필요로 하지 않는다. 또한 DOTS 수신 케이블은 DG 즉 DOTS 그라운드 신호를 가진다. 이와 같이 두 케이블의 포멧이 상이하므로, DOTS와 정합할 수 있는 방법의 개발이 필요하게 되었다.
따라서 본 발명의 목적은 트렁크 클럭과 DOTS 클럭을 모두 수신할 수 있는 클럭수신회로를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은 교환시스템의 망동기제어를 위한 클럭수신회로에 있어서, 트렁크 및 DOTS로부터 소정 회선의 망동기 기준클럭을 차별적인 레벨(+, 0, -)로 수신하여 트랜지스터 트랜지스터 로직 레벨로 변환된 클럭 NSRF을 출력하는 클럭수신수단과, 상기 클럭수신수단에서 수신한 클럭이 트렁크의 기준클럭인지 아니면 DOTS의 기준클럭인지 판단하여 클럭정보신호 FA의 발생 여부를 결정하는 클럭판단수단으로 구성됨을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다할 것이다.
그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제4도는 본 발명에 따른 클럭수신회로의 구성도로서, 트렁크 및 DOTS로부터 최대 3회선의 망동기 기준클럭을 차별적인 레벨(+, 0, -)로 수신하여 트랜지스터 트랜지스터 로직 레벨로 변환된 클럭 NSRF을 출력하는 클럭수신부 10과, 상기 클럭수신부 10에서 수신한 클럭이 트렁크의 기준클럭인지 아니면 DOTS의 기준클럭인지 판단하여 클럭정보신호 FA의 발생 여부를 결정하는 클럭판단부 20으로 구성된다.
제5도는 상기 제4도의 구체 회로도로서, 제1 및 제2트랜지스터 트랜지스터 로직 변환부 31, 32와, 앤드게이트 33 ∼ 35로 구성된다.
우선 트렁크에서 NSRF와 FA가 수신되는 경우에 대하여 설명하면-최대 3회선이 가능하나 편의상 1회선(NSRFO, FAO)을 가정하여 설명한다. -, 차별적인 레벨(+,-)로 수신되는 NSRFO는 제1트랜지스터 트랜지스터 로직 변환부 31에서 트랜지스터 트랜지스터 로직으로 변환된다. 또한 FAO 역시 차별적인 레벨(+, -)로 수신되어 제1트랜지스터 트랜지스터 로직 변환부 31에서 트랜지스터 트랜지스터 로직으로 변환된 다음, 앤드게이트 33에서 DOTS그란운드신호 DG와 논리합된다. 여기서 제2도에 도시된 트렁크 케이블 포멧을 참조하면, B1이 오픈(open)된 상태이므로 FA는 DOTS 그라운드신호 DG와는 무관하게 출력된다.
다음으로 DOTS에서 NSRF가 수신되는 경우에 대하여 설명하면, 차별적인 레벨(+, -)로 수신되는 NSRFO는 제1트랜지스터 트랜지스터 로직 변환부 31에서 트랜지스터 트랜지스터 로직으로 변환된다. 여기서 제2도에 도시된 DOTS 케이블 포멧을 참조하면, FA가 존재하지 않고 DOTS그라운드신호 DG만 존재하므로 상기 앤드게이트 33의 출력은 항상 로우상태가 된다.
결론적으로, 트렁크 케이블의 경우에는 NSRF와 하이 혹은 로우상태의 FA가 망동기제어부로 전달되나 DOTS의 경우에는 NSRF와 항상 로우상태인 FA가 망동기제어부로 전달되어 트렁크 및 DOTS측 두 클럭 모두 수용할 수 있게 되는 것이다.
상술한 바와 같은 본 발명은 트렁크 및 DOTS로부터 공급되는 클럭을 모두 수용할 수 있게 함으로써 기존 망과의 호환이 가능하여 경제적인 효과를 얻을 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위 뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
Claims (3)
- 교환시스템의 망동기제어를 위한 클럭수신회로에 있어서, 트렁크 및 디지털 오피스 타임 서플라이로부터 적어도 하나 이상의 회선에 대한 망동기 기준클럭을 차별적인 레벨(+, 0, -)로 수신하여 트랜지스터 트랜지스터 로직 레벨로 변환된 망동기 기준클럭을 출력하는 클럭수신수단과, 상기 클럭수신수단에서 수신한 클럭이 트렁크의 기준클럭인지 아니면 디지털 오피스 타임 서플라이의 기준클럭인지 판단하여 클럭정보신호의 발생 여부를 결정하는 클럭판단수단으로 구성됨을 특징으로 하는 회로.
- 제1항에 있어서, 최대 3회선을 가짐을 특징으로 하는 회로.
- 제1항 혹은 제2항 중 어느 하나의 항에 있어서, 클럭판단수단이, 트렁크 혹은 디지털 오피스 타임 서플라이로부터 차별적인 레벨(+, -)로 수신되는 제1∼제3망동기 기준클럭 및 제1∼제3클럭정보신호를 트랜지스터 트랜지스터 로직으로 변환하는 제1 및 제2트랜지스터 트랜지스터 로직 변한부와, 트랜지스터 트랜지스터 로직으로 변환된 제1∼제3클럭정보신호를 디지털 오피스 타임 서플라이에서 공급되는 그라운드신호와 논리합하여 상기 제1 및 제2트랜지스터 트랜지스터 로직 변환부로 입력되는 클럭이 트렁크의 기준클럭인지 아니면 디지털 오피스 타임 서플라이의 기준클럭인지 판단 가능한 제4∼제6 클럭정보신호를 발생하는 제1 및 제3앤드게이트로 구성됨을 특징으로 하는 회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011412A KR0174596B1 (ko) | 1995-05-10 | 1995-05-10 | 교환시스템의 망동기제어를 위한 클럭수신회로 |
| RU96108822A RU2116007C1 (ru) | 1995-05-10 | 1996-05-08 | Устройство приема тактовых сигналов для управления сетевой синхронизацией атс |
| US08/647,417 US5809289A (en) | 1995-05-10 | 1996-05-09 | Clock receiver for network synchronization control of exchange system |
| CN96102217A CN1078994C (zh) | 1995-05-10 | 1996-05-10 | 用于交换系统网络同步控制的时钟接收器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011412A KR0174596B1 (ko) | 1995-05-10 | 1995-05-10 | 교환시스템의 망동기제어를 위한 클럭수신회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043935A KR960043935A (ko) | 1996-12-23 |
| KR0174596B1 true KR0174596B1 (ko) | 1999-04-01 |
Family
ID=19414075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950011412A KR0174596B1 (ko) | 1995-05-10 | 1995-05-10 | 교환시스템의 망동기제어를 위한 클럭수신회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5809289A (ko) |
| KR (1) | KR0174596B1 (ko) |
| CN (1) | CN1078994C (ko) |
| RU (1) | RU2116007C1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE506739C2 (sv) * | 1995-09-29 | 1998-02-09 | Ericsson Telefon Ab L M | Drift och underhåll av klockdistributionsnät med redundans |
| US6577232B1 (en) | 1998-11-02 | 2003-06-10 | Pittway Corporation | Monopolar, synchronized communication system |
| US6384723B1 (en) | 1998-11-02 | 2002-05-07 | Pittway Corporation | Digital communication system and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2247666C2 (de) * | 1972-09-28 | 1975-02-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur gegenseitigen Synchronisierung der In den Vermittlungsstellen eines PCM-Zeitmultlplex-FernmeMenetzes vorgesehenen Amtstaktoszillatoren |
| US4740961A (en) * | 1986-10-30 | 1988-04-26 | Gte Communication Systems Corporation | Frame checking arrangement for duplex time multiplexed reframing circuitry |
| JP3120994B2 (ja) * | 1990-05-11 | 2000-12-25 | キヤノン株式会社 | デジタル交換装置 |
| US5103464A (en) * | 1990-05-31 | 1992-04-07 | Northern Telecom Limited | Method and apparatus for timing recovery in digital data communications systems |
| US5259005A (en) * | 1992-03-26 | 1993-11-02 | Motorola, Inc. | Apparatus for and method of synchronizing a clock signal |
| US5481574A (en) * | 1993-12-30 | 1996-01-02 | At&T Corp. | Synchronization of multiple transmit/receive devices |
-
1995
- 1995-05-10 KR KR1019950011412A patent/KR0174596B1/ko not_active IP Right Cessation
-
1996
- 1996-05-08 RU RU96108822A patent/RU2116007C1/ru not_active IP Right Cessation
- 1996-05-09 US US08/647,417 patent/US5809289A/en not_active Expired - Fee Related
- 1996-05-10 CN CN96102217A patent/CN1078994C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| RU2116007C1 (ru) | 1998-07-20 |
| CN1138258A (zh) | 1996-12-18 |
| KR960043935A (ko) | 1996-12-23 |
| US5809289A (en) | 1998-09-15 |
| CN1078994C (zh) | 2002-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107264A (en) | Digital frequency multiplication and data serialization circuits | |
| KR100231605B1 (ko) | 반도체 메모리 소자의 전력소모 방지 장치 | |
| US4398155A (en) | Multiple clock switching circuit | |
| KR890004502A (ko) | 신호 위상 정렬 회로 | |
| KR100263789B1 (ko) | 임의 정렬 병렬 프레이머를 갖는 원격 통신 시스템 및 원격 통신 수행 방법 | |
| KR0174596B1 (ko) | 교환시스템의 망동기제어를 위한 클럭수신회로 | |
| JPH05300113A (ja) | シェルフ構成におけるカード間通信方式 | |
| CN210294824U (zh) | 标准时间系统 | |
| KR970031527A (ko) | 다수의 디지탈 국선을 수용하는 교환기에서 클럭 동기화 시스템 | |
| KR950010917B1 (ko) | 클럭 리커버리가 불필요한 비트동기 회로 | |
| KR960000539B1 (ko) | 동기데이타링크제어/고레벨데이타링크제어(sdlc/hdlc)통신에서의 데이타프레임 동기비트생성장치 | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| KR100237960B1 (ko) | 모니터의 다이렉트 칼라 변환장치 | |
| KR20020079872A (ko) | 정보 처리 시스템 | |
| JPH0595566A (ja) | デイジタル信号伝送装置 | |
| KR0182703B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 프레임 동기 발생회로 | |
| KR950013269A (ko) | 영상전화기에 있어서 데이타 채널 제어방법 및 회로 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| KR100248722B1 (ko) | 이종송수신클록의 피씨엠데이터처리장치 | |
| KR100210394B1 (ko) | 다치논리데이터송신시스템 | |
| KR900001214A (ko) | 마이크로 프로세서 제어시스템을 이용한 팩시밀리용 화상 데이타의 축소회로 | |
| KR970055855A (ko) | 기지국 동기회로 | |
| JPH05236066A (ja) | パス監視方式 | |
| JPH03192993A (ja) | ボタン電話装置 | |
| KR960012823A (ko) | 공통선 신호방식 메시지전달부의 b-버스 정합장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061018 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |