CN210294824U - 标准时间系统 - Google Patents

Abstract

一种标准时间系统，通过加入第一时间源模块、第二时间源模块以及第三时间源模块，实现同时接收GPS卫星信号、CDMA基站信号以及有线信号源的串口通讯信号并分别转换第一时间数据和第一秒信号、第二时间数据和第二秒信号以及第三时间数据和第三秒信号，通过加入通道切换模块和控制模块，实现在第一时间数据和第一秒信号、第二时间数据和第二秒信号以及第三时间数据和第三秒信号中择一为目标时间数据和目标秒信号并输出，通过加入分路缓冲模块实现将目标时间数据和目标秒信号进行缓存并分成多路输出到各个时间设备，解决了传统的技术方案中存在难以同时满足多种应用场合中不同标准时间源需求的问题。

Description

标准时间系统

技术领域

本实用新型属于时间技术领域，尤其涉及一种标准时间系统。

背景技术

目前，传统的计时钟和计时仪器采用的时钟源一般都是石英晶体，而石英晶体振荡频率的振荡频率由于受电压、温度及自身加工精度等的影响，因而无法做到很高的精度，这就需要一种标准时间系统对时钟源定时进行校正。目前对时钟校正的方法有利用GPS(Global Positioning System，全球定位系统)卫星信号校正、CDMA(Code divisionmultiple access，码分多址)基站信号校正或者对于利用现有标准时间作为基准时间源对时钟源进行校正等，其中，GPS接收的时间信息具有很高的精度，但是GPS接收机需要很长的天线，放到高处无遮挡物的开阔地段，有些应用场合不具备这样的条件，例如控制柜在大楼的低层，无法放置天线；CDMA具有接收时间快，精度高、不需要长天线的优点，但在一些金属框架包围的场合，信号受到屏蔽，会出现接收不到信号的问题。这就需要使用线缆传输标准时间信号。不同的应用场合的不同时间设备，需要配置不同的校时仪器和设备来满足标准时间源的要求。

因此，传统的技术方案中存在难以同时满足多种应用场合中不同标准时间源需求的问题。

实用新型内容

有鉴于此，本实用新型实施例提供了一种标准时间系统，旨在解决传统的技术方案中存在的难以同时满足多种应用场合中不同标准时间源需求的问题。

本实用新型实施例的第一方面提供了一种标准时间系统，与多个时间设备连接，所述标准时间系统包括：第一时间源模块，所述第一时间源模块设置为与GPS卫星通信，接收GPS卫星信号并将所述GPS卫星信号转换为第一时间数据和第一秒信号；第二时间源模块，所述第二时间源模块设置为与CDMA基站通信，接收所述CDMA基站信号并将所述CDMA基站信号转换为第二时间数据和第二秒信号；第三时间源模块，第三时间源模块设置为与有线信号源连接，接收所述有线信号源的串口通讯信号并将所述串口通讯信号转换为第三时间数据以及生成第三秒信号；通道切换模块，所述通道切换模块与所述第一时间源模块、所述第二时间源模块以及所述第三时间源模块连接，所述通道切换模块用于根据使能信号择一输出所述第一时间数据和所述第一秒信号，或所述第二时间数据和所述第二秒信号，或所述第三时间数据和所述第三秒信号；控制模块，所述控制模块与所述通道切换模块的控制端连接，所述控制模块用于生成控制所述通道切换模块内部通断的所述使能信号；以及分路缓冲模块，所述分路缓冲模块与所述通道切换模块的输出端连接，所述分路缓冲模块用于对所述第一时间数据和所述第一秒信号，或所述第二时间数据和所述第二秒信号，或所述第三时间数据和所述第三秒信号进行缓存并分成多路输出到各个所述时间设备。

在一个实施例中，所述第一时间源模块包括：GPS接收芯片以及第一微处理器，所述GPS接收芯片的第一输出端与所述第一微处理器的第一通用输入输出端连接，所述GPS接收芯片的第二输出端与所述第一微处理器的第二通用输入输出端连接。

在一个实施例中，所述第二时间源模块包括：CDMA接收芯片和第二微处理器，所述CDMA接收芯片的的第一输出端与所述第二微处理器的第一通用输入输出端连接，所述CDMA接收芯片的第二输出端与所述第二微处理器的第二通用输入输出端连接。

在一个实施例中，所述第三时间源模块包括：RS422模组、秒信号发生器以及第三微处理器，RS422模组的输入端与所述有线信号源连接，所述RS422模组的输出端与所述第三微处理器的第一通用输入输出端连接，所述秒信号发生器的输出端与所述第三微处理器的第二通用输入输出端连接。

在一个实施例中，所述秒信号发生器包括：第一电阻、第二电阻、第一电容、第二电容、第一反相器、第二反相器以及第三反相器、第一晶振以及第三微处理器，所述第一晶振的第一端与所述第一电阻的第一端和所述第一反相器的输入端连接，所述第一电阻的第二端与所述第一反相器的输出端和所述第一电容的第一端连接，所述第一晶振的第二端与所述第二电容的第一端连接，所述第一电容的第二端和所述第二反相器的输入端和所述第二电阻的第一端连接，所述第二电阻的第二端和所述第二反相器的输出端、所述第二电容的第二端以及所述第三反相器的输入端连接，所述第三反相器的输出端为所述秒信号发生器的输出端。

在一个实施例中，所述通道切换模块包括模拟多路复用器，所述模拟多路复用器的第一输入端的第一端子接入所述第一时间数据，所述模拟多路复用器的第一输入端的第二端子接入所述第二时间数据，所述模拟多路复用器的第一输入端的第三端子接入所述第三时间数据，所述模拟多路复用器的第一输出端与所述分路缓冲模块的第一输入端连接，所述模拟多路复用器的第二输入端的第一端子接入所述第一秒信号，所述模拟多路复用器的第二输入端的第二端子接入所述第二秒信号，所述模拟多路复用器的第二输入端的第三端子接入所述第三秒信号，所述模拟多路复用器的第二输出端与所述分路缓冲模块的第二输入端连接，所述模拟多路复用器的控制端与所述控制模块连接。

在一个实施例中，所述通道切换模块包括第一CMOS管、第二CMOS管、第三CMOS管、第四CMOS管、第五CMOS管以及第六CMOS管，所述第一CMOS管的输入端接入所述第一时间数据，所述第二CMOS管的输入端接入所述第二时间数据，所述第三CMOS管的输入端接入所述第三时间数据，所述第四CMOS管的输入端接入所述第一秒信号，所述第五CMOS管的输入端接入所述第二秒信号，所述第六CMOS管的输入端接入所述第三秒信号，所述第一CMOS管的控制端和所述第四CMOS管的控制端共接于所述控制模块的第一输出端，所述第二CMOS管的控制端和所述第五CMOS管的控制端共接于所述控制模块的第二输出端，所述第三CMOS管的控制端和所述第六CMOS管的控制端共接于所述控制模块的第三输出端，所述第一CMOS管的输出端、所述第二CMOS管的输出端以及所述第三CMOS管的输出端共接作为所述通道切换模块的第一输出端，所述第四CMOS管的输出端、所述第五CMOS管的输出端以及所述第六CMOS管的输出端共接作为所述通道切换模块的第二输出端。

在一个实施例中，所述控制模块包括第四微处理器。

在一个实施例中，所述缓冲模块包括多路缓冲器，所述多路缓冲器的第一输入端与所述通道切换模块的第一输出端连接，所述多路缓冲器的第二输入端与所述通道切换模块的第二输出端连接，所述多路缓冲器的各个输出端与各个所述时间设备连接。

在一个实施例中，还包括：第一显示模块，所述第一显示模块与所述第一时间源模块的连接，所述第一显示模块用于显示所述第一时间数据和所述第一秒信号；第二显示模块，所述第二显示模块与所述第二时间源模块的连接，所述第二显示模块用于显示所述第二时间数据和所述第二秒信号；以及第三显示模块，所述第三显示模块与所述第三时间源模块的连接，所述第三显示模块用于显示所述第三时间数据和所述第三秒信号。

上述标准时间系统，通过加入第一时间源模块、第二时间源模块以及第三时间源模块，实现同时接收GPS卫星信号、CDMA基站信号以及有线信号源的串口通讯信号并分别转换第一时间数据和第一秒信号、第二时间数据和第二秒信号以及第三时间数据和第三秒信号，通过加入通道切换模块和控制模块，实现在第一时间数据和第一秒信号、第二时间数据和第二秒信号以及第三时间数据和第三秒信号中择一为目标时间数据和目标秒信号并输出，通过加入分路缓冲模块实现将目标时间数据和目标秒信号进行缓存并分成多路输出到各个时间设备，解决了传统的技术方案中存在难以同时满足多种应用场合中不同标准时间源需求的问题。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一实施例提供的标准时间系统的电路示意图；

图2为图1所示的标准时间系统中第一时间源模块的部分示例电路原理图；

图3为图1所示的标准时间系统中第二时间源模块的部分示例电路原理图；

图4为图1所示的标准时间系统中第三时间源模块的电路原理图；

图5为图4所示的第三时间源模块的第三微处理器的电路原理图；

图6为图4所示的第三时间源模块的秒信号发生器的电路原理图；

图7为图1所示的标准时间系统中通道切换模块的示例电路原理图；

图8为本实用新型一实施例提供的标准时间系统的另一电路示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

请参阅图1，本实用新型实施例提供的标准时间系统的电路示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

本实施例中的标准时间系统，与多个时间设备连接，应理解，时间设备可以是局域网、子母钟系统、各种计时仪器以及门厅种等。标准时间系统包括：第一时间源模块200、第二时间源模块300、第三时间源模块400、通道切换模块500、控制模块600以及分路缓冲模块700；第三时间源模块400与有线信号源130连接，通道切换模块500与第一时间源模块200、第二时间源模块300以及第三时间源模块400连接，控制模块600与通道切换模块500的控制端连接，分路缓冲模块700与通道切换模块500的输出端连接；第一时间源模块200设置为与GPS卫星110通信，接收GPS卫星110发出的GPS卫星信号并将GPS卫星信号转换为第一时间数据UART2_RX_M1和第一秒信号SEC_PULSE_M1；第二时间源模块300设置为与CDMA基站120通信，接收CDMA基站120发出的CDMA基站信号并将CDMA基站信号转换为第二时间数据UART2_RX_M2和第二秒信号SEC_PULSE_M2；第三时间源模块400设置为与有线信号源130连接，接收有线信号源130的串口通讯信号并将串口通讯信号转换为第三时间数据UART2_RX_M3以及生成第三秒信号SEC_PULSE_M3；控制模块600用于生成控制通道切换模块500内部通断的使能信号，通道切换模块500根据使能信号择一输出第一时间数据UART2_RX_M1和第一秒信号SEC_PULSE_M1，或第二时间数据UART2_RX_M2和第二秒信号SEC_PULSE_M2，或第三时间数据UART2_RX_M3和第三秒信号SEC_PULSE_M3；分路缓冲模块700用于对第一时间数据UART2_RX_M1和第一秒信号SEC_PULSE_M1，或第二时间数据UART2_RX_M2和第二秒信号SEC_PULSE_M2，或第三时间数据UART2_RX_M3和第三秒信号SEC_PULSE_M3进行缓存并分成多路输出到各个时间设备。

应理解，本实施例中的第一时间源模块200可以由GPS接收模组和微处理器构成，例如M12GPS接收模组和STM32单片机，M12GPS接收模组接收到GPS卫星110发出的GPS卫星信号后，通过串行输出口把时间信息和第一秒信号SEC_PULSE_M1送到STM32单片机，接收到这些信息后，单片机按照NMEA-MN000315协议格式输出时间信息，输出的时间信息包括第一时间数据UART2_RX_M1和第一秒信号SEC_PULSE_M1；第二时间源模块300可以由CDMA接收模组和微处理器构成，例如MC323CDMA接收模组和STM32单片机，CDMA模块接收到来自CDMA基站120发出的CDMA基站信号后通过串行输出口把时间信息和第二秒信号SEC_PULSE_M2送到STM32单片机，STM32单片机接收到这些信息后，STM32单片按照NMEA-MN000315协议格式输出时间信息，输出的时间信息包括第二UART2_RX_M2和第二秒信号SEC_PULSE_M2为SEC_PULSE_M2；第三时间源模块400可以由串行接口模组、微处理器以及秒信号发生器430构成，串行接口模组可以由RS422接口及其收发芯片或者RS485接口及其收发芯片等构成，微处理器可以为STM32单片机，有线信号源130可以为包括现有的标准时间的设备或者系统，有线信号源130中的现有的标准时间通过串行接口模组传输进来并转换为电平信号，第三秒信号SEC_PULSE_M3由秒信号发生器430产生，再通过串行输出口把时间信息和第三秒信号SEC_PULSE_M3送到STM32单片机，STM32单片机接收到这些信息后，STM32单片机按照NMEA-MN000315协议格式输出时间信息，输出的时间信息包括第三时间数据UART2_RX_M3和第三秒信号SEC_PULSE_M3；通道切换模块500由具备控制端的两组多选一模拟开关或者开关管集成；控制模块600可以由微处理构成，其中，控制模块600可以启用一个新的微处理器，也可以第一时间源模块200、第二时间源模块300或者第三时间源模块400共用一个微处理器；分路缓冲模块700可以由多路缓冲器构成。应理解，第一秒信号SEC_PULSE_M1、第二秒信号SEC_PULSE_M2以及第三秒信号SEC_PULSE_M3为1PPS(1Pulse Per Second，秒脉冲)信号，即时间间隔为1秒的脉冲信号，用于校正时间。

本实施例中的标准时间系统，通过加入第一时间源模块200、第二时间源模块300以及第三时间源模块400，实现同时接收GPS卫星信号、CDMA基站信号以及有线信号源130的串口通讯信号并分别转换第一时间数据UART2_RX_M1和第一秒信号SEC_PULSE_M1、第二时间数据UART2_RX_M2和第二秒信号SEC_PULSE_M2以及第三时间数据UART2_RX_M3和第三秒信号SEC_PULSE_M3，通过加入通道切换模块500和控制模块600，实现在第一时间数据UART2_RX_M1和第一秒信号SEC_PULSE_M1、第二时间数据UART2_RX_M2和第二秒信号SEC_PULSE_M2以及第三时间数据UART2_RX_M3和第三秒信号SEC_PULSE_M3中择一为目标时间数据和目标秒信号并输出，通过加入分路缓冲模块700实现将目标时间数据和目标秒信号进行缓存并分成多路输出到各个时间设备，解决了传统的技术方案中存在难以同时满足多种应用场合中不同标准时间源需求的问题。

请参阅图2，在一个实施例中，第一时间源模块200包括：GPS接收芯片以及第一微处理器，GPS接收芯片的第一输出端与第一微处理器的第一通用输入输出端连接，GPS接收芯片的第二输出端与第一微处理器的第二通用输入输出端连接。

应理解，本实施例中的GPS接收芯片采用M12系列的GPS接收芯片，在其他实施例中，也可以采用其他系列的GPS接收芯片；本实施例中的第一微处理器采用STM32系列单片机U1，在其他实施例中，第一微处理器也可以采用其他类型的微处理器。

请参阅图3，在一个实施例中，第二时间源模块300包括：CDMA接收芯片和第二微处理器，CDMA接收芯片的的第一输出端与第二微处理器的第一通用输入输出端连接，CDMA接收芯片的第二输出端与第二微处理器的第二通用输入输出端连接。

应理解，本实施例中的CDMA接收芯片采用MC323CDMA接收芯片，在其他实施例中，CDMA接收芯片也可以采用其他型号的CDMA接收芯片；本实施例中的第二微处理器采用STM32系列单片机U2，在其他实施例中，第二微处理器也可以采用其他类型的微处理器。

请参阅图4和图5，在一个实施例中，第三时间源模块400包括：RS422模组410、秒信号发生器430以及第三微处理器420，RS422模组410的输入端与有线信号源130连接，RS422模组410的输出端与第三微处理器420的第一通用输入输出端连接，秒信号发生器430的输出端与第三微处理器420的第二通用输入输出端连接。

应理解，本实施例中的RS422模组410采用RS422接口和型号为MAX489的RS422收发芯片，在其他实施例中，RS422模组410也可以采用其他型号的RS422收发芯片和RS422接口；本实施例中的第三微处理器420采用STM32系列单片机U3，在其他实施例中，第三微处理器420也可以采用其他类型的微处理器。

请参阅图6，在一个实施例中，秒信号发生器430包括：第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第一反相器F1、第二反相器F2以及第三反相器F3、第一晶振J1以及第三微处理器420，第一晶振J1的第一端与第一电阻R1的第一端和第一反相器F1的输入端连接，第一电阻R1的第二端与第一反相器F1的输出端和第一电容C1的第一端连接，第一晶振J1的第二端与第二电容C2的第一端连接，第一电容C1的第二端和第二反相器F2的输入端和第二电阻R2的第一端连接，第二电阻R2的第二端和第二反相器F2的输出端、第二电容C2的第二端以及第三反相器F3的输入端连接，第三反相器F3的输出端为秒信号发生器430的输出端。

在一个实施例中，通道切换模块500包括模拟多路复用器，模拟多路复用器的第一输入端的第一端子接入第一时间数据UART2_RX_M1，模拟多路复用器的第一输入端的第二端子接入第二时间数据UART2_RX_M2，模拟多路复用器的第一输入端的第三端子接入第三时间数据UART2_RX_M3，模拟多路复用器的第一输出端与分路缓冲模块700的第一输入端连接，模拟多路复用器的第二输入端的第一端子接入第一秒信号SEC_PULSE_M1，模拟多路复用器的第二输入端的第二端子接入第二秒信号SEC_PULSE_M2，模拟多路复用器的第二输入端的第三端子接入第三秒信号SEC_PULSE_M3，模拟多路复用器的第二输出端与分路缓冲模块700的第二输入端连接，模拟多路复用器的控制端与控制模块600连接。

应理解，在本实施中的模拟多路复用器采用型号为CD4052BCM的模拟多路复用器，在其他实施例中，也可以采用其他型号的模拟多路复用器。

请参阅图7，在一个实施例中，通道切换模块500包括第一CMOS管Q1、第二CMOS管Q2、第三CMOS管Q3、第四CMOS管Q4、第五CMOS管Q5以及第六CMOS管Q6，第一CMOS管Q1的输入端接入第一时间数据UART2_RX_M1，第二CMOS管Q2的输入端接入第二时间数据UART2_RX_M2，第三CMOS管Q3的输入端接入第三时间数据UART2_RX_M3，第四CMOS管Q4的输入端接入第一秒信号SEC_PULSE_M1，第五CMOS管Q5的输入端接入第二秒信号SEC_PULSE_M2，第六CMOS管Q6的输入端接入第三秒信号SEC_PULSE_M3，第一CMOS管Q1的控制端和第四CMOS管Q4的控制端共接于控制模块600的第一输出端，第二CMOS管Q2的控制端和第五CMOS管Q5的控制端共接于控制模块600的第二输出端，第三CMOS管Q3的控制端和第六CMOS管Q6的控制端共接于控制模块600的第三输出端，第一CMOS管Q1的输出端、第二CMOS管Q2的输出端以及第三CMOS管Q3的输出端共接作为通道切换模块500的第一输出端，第四CMOS管Q4的输出端、第五CMOS管Q5的输出端以及第六CMOS管Q6的输出端共接作为通道切换模块500的第二输出端。

在一个实施例中，控制模块600包括第四微处理器，本实施例中的第四微处理器采用STM32系列单片机，在其他实施例中，也可以采用其他型号的微处理器。

应理解，本实施例中还可以包括与控制模块600连接的交互面板，交互面板用于提供人为输入操作指令平台，控制模块600根据输入操作指令产生用于控制控制通道切换模块500的三个电平信号组成的控制信号。

应理解，本实施例中的控制模块600还可以分别与第一时间源模块200的第一微处理器、第二时间源模块300的第二微处理器以及第三时间源模块400的第三微处理器420连接，控制模块600产生的控制信号还可以输送到第一时间源模块200的第一微处理器、第二时间源模块300的第二微处理器以及第三时间源模块400的第三微处理器420连接，第一时间源模块200的第一微处理器、第二时间源模块300的第二微处理器以及第三时间源模块400的第三微处理器420连接根据控制信号判断自身的时间数据和秒信号是否为通道切换模块500输出的目标时间数据将和目标秒信号并发出指示。

应理解，控制模块600中的第四微处理器可以为第一微处理器、第二微处理器或者第三微处理器420中的任一微处理器，即控制模块600可以由第一微处理器、第二微处理器或者第三微处理器420中的任一微处理器组成。

在一个实施例中，缓冲模块包括多路缓冲器，多路缓冲器的第一输入端与通道切换模块500的第一输出端连接，多路缓冲器的第二输入端与通道切换模块500的第二输出端连接，多路缓冲器的各个输出端与各个时间设备连接。

应理解，在本实施例中的多路缓冲器采用型号为74HC244的八路正相缓冲器，在其他实施例中，也可以采用其他类型的多路缓冲器。

请参阅图8，在一个实施例中，还包括：第一显示模块810、第二显示模块820以及第三显示模块830，第一显示模块810与第一时间源模块200的连接，第一显示模块810用于显示第一时间数据UART2_RX_M1和第一秒信号SEC_PULSE_M1；第二显示模块820与第二时间源模块300的连接，第二显示模块820用于显示第二时间数据UART2_RX_M2和第二秒信号SEC_PULSE_M2；第三显示模块830与第三时间源模块400的连接，第三显示模块830用于显示第三时间数据UART2_RX_M3和第三秒信号SEC_PULSE_M3。

应理解，本实施例中的第一显示模块810、第二显示模块820以及第三显示模块830可以由LCD显示屏构成。

以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种标准时间系统，其特征在于，与多个时间设备连接，所述标准时间系统包括：

第一时间源模块，所述第一时间源模块设置为与GPS卫星通信，接收GPS卫星信号并将所述GPS卫星信号转换为第一时间数据和第一秒信号；

第二时间源模块，所述第二时间源模块设置为与CDMA基站通信，接收所述CDMA基站信号并将所述CDMA基站信号转换为第二时间数据和第二秒信号；

第三时间源模块，第三时间源模块设置为与有线信号源连接，接收所述有线信号源的串口通讯信号并将所述串口通讯信号转换为第三时间数据以及生成第三秒信号；

通道切换模块，所述通道切换模块与所述第一时间源模块、所述第二时间源模块以及所述第三时间源模块连接，所述通道切换模块用于根据使能信号择一输出所述第一时间数据和所述第一秒信号，或所述第二时间数据和所述第二秒信号，或所述第三时间数据和所述第三秒信号；

控制模块，所述控制模块与所述通道切换模块的控制端连接，所述控制模块用于生成控制所述通道切换模块内部通断的所述使能信号；以及

分路缓冲模块，所述分路缓冲模块与所述通道切换模块的输出端连接，所述分路缓冲模块用于对所述第一时间数据和所述第一秒信号，或所述第二时间数据和所述第二秒信号，或所述第三时间数据和所述第三秒信号进行缓存并分成多路输出到各个所述时间设备。

2.如权利要求1所述的标准时间系统，其特征在于，所述第一时间源模块包括：GPS接收芯片以及第一微处理器，所述GPS接收芯片的第一输出端与所述第一微处理器的第一通用输入输出端连接，所述GPS接收芯片的第二输出端与所述第一微处理器的第二通用输入输出端连接。

3.如权利要求1所述的标准时间系统，其特征在于，所述第二时间源模块包括：CDMA接收芯片和第二微处理器，所述CDMA接收芯片的第一输出端与所述第二微处理器的第一通用输入输出端连接，所述CDMA接收芯片的第二输出端与所述第二微处理器的第二通用输入输出端连接。

4.如权利要求1所述的标准时间系统，其特征在于，所述第三时间源模块包括：RS422模组、秒信号发生器以及第三微处理器，RS422模组的输入端与所述有线信号源连接，所述RS422模组的输出端与所述第三微处理器的第一通用输入输出端连接，所述秒信号发生器的输出端与所述第三微处理器的第二通用输入输出端连接。

5.如权利要求4所述的标准时间系统，其特征在于，所述秒信号发生器包括：第一电阻、第二电阻、第一电容、第二电容、第一反相器、第二反相器以及第三反相器、第一晶振以及第三微处理器，所述第一晶振的第一端与所述第一电阻的第一端和所述第一反相器的输入端连接，所述第一电阻的第二端与所述第一反相器的输出端和所述第一电容的第一端连接，所述第一晶振的第二端与所述第二电容的第一端连接，所述第一电容的第二端和所述第二反相器的输入端和所述第二电阻的第一端连接，所述第二电阻的第二端和所述第二反相器的输出端、所述第二电容的第二端以及所述第三反相器的输入端连接，所述第三反相器的输出端为所述秒信号发生器的输出端。

6.如权利要求1所述的标准时间系统，其特征在于，所述通道切换模块包括模拟多路复用器，所述模拟多路复用器的第一输入端的第一端子接入所述第一时间数据，所述模拟多路复用器的第一输入端的第二端子接入所述第二时间数据，所述模拟多路复用器的第一输入端的第三端子接入所述第三时间数据，所述模拟多路复用器的第一输出端与所述分路缓冲模块的第一输入端连接，所述模拟多路复用器的第二输入端的第一端子接入所述第一秒信号，所述模拟多路复用器的第二输入端的第二端子接入所述第二秒信号，所述模拟多路复用器的第二输入端的第三端子接入所述第三秒信号，所述模拟多路复用器的第二输出端与所述分路缓冲模块的第二输入端连接，所述模拟多路复用器的控制端与所述控制模块连接。

7.如权利要求1所述的标准时间系统，其特征在于，所述通道切换模块包括第一CMOS管、第二CMOS管、第三CMOS管、第四CMOS管、第五CMOS管以及第六CMOS管，所述第一CMOS管的输入端接入所述第一时间数据，所述第二CMOS管的输入端接入所述第二时间数据，所述第三CMOS管的输入端接入所述第三时间数据，所述第四CMOS管的输入端接入所述第一秒信号，所述第五CMOS管的输入端接入所述第二秒信号，所述第六CMOS管的输入端接入所述第三秒信号，所述第一CMOS管的控制端和所述第四CMOS管的控制端共接于所述控制模块的第一输出端，所述第二CMOS管的控制端和所述第五CMOS管的控制端共接于所述控制模块的第二输出端，所述第三CMOS管的控制端和所述第六CMOS管的控制端共接于所述控制模块的第三输出端，所述第一CMOS管的输出端、所述第二CMOS管的输出端以及所述第三CMOS管的输出端共接作为所述通道切换模块的第一输出端，所述第四CMOS管的输出端、所述第五CMOS管的输出端以及所述第六CMOS管的输出端共接作为所述通道切换模块的第二输出端。

8.如权利要求1所述的标准时间系统，其特征在于，所述控制模块包括第四微处理器。

9.如权利要求1所述的标准时间系统，其特征在于，所述缓冲模块包括多路缓冲器，所述多路缓冲器的第一输入端与所述通道切换模块的第一输出端连接，所述多路缓冲器的第二输入端与所述通道切换模块的第二输出端连接，所述多路缓冲器的各个输出端与各个所述时间设备连接。

10.如权利要求1-9任意一项所述的标准时间系统，其特征在于，还包括：

第一显示模块，所述第一显示模块与所述第一时间源模块的连接，所述第一显示模块用于显示所述第一时间数据和所述第一秒信号；

第二显示模块，所述第二显示模块与所述第二时间源模块的连接，所述第二显示模块用于显示所述第二时间数据和所述第二秒信号；以及

第三显示模块，所述第三显示模块与所述第三时间源模块的连接，所述第三显示模块用于显示所述第三时间数据和所述第三秒信号。

Images