CN105137753A - 北斗多功能时统系统 - Google Patents

Abstract

本发明涉及一种北斗多功能时统系统，包括天线模块、卫星接收模块、NTP模块、守时板模块、B码输出模块、母板，天线模块的输出与卫星接收模块相连，卫星接收模块与母板相连，NTP模块与母板相连，守时板模块与母板相连，B码输出模块与母板相连，母板分别与各功能模块相连，显控单元与母板相连，电源模块与母板相连。本发明具有高精度的时频服务，支持多个NTP输出，支持多类时频信号输出，支持B码参数可调，支持RS‐232、RS‐485电平格式报文输出，支持波特率可配，结构采用插卡式设计，可广泛应用于通信系统、电力系统、数字广播电视系统、金融系统、气象天文系统、物联网、专用通讯等需要精密时间服务的领域。

Description

北斗多功能时统系统

技术领域

本发明属于卫星导航系统授时设备领域，涉及一种利用我国北斗卫星定位系统的高精度北斗多功能时统系统。

背景技术

时统系统是一种同步于北斗或GPS卫星系统参考其高精度时间频率的服务器设备，随着北斗终端设备的不断发展，其北斗时统系统也在向着多功能、高精度、高稳定性、高集成度等方向发展。现已广泛应用于通信系统、电力系统、数字广播电视系统、金融系统、气象天文系统、物联网、专用通讯等领域，以上各领域均需要精密、稳定可靠的时频服务设备。但受到时钟校准技术的缺陷，目前的时统系统中存在着守时精度不高，难以满足现场需求等不足。

发明内容

本发明要解决的技术问题在于，克服现有时统系统服务器时频服务精度低、系统功能单一、系统可扩展性较差等，提供一种北斗多功能、高精度、高稳定性的时统系统，提高系统功能的可扩展性，满足多种条件下系统多功能服务的需求。

本发明的技术思路是系统在硬件结构设计上主要采用灵活的插卡式设计，支持热插拔，实现不同用户多种功能之间的任意切换；采用多种授时信号，各种授时信号及接口类型可灵活选择配置设计，所有信号均经过光电隔离输出的技术方案，实现系统运行的高稳定性；系统主要采用主时钟和扩展钟铷钟配置的选择设计，系统采用对铷钟精确校正的设计，增加其系统的时频服务精度。

本发明的具体技术方案如下：

一种北斗多功能时统系统，包括天线模块、卫星接收模块、NTP模块、守时板模块、B码输出模块、母板、显控单元和电源模块；天线模块的输出与卫星接收模块相连，卫星接收模块的输出/输入端与母板相连，NTP模块的输入/输出端与母板相连，守时板模块的输入输出端与母板相连，B码模块的输入/输出端与母板相连，显控单元的输入模块与母板相连，电源模块的输出与母板相连。

守时模块包括总线接口、铷钟、STM32模块、FPGA主控模块、JTAG接口、Flash存储、时钟倍频芯片、1PPS输入、1PPS输出和DC输入，守时模块的总线输入/输出端与母板相连，总线接口与FPGA主控模块相连，FPGA主控模块输出与总线接口相连，铷钟输出与FPGA主控模块相连，STM32模块与FPGA主控模块相连，FPGA主控模块输入/输出与JTAG接口和Flash存储相连，时钟倍频芯片输出与FPGA主控模块相连，1PPS输入输出与FPGA主控模块相连，1PPS输出输入与FPGA主控模块相连，DC输入输出与FPGA主控模块相连；

FPGA主控模块包括干扰信号处理单元、频差计算单元、参数转换单元、分频单元和倍频单元，来自1PPS输入的信号经过干扰信号处理单元处理后得到稳定的信号作为卫星基准同步信号；FPGA主控模块经过分频单元产生固定脉冲信号，在频差计算单元内与卫星基准同步信号的前沿进行比较，最后由参数转换单元转换为对应的频率参数后与铷钟对接，完成对铷钟频率值的闭环校准。

上述北斗多功能时统系统中，卫星接收模块包括天线接口、北斗接收模块、FPGA主控模块、时钟倍频芯片、总线接口、JTAG接口、Flash存储、RS‐232接口和1PPS输出，卫星接收模块的总线输入/输出端与母板相连，总线接口与FPGA主控模块和时钟倍频芯片相连，时钟倍频芯片与FPGA主控模块相连，FPGA主控模块的输入/输出与北斗接收模块相连，北斗接收模块的输入与天线接口的输出相连，FPGA主控模块的输入/输出同时也与JTAG接口和Flash存储相连，FPGA主控模块的输出与1PPS输出相连，FPGA主控模块与RS‐232接口相连。

上述北斗多功能时统系统中，NTP模块包括总线接口、时钟倍频芯片、FPGA主控模块、JTAG接口、Flash存储、STM32模块和NTP服务器，NTP模块的总线输入/输出端与母板相连，总线接口与FPGA主控模块和时钟倍频芯片相连，时钟倍频芯片与FPGA主控模块相连，FPGA主控模块的输入/输出与JTAG接口和Flash存储相连，FPGA主控模块的输入/输出与STM32模块相连，STM32模块与NTP服务器相连。

上述北斗多功能时统系统中，B码输出模块包括总线接口、时钟倍频芯片、JTAG接口、Flash存储、DAC控制器、AC输出、码盘控制、DC输出和FPGA主控模块，B码输出模块的总线输入/输出端与母板相连，总线接口与FPGA主控模块和时钟倍频芯片相连，时钟倍频芯片输出与FPGA主控模块相连，FPGA主控模块的输入/输出与JTAG接口和Flash存储相连，码盘控制输出与FPGA主控模块相连，FPGA主控模块输出与DC输出相连，FPGA主控模块输入/输出与DAC控制器相连，DAC控制器输出与AC输出相连。

上述北斗多功能时统系统中，母板包括总线接口、数据总线和显示接口，外部各功能模块的总线接口分别与母板总线接口相连，总线接口与数据总线相连，显示接口输入与数据总线相连，显示接口输出与显示单元相连，母板与电源相连。

上述北斗多功能时统系统中，卫星接收模块、NTP模块、守时模块、B码输出模块均可以在母板上进行热插拔操作，并且各功能模块均采用光电隔离设计。

本发明具有的有益技术效果如下：

一、本发明采用了北斗、GPS双模授时模式，在现有技术上设计更高精度时频服务，可根据不同用户需求配置恒温晶振或铷钟满足不同守时技术。其系统的总线架构设计采用模块化设计技术，可提供卫星多频点信号、NTP(NetworkTimeProtocol，网络时间协议)服务、精确时间信息、标准频率信号、B码(IRIG‐B，InterRangeInstrumentationGroup)信号。实现时统服务器时频服务精度高、功能可扩展性强、稳定性较高等优势。

二、本发明的时统系统采用对铷钟进行校频设计，将被测频标进行分频处理，得到其固定脉冲，将其与卫星接收模块输出的脉冲前沿进行比较，通过测量在一段时间内2个脉冲之间的时间间隔的变化量，即可测出被测频标的频率准确度，通过处理器转换成对铷钟校频的控制参数，该设计满足更高精度的时频服务；

三、本发明在现有产品技术基础上，增加了功能的自由组合性、功能的可扩展性、支持热插拔、铷钟选配设计、光电隔离设计等技术优点，实现了在一个系统上可同时实现北斗NTP服务器，B码服务器，北斗报文服务器，北斗信号扩展服务器，北斗综合频率服务器，打破现有产品系统单一性、稳定性的局限，大大增强了系统的通用性与实用性。

四、本发明结构设计灵活，时统系统采用插卡式结构技术，该技术与现有的采用单一型北斗人防时统系统产品相比，具有功能多、可扩展性强，并且安装方便，易于应用推广等优点，可广泛应用于、通信系统、电力系统、数字广播电视系统、金融系统、气象天文系统、物联网、专用通讯等需要精密时间服务等领域。

附图说明

图1是本发明专利北斗多功能时统系统主机结构原理图。

图2是本发明专利北斗多功能时统系统一种实例的卫星接收模块原理图。

图3是本发明专利北斗多功能时统系统一种实例的NTP模块原理图。

图4是本发明专利北斗多功能时统系统一种实例的守时模块原理图。

图5是本发明专利北斗多功能时统系统一种实例的B码输出模块原理图。

图6是本发明专利北斗多功能时统系统一种实例的母板模块原理图。

具体实施方式

以下将结合附图和实施例对本发明内容做进一步说明，但本发明的实际制作结构并不仅限于下述的实施例。

参见图1，本发明专利所述的北斗多功能时统系统包括天线模块1、卫星接收模块2、NTP模块3、守时板模块4、B码输出模块5、母板6、显控单元7、电源模块8。天线模块1的输出与卫星接收模块2相连，卫星接收模块2的输出/输入端与母板6相连，NTP模块3的输入/输出端与母板6相连，守时板模块4的输入输出端与母板6相连，B码模块5的输入/输出端与母板6相连，显控单元7的输入模块与母板6相连，电源模块8的输出与母板6相连。

参见图2，卫星接收模块2包括天线接口21、北斗接收模块22、FPGA主控模块23、时钟倍频芯片24、总线接口25、JTAG接口26、Flash存储27、RS‐232接口和1PPS输出29组成，卫星接收模块2的总线输入/输出端与母板6相连，总线接口25与FPGA主控模块23和时钟倍频芯片24相连，时钟倍频芯片24与FPGA主控模块23相连，FPGA主控模块23的输入/输出与北斗接收模块22相连，北斗接收模块22的输入与天线接口21的输出相连，FPGA主控模块23的输入/输出同时也与JTAG接口26和Flash存储27相连，FPGA主控模块23的输出与1PPS输出29相连，FPGA主控模块23与RS‐232接口28相连。

参见图3，NTP模块3包括总线接口31、时钟倍频芯片32、FPGA主控模块33、JTAG接口34、Flash存储35、STM32模块36和NTP服务器37，NTP模块3的总线输入/输出端与母板6相连，总线接口31与FPGA主控模块33和时钟倍频芯片32相连，时钟倍频芯片32与FPGA主控模块33相连，FPGA主控模块33的输入/输出与JTAG接口34和Flash存储35相连，FPGA主控模块33的输入/输出与STM32模块36相连，STM32模块36与NTP服务器37相连。

参见图4，守时模块4包括总线接口41、铷钟42、STM32模块43、FPGA主控模块44、JTAG接口45、Flash存储46、时钟倍频芯片47、1PPS输入48、1PPS输出49和DC输入410，守时模块4的总线输入/输出端与母板6相连，总线接口41与FPGA主控模块44相连，FPGA主控模块44输出与总线接口41相连，铷钟42输出与FPGA主控模块44相连，STM32模块43与FPGA主控模块44相连，FPGA主控模块44输入/输出与JTAG接口45和Flash存储46相连，时钟倍频芯片47输出与FPGA主控模块44相连，1PPS输入48输出与FPGA主控模块44相连，1PPS输出49输入与FPGA主控模块44相连，DC输入410输出与FPGA主控模块44相连。

参见图5，B码输出模块5包括总线接口51、时钟倍频芯片52、JTAG接口53、Flash存储54、DAC控制器55、AC输出56、码盘控制57、DC输出58和FPGA主控模块59，B码输出模块5的总线输入/输出端与母板6相连，总线接口51与FPGA主控模块59和时钟倍频芯片52相连，时钟倍频芯片52输出与FPGA主控模块59相连，FPGA主控模块59的输入/输出与JTAG接口53和Flash存储54相连，码盘控制57输出与FPGA主控模块59相连，FPGA主控模块59输出与DC输出58相连，FPGA主控模块59输入/输出与DAC控制器55相连，DAC控制器55输出与AC输出56相连。

参见图6，母板6由总线接口61、数据总线62和显示接口63等组成，外部各功能模块的总线接口分别与母板6总线接口61相连，总线接口61与数据总线62相连，显示接口63输入与数据总线62相连，显示接口63输出与显示单元7相连，母板6与电源8相连。

参见图4，本发明专利铷钟校频设计原理中，系统在接收到北斗1PPS信号之后首先对其信号进行判断处理，对干扰信号进行处理，稳定的1PPS信号主要在计算频率差值时以该信号作为基准的同步信号。铷钟提供的时钟信号经过倍频芯片生成FPGA的系统时钟，FPGA经内部时钟管理单元进一步对时钟进行处理从而保证时钟的稳定性与可靠性。FPGA内部经分频产生固定脉冲信号，该信号以卫星信号为同步信号计算他们之间的相位差即计算频差，计算之后的频差值经过累加，这里通过FPGA倍频得到更高的频率来提高频差的精度，计算之后的频差平均值则作为转换的数据。这里频差平均值作为校频转换的数据输入。转换参数修改其铷钟不断调整其频率值，从而输出更精确的频率。综上所述整个调节过程为一个闭环设计，形成一个闭环结构。该程序的设计目的最终将实现北斗多功能时统系统的时频精度。

本发明的北斗多功能时统系统在硬件结构上采用插卡式结构设计，所有功能模块均集成与一张母板上可实现任意功能组合，其内部设计采用总线架构的设计技术，使功能模块能够在母板的任意卡槽中被识别，正常工作。与普通时统系统相比，具有以下优点：

一、设计选择配置铷钟，在系统软件设计中采用铷钟校频设计，满足更高精度的时频服务，定时精度1pps误差≤100ns；守时精度5us/天。

二、支持多个NTP输出，支持多类时频信号输出，支持B码参数可调，支持RS‐232、RS‐485电平格式报文输出，支持波特率可配，结构采用插卡式设计，这样可以满足系统多功能配置，可进行任意扩展；

三、该系统所有信号均经过光电隔离输出技术，同时具备开机自检和工作巡检功能，可实时显示当前工作状态，可进行热插拔操作，这样可以满足系统更加稳定性的运行。

Claims (6)

1.一种北斗多功能时统系统，包括天线模块(1)、卫星接收模块(2)、NTP模块(3)、守时板模块(4)、B码输出模块(5)、母板(6)、显控单元(7)和电源模块(8)；所述的天线模块(1)的输出与卫星接收模块(2)相连，卫星接收模块(2)的输出/输入端与母板(6)相连，NTP模块(3)的输入/输出端与母板(6)相连，守时板模块(4)的输入输出端与母板(6)相连，B码模块(5)的输入/输出端与母板(6)相连，显控单元(7)的输入模块与母板(6)相连，电源模块(8)的输出与母板(6)相连，其特征在于：

所述的守时模块(4)包括总线接口(41)、铷钟(42)、STM32模块(43)、FPGA主控模块(44)、JTAG接口(45)、Flash存储(46)、时钟倍频芯片(47)、1PPS输入(48)、1PPS输出(49)和DC输入(410)，守时模块(4)的总线输入/输出端与母板(6)相连，总线接口(41)与FPGA主控模块(44)相连，FPGA主控模块(44)输出与总线接口(41)相连，铷钟(42)输出与FPGA主控模块(44)相连，STM32模块(43)与FPGA主控模块(44)相连，FPGA主控模块(44)输入/输出与JTAG接口(45)和Flash存储(46)相连，时钟倍频芯片(47)输出与FPGA主控模块(44)相连，1PPS输入(48)输出与FPGA主控模块(44)相连，1PPS输出(49)输入与FPGA主控模块(44)相连，DC输入(410)输出与FPGA主控模块(44)相连；

所述的FPGA主控模块(44)包括干扰信号处理单元、频差计算单元、参数转换单元、分频单元和倍频单元，来自1PPS输入(48)的信号经过干扰信号处理单元处理后得到稳定的信号作为卫星基准同步信号；FPGA主控模块(44)经过分频单元产生固定脉冲信号，在频差计算单元内与卫星基准同步信号的前沿进行比较，最后由参数转换单元转换为对应的频率参数后与铷钟(42)对接，完成对铷钟频率值的闭环校准。

2.根据权利要求1所述的北斗多功能时统系统，其特征在于：所述的卫星接收模块(2)包括天线接口(21)、北斗接收模块(22)、FPGA主控模块(23)、时钟倍频芯片(24)、总线接口(25)、JTAG接口(26)、Flash存储(27)、RS‐232接口(28)和1PPS输出(29)，卫星接收模块(2)的总线输入/输出端与母板(6)相连，总线接口(25)与FPGA主控模块(23)和时钟倍频芯片(24)相连，时钟倍频芯片(24)与FPGA主控模块(23)相连，FPGA主控模块(23)的输入/输出与北斗接收模块(22)相连，北斗接收模块(22)的输入与天线接口(21)的输出相连，FPGA主控模块(23)的输入/输出同时也与JTAG接口(26)和Flash存储(27)相连，FPGA主控模块(23)的输出与1PPS输出(29)相连，FPGA主控模块(23)与RS‐232接口(28)相连。

3.根据权利要求1所述的北斗多功能时统系统，其特征在于：所述的NTP模块(3)包括总线接口(31)、时钟倍频芯片(32)、FPGA主控模块(33)、JTAG接口(34)、Flash存储(35)、STM32模块(36)和NTP服务器(37)，NTP模块(3)的总线输入/输出端与母板(6)相连，总线接口(31)与FPGA主控模块(33)和时钟倍频芯片(32)相连，时钟倍频芯片(32)与FPGA主控模块(33)相连，FPGA主控模块(33)的输入/输出与JTAG接口(34)和Flash存储(35)相连，FPGA主控模块(33)的输入/输出与STM32模块(36)相连，STM32模块(36)与NTP服务器(37)相连。

4.根据权利要求1所述的北斗多功能时统系统，其特征在于：所述的B码输出模块(5)包括总线接口(51)、时钟倍频芯片(52)、JTAG接口(53)、Flash存储(54)、DAC控制器(55)、AC输出(56)、码盘控制(57)、DC输出(58)和FPGA主控模块(59)，B码输出模块(5)的总线输入/输出端与母板(6)相连，总线接口(51)与FPGA主控模块(59)和时钟倍频芯片(52)相连，时钟倍频芯片(52)输出与FPGA主控模块(59)相连，FPGA主控模块(59)的输入/输出与JTAG接口(53)和Flash存储(54)相连，码盘控制(57)输出与FPGA主控模块(59)相连，FPGA主控模块(59)输出与DC输出(58)相连，FPGA主控模块(59)输入/输出与DAC控制器(55)相连，DAC控制器(55)输出与AC输出(56)相连。

5.根据权利要求1所述的北斗多功能时统系统，其特征在于：所述的母板(6)包括总线接口(61)、数据总线(62)和显示接口(63)，外部各功能模块的总线接口分别与母板(6)总线接口(61)相连，总线接口(61)与数据总线(62)相连，显示接口(63)输入与数据总线(62)相连，显示接口(63)输出与显示单元(7)相连，母板(6)与电源(8)相连。

6.根据权利要求1所述的北斗多功能时统系统，其特征在于，所述的卫星接收模块(2)、NTP模块(3)、守时模块(4)、B码输出模块(5)均可以在母板(6)上进行热插拔操作，并且各功能模块均采用光电隔离设计。