JPH0416018B2 - - Google Patents
Info
- Publication number
- JPH0416018B2 JPH0416018B2 JP4586885A JP4586885A JPH0416018B2 JP H0416018 B2 JPH0416018 B2 JP H0416018B2 JP 4586885 A JP4586885 A JP 4586885A JP 4586885 A JP4586885 A JP 4586885A JP H0416018 B2 JPH0416018 B2 JP H0416018B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- groove
- silicon
- silicon substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 239000005368 silicate glass Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の素子間分離領域の形
成方法に関する。
成方法に関する。
この発明は、半導体装置の素子間分離法として
使用されている溝形成方法の改良に関するもので
溝形成のなされた半導体基板上に多結晶シリコン
を積層後、液状のシリケートガラスを塗布する事
により半導体基板の表面を平坦化させ、次に酸化
性雰囲気中で多結晶シリコンを酸化した後、酸化
膜を除去すると、溝部がシリコン酸化膜と多結晶
シリコンで埋め込まれた素子分離領域が形成でき
る。上記方法にて作成された半導体基板の表面は
凹凸の少ない平坦な面となる。
使用されている溝形成方法の改良に関するもので
溝形成のなされた半導体基板上に多結晶シリコン
を積層後、液状のシリケートガラスを塗布する事
により半導体基板の表面を平坦化させ、次に酸化
性雰囲気中で多結晶シリコンを酸化した後、酸化
膜を除去すると、溝部がシリコン酸化膜と多結晶
シリコンで埋め込まれた素子分離領域が形成でき
る。上記方法にて作成された半導体基板の表面は
凹凸の少ない平坦な面となる。
半導体装置が微細化するに従い素子間分離領域
も選択酸化法（たとえばLOCOS法）から溝形成
法（たとえばトレンチ法）に変わりつつある。こ
れまでに実施または提案されている溝形成方法は
以下の通りである。第２図ａに示す様に、素子間
分離領域となる部分１１のシリコン基板１をエツ
チングし、シリコン基板表面を酸化する。次に第
２図ｂに示す様に、多結晶シリコン４を積層し溝
部を埋める。この時溝のない部分にも多結晶シリ
コン４が積層するので溝部の上部にくぼみ５がで
きる。次に第２図ｃに示す様に、レジスト等の有
機膜１２を塗布し表面を平坦化させた後、レジス
ト１２と多結晶シリコン４のエツチング速度のほ
ぼ等しいガスを用いた反応性イオンエツチングに
て、レジスト１２および多結晶シリコン４をエツ
チングし、半導体装置表面を平坦化する。次に第
２図ｄに示す様に素子領域上に残存する多結晶シ
リコンおよびシリコン基板を酸化する。その後、
酸化膜１３を除去して、第２図ｅに示す様に、素
子分離領域１４の形成が完了する。
も選択酸化法（たとえばLOCOS法）から溝形成
法（たとえばトレンチ法）に変わりつつある。こ
れまでに実施または提案されている溝形成方法は
以下の通りである。第２図ａに示す様に、素子間
分離領域となる部分１１のシリコン基板１をエツ
チングし、シリコン基板表面を酸化する。次に第
２図ｂに示す様に、多結晶シリコン４を積層し溝
部を埋める。この時溝のない部分にも多結晶シリ
コン４が積層するので溝部の上部にくぼみ５がで
きる。次に第２図ｃに示す様に、レジスト等の有
機膜１２を塗布し表面を平坦化させた後、レジス
ト１２と多結晶シリコン４のエツチング速度のほ
ぼ等しいガスを用いた反応性イオンエツチングに
て、レジスト１２および多結晶シリコン４をエツ
チングし、半導体装置表面を平坦化する。次に第
２図ｄに示す様に素子領域上に残存する多結晶シ
リコンおよびシリコン基板を酸化する。その後、
酸化膜１３を除去して、第２図ｅに示す様に、素
子分離領域１４の形成が完了する。
しかし従来行われている溝形成方法は、以下に
示す問題点があつた。第一にレジストと多結晶シ
リコンとのエツチング速度の等しい条件を見出す
事が困難であることが挙げられる。第２に平坦化
を保ちながらエツチングするには高価な反応性ド
ライエツチング装置を使用する必要があり、その
為にシリコン基板にブラズマダメツジ等の損傷を
与えるおそれがあることが挙げられる。
示す問題点があつた。第一にレジストと多結晶シ
リコンとのエツチング速度の等しい条件を見出す
事が困難であることが挙げられる。第２に平坦化
を保ちながらエツチングするには高価な反応性ド
ライエツチング装置を使用する必要があり、その
為にシリコン基板にブラズマダメツジ等の損傷を
与えるおそれがあることが挙げられる。
上記問題点を解決するためにこの発明は、多結
晶シリコンを積層後表面の凹凸をなくし平坦化す
る為に液状のシリケートガラスを塗布し、その後
熱酸化を行い多結晶シリコンを酸化し、この酸化
膜を化学的に除去する事により、素子分離領域を
形成するようにした。
晶シリコンを積層後表面の凹凸をなくし平坦化す
る為に液状のシリケートガラスを塗布し、その後
熱酸化を行い多結晶シリコンを酸化し、この酸化
膜を化学的に除去する事により、素子分離領域を
形成するようにした。
液状のシリケートガラスは乾燥させると酸化シ
リコンと同様の膜質を有し、熱酸化後は多結晶シ
リコンの酸化膜と同一となる。この熱酸化膜は溶
液にてエツチングできる為ドライエツチングの様
な損傷が残る事はない。
リコンと同様の膜質を有し、熱酸化後は多結晶シ
リコンの酸化膜と同一となる。この熱酸化膜は溶
液にてエツチングできる為ドライエツチングの様
な損傷が残る事はない。
以下にこの発明の実施例を図面にもとづいて詳
細に説明する。第１図ａにおいて、素子分離領域
となる部分のシリコンをエツチングする事により
基板シリコン１内に溝２を形成する。次に第１図
ｂに示す様に、基板シリコン１を熱酸化し表面に
薄い熱酸化膜３を形成した後に、気相成長法を用
いて多結晶シリコン膜４を成長させ溝部を完全に
埋める。この時溝のない所にも多結晶シリコン膜
４が成長するので溝の上部にくぼみ５が生ずる。
このくぼみによる凹凸を少なくする為に、第１図
ｃに示す様に液状のシリケートガラス（たとえ
ば、商品名としてOCDがある）を塗布して乾燥
する。乾燥は50℃〜600℃の温度で行う。また凹
凸の大きい場合、シリケートガラスの塗布および
乾燥を数回繰り返す必要がある。次に第１図ｄに
示す様に、高温酸化性雰囲気にて熱酸化し溝のな
い所に存在する多結晶シリコンを全部酸化する。
溝の上部に存在する多結晶シリコンの厚みｍは溝
のない部分ｎに比べ薄いが、シリケートガラスの
層が厚い為、溝のない所と同一の高さを保ちなが
ら酸化され、酸化膜界面はシリコン基板全面にわ
たり平坦である。さらに、多結晶シリコンの熱酸
化速度は単結晶シリコンの酸化と同様に制御が容
易であるから、溝のない部分に存在する多結晶シ
リコンの全部を酸化ししかもシリコン基板を酸化
させない様にする事も可能である。仮に、シリコ
ン基板が少し酸化されてもシリコン基板に問題が
生ずる事もないし、溝部との間の酸化膜界面の段
差が特に大きくなる事もない。以上の様に多結晶
シリコンを酸化する事により溝に埋めこまれてい
る多結晶シリコン８の上端面９を溝のない部分の
シリコン基板の表面１０と同一の高さになるよう
にできる。以上の様にして形成したシリケートガ
ラスと多結晶シリコンの熱酸化膜を溶液（たとえ
ば希釈フツ酸液）を用いてエツチングし、第１図
ｅに示す様に溝のない部分（素子領域）のシリコ
ン表面１０を露出させる。溝部の多結晶シリコン
８と素子領域のシリコン基板表面１０はほぼ同一
の高さである為、オーバーエツチングしても間に
ある熱酸化膜が少しへこむ程度で平坦度に影響が
ない。以上の様にして、多結晶シリコン８で埋め
込まれた溝部は素子分離領域１４となり、素子領
域１５との段差も少ない為、半導体装置全体が平
坦となり配線の段切れ現象もなくなる。
細に説明する。第１図ａにおいて、素子分離領域
となる部分のシリコンをエツチングする事により
基板シリコン１内に溝２を形成する。次に第１図
ｂに示す様に、基板シリコン１を熱酸化し表面に
薄い熱酸化膜３を形成した後に、気相成長法を用
いて多結晶シリコン膜４を成長させ溝部を完全に
埋める。この時溝のない所にも多結晶シリコン膜
４が成長するので溝の上部にくぼみ５が生ずる。
このくぼみによる凹凸を少なくする為に、第１図
ｃに示す様に液状のシリケートガラス（たとえ
ば、商品名としてOCDがある）を塗布して乾燥
する。乾燥は50℃〜600℃の温度で行う。また凹
凸の大きい場合、シリケートガラスの塗布および
乾燥を数回繰り返す必要がある。次に第１図ｄに
示す様に、高温酸化性雰囲気にて熱酸化し溝のな
い所に存在する多結晶シリコンを全部酸化する。
溝の上部に存在する多結晶シリコンの厚みｍは溝
のない部分ｎに比べ薄いが、シリケートガラスの
層が厚い為、溝のない所と同一の高さを保ちなが
ら酸化され、酸化膜界面はシリコン基板全面にわ
たり平坦である。さらに、多結晶シリコンの熱酸
化速度は単結晶シリコンの酸化と同様に制御が容
易であるから、溝のない部分に存在する多結晶シ
リコンの全部を酸化ししかもシリコン基板を酸化
させない様にする事も可能である。仮に、シリコ
ン基板が少し酸化されてもシリコン基板に問題が
生ずる事もないし、溝部との間の酸化膜界面の段
差が特に大きくなる事もない。以上の様に多結晶
シリコンを酸化する事により溝に埋めこまれてい
る多結晶シリコン８の上端面９を溝のない部分の
シリコン基板の表面１０と同一の高さになるよう
にできる。以上の様にして形成したシリケートガ
ラスと多結晶シリコンの熱酸化膜を溶液（たとえ
ば希釈フツ酸液）を用いてエツチングし、第１図
ｅに示す様に溝のない部分（素子領域）のシリコ
ン表面１０を露出させる。溝部の多結晶シリコン
８と素子領域のシリコン基板表面１０はほぼ同一
の高さである為、オーバーエツチングしても間に
ある熱酸化膜が少しへこむ程度で平坦度に影響が
ない。以上の様にして、多結晶シリコン８で埋め
込まれた溝部は素子分離領域１４となり、素子領
域１５との段差も少ない為、半導体装置全体が平
坦となり配線の段切れ現象もなくなる。
この発明は以上説明した様に、シリケートガラ
スの塗布による平坦化と多結晶シリコンの酸化法
を用いる事により溝埋込素子分離領域を形成で
き、素子の損傷を少なくし、工程の簡略化および
経費の節減に効果がある。
スの塗布による平坦化と多結晶シリコンの酸化法
を用いる事により溝埋込素子分離領域を形成で
き、素子の損傷を少なくし、工程の簡略化および
経費の節減に効果がある。
第１図ａ〜ｅはこの発明の製造方法の工程順を
示す断面図、第２図ａ〜ｅは、従来の製造方法の
工程順を示す断面図である。 １……シリコン基板、２……溝、３，７……シ
リコン酸化膜、４，８……多結晶シリコン膜、５
……くぼみ、６……シリケートガラス、１４……
素子分離領域、１５……素子形成領域。
示す断面図、第２図ａ〜ｅは、従来の製造方法の
工程順を示す断面図である。 １……シリコン基板、２……溝、３，７……シ
リコン酸化膜、４，８……多結晶シリコン膜、５
……くぼみ、６……シリケートガラス、１４……
素子分離領域、１５……素子形成領域。
Claims (1)
- １ 素子間の分離領域となる部分のシリコン基板
をエツチングし溝を形成する工程と、前記シリコ
ン基板表面を酸化する工程と、多結晶シリコンを
積層し前記溝部を埋める工程と、液状のシリケー
トガラスを塗布し乾燥する工程と、酸化性雰囲気
にて前記多結晶シリコンを酸化する工程と、素子
領域上に積層している酸化膜をエツチングする工
程とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4586885A JPS61204949A (ja) | 1985-03-08 | 1985-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4586885A JPS61204949A (ja) | 1985-03-08 | 1985-03-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61204949A JPS61204949A (ja) | 1986-09-11 |
| JPH0416018B2 true JPH0416018B2 (ja) | 1992-03-19 |
Family
ID=12731180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4586885A Granted JPS61204949A (ja) | 1985-03-08 | 1985-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61204949A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324644A (ja) * | 2005-04-18 | 2006-11-30 | Nec Electronics Corp | 半導体装置の製造方法 |
-
1985
- 1985-03-08 JP JP4586885A patent/JPS61204949A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61204949A (ja) | 1986-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0580148B2 (ja) | ||
| JP2994128B2 (ja) | 半導体装置の製造方法 | |
| KR0172792B1 (ko) | 반도체소자의 소자분리 영역의 제조방법 | |
| US5824594A (en) | Integrated circuit device isolating methods including silicon spacers and oxidation barrier films | |
| JPH0416018B2 (ja) | ||
| JPH0416019B2 (ja) | ||
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS63288042A (ja) | 半導体素子製造方法 | |
| JP4228414B2 (ja) | 半導体装置の製造方法 | |
| JPH11176929A (ja) | 化学気相蒸着による第２パッド酸化膜を用いた半導体装置の素子分離方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPS63287024A (ja) | 半導体装置の製造方法 | |
| JPH0563019B2 (ja) | ||
| JPH0226783B2 (ja) | ||
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPH08181296A (ja) | 半導体基板の製造方法 | |
| KR970013189A (ko) | 반도체 집적회로의 소자격리방법 | |
| JP3270912B2 (ja) | 半導体装置の製造方法 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPS623980B2 (ja) | ||
| JPH0799745B2 (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |