JPS623980B2 - - Google Patents
Info
- Publication number
- JPS623980B2 JPS623980B2 JP11739380A JP11739380A JPS623980B2 JP S623980 B2 JPS623980 B2 JP S623980B2 JP 11739380 A JP11739380 A JP 11739380A JP 11739380 A JP11739380 A JP 11739380A JP S623980 B2 JPS623980 B2 JP S623980B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- polycrystalline silicon
- wiring
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 44
- 239000010408 film Substances 0.000 description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 238000000034 method Methods 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 239000012808 vapor phase Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に係り、特に
多層半導体配線層を有する半導体装置に於いて各
層間の相互接続のためのコンタクト孔開口を容易
にするための製造方法に関する。
多層半導体配線層を有する半導体装置に於いて各
層間の相互接続のためのコンタクト孔開口を容易
にするための製造方法に関する。
近来、半導体装置の高集積化に伴ない、２層も
しくは、３層の多結晶シリコン層による多層半導
体配線層が使用されるようになつてきた。しか
し、例えば２層多結晶シリコン配線をもつ半導体
装置の場合、従来は第１図ａに示す如く基板シリ
コン１上に第一の絶縁層として、二酸化シリコン
膜２を形成し、その上に第一の多結晶シリコン配
線３を形成する。次に第一と第二の多結晶シリコ
ン配線間の絶縁のため第二の二酸化シリコン膜４
を第一の多結晶シリコン膜上に気相成長により形
成し、その上に第２の多結晶シリコン配線６を形
成する。次に第１図ｂに示すように、最上層のア
ルミ配線との絶縁のため、表面に第三の絶縁膜１
７を気相成長もしくは熱酸化法で形成する。この
結果、第一の多結晶シリコン層３上の絶縁膜の厚
さと、第二の多結晶シリコン６上の絶縁膜１７の
厚さは、第二の絶縁膜４の存在のため、独立にコ
ントロールすることができず、第一の多結晶シリ
コン３上の方が厚くなり、アルミ配線と、第一お
よび第二のポリシリコン配線間の電気的相互接続
のためのコンタクト孔開口に際して第一の多結晶
シリコン３上のコンタクト孔の方が、第二の多結
晶シリコン６上のコンタクト孔より、長い時間を
要し、そのため両者とも最適な大きさにコントロ
ールすることが難かしかつた。
しくは、３層の多結晶シリコン層による多層半導
体配線層が使用されるようになつてきた。しか
し、例えば２層多結晶シリコン配線をもつ半導体
装置の場合、従来は第１図ａに示す如く基板シリ
コン１上に第一の絶縁層として、二酸化シリコン
膜２を形成し、その上に第一の多結晶シリコン配
線３を形成する。次に第一と第二の多結晶シリコ
ン配線間の絶縁のため第二の二酸化シリコン膜４
を第一の多結晶シリコン膜上に気相成長により形
成し、その上に第２の多結晶シリコン配線６を形
成する。次に第１図ｂに示すように、最上層のア
ルミ配線との絶縁のため、表面に第三の絶縁膜１
７を気相成長もしくは熱酸化法で形成する。この
結果、第一の多結晶シリコン層３上の絶縁膜の厚
さと、第二の多結晶シリコン６上の絶縁膜１７の
厚さは、第二の絶縁膜４の存在のため、独立にコ
ントロールすることができず、第一の多結晶シリ
コン３上の方が厚くなり、アルミ配線と、第一お
よび第二のポリシリコン配線間の電気的相互接続
のためのコンタクト孔開口に際して第一の多結晶
シリコン３上のコンタクト孔の方が、第二の多結
晶シリコン６上のコンタクト孔より、長い時間を
要し、そのため両者とも最適な大きさにコントロ
ールすることが難かしかつた。
本発明は上記問題点を解決するための新しい製
造方法を提供するものである。
造方法を提供するものである。
本発明の特徴は下層配線層を形成後、基板表面
に耐酸化性薄膜を成長し、上層配線層と下層配線
間の相互接続のためのコンタクト孔を開口した
後、表面に半導体層を成長させ、上層半導体配線
層を形成した後、前記上層半導体配線層の表面を
熱酸化し、もつて上層半導体層上の絶縁膜の厚さ
を、下層半導体配線上の絶縁膜の厚さと無関係に
決定することにある。
に耐酸化性薄膜を成長し、上層配線層と下層配線
間の相互接続のためのコンタクト孔を開口した
後、表面に半導体層を成長させ、上層半導体配線
層を形成した後、前記上層半導体配線層の表面を
熱酸化し、もつて上層半導体層上の絶縁膜の厚さ
を、下層半導体配線上の絶縁膜の厚さと無関係に
決定することにある。
以下第２図ａ乃至第２図ｄをもつて本発明の実
施例を説明する。単結晶シリコン基板１の表面
に、第一の層間絶縁膜として酸化シリコン膜２を
熱酸化により形成する。その上に、第一のリンド
ープ多結晶シリコン膜を、気相成長法により成長
し、通常のパターン形成法により第一の多結晶シ
リコン配線層３を形成する。次に表面上に第二の
層間絶縁膜として、酸化シリコン膜４を気相成長
法により、層間絶縁に必要な厚さ、例えば3000Å
成長し、引き続き前記第二の層間絶縁膜４上に約
200Åの窒化シリコン膜５を気相成長法により成
長する（第２図ａ）。次に必要に応じて、第一の
配線層と第二の配線層間の相互接続のためのコン
タクト孔を通常のフオトリソグラフイ技術および
CF4＋H2ガスによるプラズマエツチングにより形
成する。このとき窒化シリコン膜５と酸化シリコ
ン膜４を同時にエツチングすることができる。次
に、第二のリンドープ多結晶シリコン配線層６
を、第一のリンドープ多結晶シリコン配線層３と
同様な方法により形成する。続いて熱酸化を行う
ことにより、第二の多結晶シリコン配線層６の表
面および側面に約1500Åの酸化シリコン膜７を形
成する（第２図ｂ）。この酸化シリコン膜７の厚
さは、後工程の第一配線層及び第二配線層と、上
層のアルミ配線層の間の相互接続のためのコンタ
クト孔開口が、最適に行えるように、独自に決定
する。このとき、第一の多結晶シリコン配線層３
は窒化シリコン膜５でおおわれているため、酸化
されることがない。次に窒化シリコン膜上に形成
された極く薄い酸化シリコン層をバツフアードふ
つ酸により除いた後、CF4のプラズマエツチング
により露出した窒化シリコン層５を除去する。こ
のとき第二の多結晶シリコン６の表面および側面
に成長した酸化シリコン膜７はエツチングされる
ことがない。次に表面上に第三の層間絶縁膜とし
て、5000Åのリンドープ酸化シリコン膜８を気相
成長法により成長させる（第１図ｃ）。この時点
で、第一の多結晶シリコン配線層３上には気相成
長酸化シリコン層（3000Å）と気相成長リンドー
プ酸化シリコン層（5000Å）が存在し、第二の多
結晶シリコン配線層６上には、熱酸化酸化シリコ
ン膜（1500Å）と気相成長リンドープ酸化シリコ
ン膜（5000Å）が存在する。両者はCF4＋H2ガス
のプラズマエツチングによれば同一の時間でエツ
チングすることができる。従つて通常のフオトリ
ソグラフイ技術により、第一および第２の多結晶
シリコン層上に同時にコンタクト孔を形成する
際、両者とも最適なエツチング条件をえらぶこと
ができる。かくしてアルミ配線層と第一および第
二の多結晶シリコン配線層を電気的に接続するた
めのコンタクト孔を形成した後、表面にアルミを
蒸着により成長し、通常のパターン形成技術によ
りアルミ配線層９を形成する（第２図ｄ）。
施例を説明する。単結晶シリコン基板１の表面
に、第一の層間絶縁膜として酸化シリコン膜２を
熱酸化により形成する。その上に、第一のリンド
ープ多結晶シリコン膜を、気相成長法により成長
し、通常のパターン形成法により第一の多結晶シ
リコン配線層３を形成する。次に表面上に第二の
層間絶縁膜として、酸化シリコン膜４を気相成長
法により、層間絶縁に必要な厚さ、例えば3000Å
成長し、引き続き前記第二の層間絶縁膜４上に約
200Åの窒化シリコン膜５を気相成長法により成
長する（第２図ａ）。次に必要に応じて、第一の
配線層と第二の配線層間の相互接続のためのコン
タクト孔を通常のフオトリソグラフイ技術および
CF4＋H2ガスによるプラズマエツチングにより形
成する。このとき窒化シリコン膜５と酸化シリコ
ン膜４を同時にエツチングすることができる。次
に、第二のリンドープ多結晶シリコン配線層６
を、第一のリンドープ多結晶シリコン配線層３と
同様な方法により形成する。続いて熱酸化を行う
ことにより、第二の多結晶シリコン配線層６の表
面および側面に約1500Åの酸化シリコン膜７を形
成する（第２図ｂ）。この酸化シリコン膜７の厚
さは、後工程の第一配線層及び第二配線層と、上
層のアルミ配線層の間の相互接続のためのコンタ
クト孔開口が、最適に行えるように、独自に決定
する。このとき、第一の多結晶シリコン配線層３
は窒化シリコン膜５でおおわれているため、酸化
されることがない。次に窒化シリコン膜上に形成
された極く薄い酸化シリコン層をバツフアードふ
つ酸により除いた後、CF4のプラズマエツチング
により露出した窒化シリコン層５を除去する。こ
のとき第二の多結晶シリコン６の表面および側面
に成長した酸化シリコン膜７はエツチングされる
ことがない。次に表面上に第三の層間絶縁膜とし
て、5000Åのリンドープ酸化シリコン膜８を気相
成長法により成長させる（第１図ｃ）。この時点
で、第一の多結晶シリコン配線層３上には気相成
長酸化シリコン層（3000Å）と気相成長リンドー
プ酸化シリコン層（5000Å）が存在し、第二の多
結晶シリコン配線層６上には、熱酸化酸化シリコ
ン膜（1500Å）と気相成長リンドープ酸化シリコ
ン膜（5000Å）が存在する。両者はCF4＋H2ガス
のプラズマエツチングによれば同一の時間でエツ
チングすることができる。従つて通常のフオトリ
ソグラフイ技術により、第一および第２の多結晶
シリコン層上に同時にコンタクト孔を形成する
際、両者とも最適なエツチング条件をえらぶこと
ができる。かくしてアルミ配線層と第一および第
二の多結晶シリコン配線層を電気的に接続するた
めのコンタクト孔を形成した後、表面にアルミを
蒸着により成長し、通常のパターン形成技術によ
りアルミ配線層９を形成する（第２図ｄ）。
本発明によれば、おのおのの半導体配線層上の
層間絶縁膜の種類および厚さを独立にコントロー
ルすることができ、上層の配線層との間のコンタ
クト孔の形成に際して、全てのコンタクト孔に対
して最適なエツチング条件を設定することがで
き、コンタクト孔の微細加工の精度を高め、半導
体装置の生産を極めて安定に行うことができる。
層間絶縁膜の種類および厚さを独立にコントロー
ルすることができ、上層の配線層との間のコンタ
クト孔の形成に際して、全てのコンタクト孔に対
して最適なエツチング条件を設定することがで
き、コンタクト孔の微細加工の精度を高め、半導
体装置の生産を極めて安定に行うことができる。
なお、本発明はここで説明した実施例に限るこ
となく、３層以上の半導体配線層の場合にも、本
発明をくりかえし適用することにより、全く同様
な効果をもたらすことができる。また半導体配線
層の中には、基板半導体表面上に形成された拡散
層配線層も含むものとする。
となく、３層以上の半導体配線層の場合にも、本
発明をくりかえし適用することにより、全く同様
な効果をもたらすことができる。また半導体配線
層の中には、基板半導体表面上に形成された拡散
層配線層も含むものとする。
第１図ａ、第１図ｂは従来の２層多結晶シリコ
ン配線を有する半導体装置のコンタクト孔開口前
の工程までのプロセスフローを表わす断面図で、
第２図ａ乃至第２図ｄは本発明を適用した２層多
結晶シリコン配線を有する半導体装置のアルミ配
線パターニング後までのプロセスフローを表わす
断面図である。尚図において、 １……単結晶シリコン基板、２……酸化シリコ
ン膜、３……多結晶シリコン膜、４……気相成長
酸化シリコン膜、５……窒化シリコン膜、６……
多結晶シリコン膜、７……熱酸化酸化シリコン
膜、１７……気相成長酸化シリコン膜、８……気
相成長リンドープ酸化シリコン膜、９……アルミ
膜。
ン配線を有する半導体装置のコンタクト孔開口前
の工程までのプロセスフローを表わす断面図で、
第２図ａ乃至第２図ｄは本発明を適用した２層多
結晶シリコン配線を有する半導体装置のアルミ配
線パターニング後までのプロセスフローを表わす
断面図である。尚図において、 １……単結晶シリコン基板、２……酸化シリコ
ン膜、３……多結晶シリコン膜、４……気相成長
酸化シリコン膜、５……窒化シリコン膜、６……
多結晶シリコン膜、７……熱酸化酸化シリコン
膜、１７……気相成長酸化シリコン膜、８……気
相成長リンドープ酸化シリコン膜、９……アルミ
膜。
Claims (1)
- １ 半導体基板の主表面上に第１の半導体配線層
を形成する工程と、次に該第１の半導体配線上に
第１の絶縁膜と耐酸化性の第２の絶縁膜を順次形
成する工程と、次に該第２の絶縁膜上に第２の半
導体配線層を形成する工程と、前記第２の半導体
配線層表面を酸化して第３の絶縁膜に変換する工
程と、露出している部分の前記第２の絶縁膜を除
去する工程と、基板主面上に第４の絶縁膜を形成
する工程と、該第１の配線上の該第１および第４
の絶縁膜および第２の配線上の第３および第４の
絶縁膜に同時に開口を形成する工程を有すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11739380A JPS5740957A (en) | 1980-08-26 | 1980-08-26 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11739380A JPS5740957A (en) | 1980-08-26 | 1980-08-26 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5740957A JPS5740957A (en) | 1982-03-06 |
| JPS623980B2 true JPS623980B2 (ja) | 1987-01-28 |
Family
ID=14710535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11739380A Granted JPS5740957A (en) | 1980-08-26 | 1980-08-26 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5740957A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60240141A (ja) * | 1984-05-15 | 1985-11-29 | Nec Corp | 半導体装置の製造方法 |
-
1980
- 1980-08-26 JP JP11739380A patent/JPS5740957A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5740957A (en) | 1982-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4634496A (en) | Method for planarizing the surface of an interlayer insulating film in a semiconductor device | |
| US5061653A (en) | Trench isolation process | |
| JPS623980B2 (ja) | ||
| JP2616134B2 (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP3049904B2 (ja) | 誘電体分離ウエハの製造方法 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JP2775772B2 (ja) | 半導体装置の製造方法 | |
| JP3085831B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JP4228414B2 (ja) | 半導体装置の製造方法 | |
| JPH0563019B2 (ja) | ||
| JPH0258778B2 (ja) | ||
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP3059749B2 (ja) | 半導体装置の製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6336545A (ja) | 絶縁分離型半導体装置の製造方法 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6358373B2 (ja) | ||
| JPH0230160A (ja) | 半導体装置 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH0416019B2 (ja) |