JPH04150536A - ブリッジ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は複数のネットワーク間のデータ転送を実行す
るブリッジ装置に関し、特に受信データを一時的に格納
するバッファメモリに対するアクセス技術に係わる。

（従来の技術） 一般に、複数のローカルエリアネットワーク（ＬＡＮ）
間を相互接続する装置としては、ブリッジ装置が知られ
ている。第３図には、このブリッジ装置の使用例が示さ
れている。

第３図において、１１は第１のＬＡＮ、１２は第２のＬ
ＡＮ、１３はブリッジ装置（ＢＲＧ）　、１４ａ　〜１
４ｃは第１のＬ　Ａ　Ｎ　１１に接続されるワークステ
ーション、１５ａ−Ｌ５ｄは第２のＬ　Ａ　Ｎ　１２に
接続されるワークステーションである。

いま、第１のＬＡＮＩＩに接続されたワークステーショ
ン１４ａから第２のＬ　Ａ　Ｎ　１２のワークステ−ジ
ョン１５ｄヘデータ転送する場合を考える。

ブリッジ装置１３は、まず、第１のＬ　Ａ　Ｎ　１１か
らの受信フレームの転送先アドレスをチエツクし、その
受信フレームが第２のＬＡＮ１２に接続されるワークス
テーションである事を認識すると、その受信フレームを
第２のＬ　Ａ　Ｎ　１２に送信する。また、もし第１の
Ｌ　Ａ　Ｎ　１１からの受信フレームが第１のＬ　Ａ　
Ｎ　１１の他のワークステーション宛のものである場合
には、その受信フレームは廃棄され、第２のＬ　Ａ　Ｎ
　１２へは送信されない。

ブリッジ装置１３は、通常、第４図のように、ＣＰＵＩ
、プログラムメモリ２、アドレスバス３、コントロール
ライン４、データバス５、ＬＡＮコントローラ７−１　
、７−２　、バスアービタ８、バッファメモリ９から構
成されている。このブリッジ装置１３において、第１の
Ｌ　Ａ　Ｎ　１１から受信したフレームはＬＡＮコント
ローラ７−１の直接メモリアクセス（ＤＭＡ）機能によ
ってバッファメモリ９に書き込まれる。二の場合、バッ
ファメモリ９へのアクセスは例えばＦＩＦＯ型のリング
バッファ方式を前提にしているので、受信フレームは、
第５図に示されているように、低いアドレスから順に高
いアドレスへと格納されていく。

前述したように、ブリッジ装置１３には廃棄ノくケラト
を検出するフィルタリング機構があるので、バッファメ
モリ９には、他のＬＡＮへ送信するフレームと廃棄する
フレームとが混在される。第５図で斜線で示されている
格納領域９ｂ、　９ｄ、　９ｆは、廃棄しようとするフ
レームの格納領域を示して０る。このように、バッファ
メモリ９においては、廃棄フレームの存在によって、送
信しようとするフレームは連続した領域ではなく、格納
領域ブロック９ａ、　９ｃ、　９ｅ、　９ｇに不連続に
分散した状態で格納される。

バッファメモリ９の送信用フレームは、ＬＡＮコントロ
ーラ７−２によって順次読み出されて第２のＬＡＮ１２
に送られるが、前述したように送信用フレー１１は不連
続的に格納されているので、送信用フレームだけが送信
されるように、ＬＡＮコントローラ７−２に対してはそ
の送信用フレームの格納領域ブＯ−／り９ａ、　９ｃ、
　９ｅ、　９ｇの単位で（：ＰＵｌから送信起動指令が
発行される。

このように、従来では、バッファメモリ９に不連続的に
格納されている送信用フレームの送信の際に、送信用フ
レームの格納領域ブロック毎に送信起動指令を逐次発行
しなければならず、これによってブリッジ装置全体のス
ループットが低下されるという問題があった。

（発明が解決しようとする課題） 従来では、バッファメモリに不連続的に格納されている
送信用フレームの送信の際、送信用フレームの格納領域
ブロック毎に送信起動指令を逐次発行しなければならず
、ブリッジ装置全体のスルーブツトが低下される欠点が
あった。

この発明はこのような点に鑑みてなされたもので、バッ
ファメモリに不連続的に格納されている送信用フレーム
を少ない送信起動指令によって連続的に送信できるよう
にして、スルーブツトの向上を図ることができるブリッ
ジ装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段および作用）この発明によ
るブリッジ装置は、複数のネットワーク間のデータ転送
を実行するものであり、受信データに含まれる転送先ア
ドレスに基づ−）でその受信データの転送先を決定する
手段と、前記受信データを順次格納するノくラフアメモ
リと、このバッファメモリに格納された受信データを順
次読み出すための読み出しアドレスを発生する読み出し
手段と、バッファメモリに格納された受信データのうち
で転送元のネットワークを転送先とする廃棄用の受信デ
ータが前記読み出し手段；こよって指定された際、その
廃棄用の受信データの次１；格納されている受信データ
が指定されるように、前記読み出しアドレスの値を変換
するアドレス変換手段とを具備し、ノくラフアメモリ１
こ不連続な状態で格納された受信データが連続的にアク
セスされるように構成されていることを特徴とする。

このブリッジ装置においては、アドレス変換手段によっ
てバッファメモリに対する読み出しアドレスが変換され
、廃棄用の受信データを指定するアドレスは、その廃棄
用の受信データに後続する送信用の受信データを指定す
るアドレスに変換される。このため、バッファメモリに
不連続的に格納されている受信データは廃棄用の受信デ
ータを除いた状態で順次アドレス指定されるので、１回
の送信起動指令によって連続的に受信データを送信でき
るようになり、スルーブツトの向上を図ることができる
。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図にはこの発明の一実施例に係わるブリッジ装置が
示されている。このブリッジ装置は、複数のＬ　Ａ　Ｎ
　２６−１〜２６−ｎ間を相互接続するためのものであ
り、ＣＰＵ２１、プログラムメモリ２２、アドレスバス
２３、コントロールライン２４、データバス２５、ＬＡ
Ｎコントローラ２７−１．２７−２、バスアービタ２８
．バッファメモリ２９．アドレス変換テーブル３０−１
〜３０−ｎによって構成されている。

ＣＰＵ２１はこのブリッジ装置全体の制御をプログラム
メモリ２２のプログラムに従って実行する。

アドレスバス２３は、プログラムメモリ２２およびノく
ソファメモリ２９をアクセスするために使用される。

コントロールライン２４は、プログラムメモリ２２、バ
ッファメモリ２９をアクセスするためのリード／ライト
信号、チップセレクト信号等の伝送のために使用される
。データバス２５は、ＣＰＵ２１、プログラムメモリ２
２、ＬＡＮ：Ｉシトローラ２フ−１〜２７−ｎおよびバ
ッファメモリ２９間のデータ転送のため１こ使用される
。

ＬＡＮ：）ントローラ２７−１〜２７−ｎは、それぞれ
対応するＬ　Ａ　Ｎ　２Ｂ−１〜２Ｂ−〇に対してフレ
ームの送受信を行うものであり、ＤＭＡ機能を有して（
為る。

ＬＡＮコントローラ２７−１〜２７−ｎによる）（ソフ
ァメモリ２９へのアクセスは、リングツク・ソファ方式
で実行され、繰り返しアドレスの低アドレス力１ら高ア
ドレスの順でフレームを書き込み、またその低アドレス
から高アドレスの順でフレームを読み出す。

バスアービタ２８は、ＣＰＵ２１．ＬＡＮコントロー　
ラ２７−１〜２７−ｎがバッファメモリ２９をアクセス
する際のバスの調停を行う。バッファメモリ２９は、各
Ｌ　Ａ　Ｎ　１Ｂ−１〜２Ｂ−ｎからの受信フレームを
格納する。アドレス変換テーブル３０−１〜３０−ｎは
、それぞれ対応するＬＡＮコントローラ２７−１〜２７
−ｎからの読み出しアドレスの値を変換してバッファメ
モリ２９に供給するものであり、アドレスバス２３上の
上位Ｘビットを別のＸビットのアドレスに変換する。

第２図には、アドレス変換テーブル３０−１〜３０−ｎ
によるアドレス変換動作を示す原理図が示されている。

以下、この第２図を参照して、ブリッジ装置によるデー
タ転送動作を説明する。

固定長（２ｙ）の整数倍の長さを有するフレームをＬ　
Ａ　Ｎ　２Ｂ−１から受信したＬＡＮコントローラ２７
−１は、そのフレームをバッファメモリ２９のｍＸ２ｙ
番地を先頭とする位置に格納する。

このフレームがＬ　Ａ　Ｎ　２Ｂ−ｎに送出されるもの
であると仮定すると、ＣＰＵ２１は、対応するＬＡＮコ
ントローラ２７−ｎのアドレス変換テーブル３０−ｎの
ｍ番目のエントリに値ｍを格納する。この場合、その受
信フレームが２ｙよりも大きい場合（例えば、受信フレ
ームの大きさが２Ｘ２ｙの場合）（こは、アドレス変換
テーブル３０−ｎの次のエンド１月こも対応する値（ｍ
＋１、ｍ＋２）を書き込む。

また、同時に、次に使用するエントリ番号（Ｍ＋３）が
ＣＰＵ２１によって保持される。改番こ、バッファメモ
リ２９の（Ｍ＋３）Ｘ２ｙの番地１；廃棄フレームが格
納された時には、ＣＰＵ２１何も実行しない。そして、
バッファメモリ２９の（Ｍ＋４）Ｘ２ｙの番地に送信用
のフレームが格納されると、ＣＰＵ２１は、保持してい
たエントリ番号（Ｍ＋３）に値ｍ＋４を書き込む。

ここで、ＬＡＮコントローラ２７−ｎがノくソファメモ
リ２９からデータを読み出すために発生する読み出しア
ドレス（バッファアドレス）は、上位Ｘビットと下位ｙ
ビットに分けることができる。下位ｙビットの値は、バ
ッファメモリ２９のｍｘ２ｙ番地から（ｍ＋１）ｘ２３
’番地までの範囲内部のアドレス指定のために使用され
るものであり、上位Ｘビットの値は、バッファメモリ２
９のｍｘ２ｙ番地、（ｍ＋１）Ｘ２３／番地、（ｍ＋２
）ｘ２！／番地のように、２ｙ番地毎のステップでのア
ドレス指定のために使用される。

アドレス変換テーブル３０−ｎの各エントリに書き込ま
れる値は、ＬＡＮコントローラ２７−ｎが発生する読み
出しアドレスの上位Ｘビットに対応する値であり、しか
もこのアドレス変換テーブル３０−ｎのエントリには、
廃棄フレームを除いた状態で送信対象のフレームの格納
位置だけが順次書き込まれる。

このようにして、アドレス変換テーブル３０−ｎに所定
数の値が格納されると、ＣＰＵ２１は、ＬＡＮコントロ
ーラ２７−ｎに送信起動指令を発行する。

この指令に応答して、ＬＡＮコントローラ２７−ｎは、
転送データ量にしたがって、アドレスｍＸ２ｙから始ま
る連続したアドレスを発生する。

第２図の例では、アドレス変換テーブル３０−ｎの（ｍ
＋３）番目のエントリには値（ｍ＋４）が書き込まれて
いるので、ＬＡＮコントローラ２７−ｎから発生された
（ｍ＋３）Ｘ２ｙ番地を指定するアドレスの上位Ｘビッ
トは、値（ｍ＋３）から（ｍ＋４）に変換される。この
結果、バッファメモリ２９の（ｍ＋３）Ｘ２ｙ番地から
格納されている大きさ２ｙの廃棄フレームは、アクセス
されずに、次ぎの（ｍ＋４）Ｘ２　ｙ番地から格納され
ているフレームがアクセスされ、読み出される。

以上のように、このブリッジ装置においては、アドレス
変換テーブル３０−１〜３０−ｎによってバッファメモ
リ２９に対する読み出しアドレスが変換され、廃棄フレ
ームを指定するアドレスは、その廃棄フレームに後続す
る送信用のフレームを指定するアドレス値に変換される
。

このため、バッファメモリ２９に不連続的に格納されて
いる送信用のフレームは廃棄フレームを除いた状態で連
続的に順次アドレス指定されるので、１回の送信起動指
令によってフレームを所定データ量分連続的に送信でき
るようになる。したがって、ＣＰＵ２Ｌから各ＬＡＮコ
ントーラ２７−１〜２７−ｎへ送信されるコマンド数を
減少できるようになり、これなよって、全体としてスル
ーブツトの向上を図ることが可能となる。

口発明の効果］ 以上のように、この発明によれば、バッファメモリに不
連続的に格納されている送信用フレームを連続的に送信
できるようになり、スルーブツトの向上を図ることが可
能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わるブリッジ装置の構
成を示すブロック図、第２図は第１図のブリッジ装置に
設けられたアドレス変換テーブルによる変換動作の原理
を説明するための図、第３図乃至第５図はそれぞれ従来
のブリッジ装置を説明するための図である。 ２１・・・ＣＰＵ、２２・・・プログラムメモリ、２７
−１〜２７−ｎ・・・ＬＡＮコントローラ、２９・・・
バッファメモリ、３０−１〜３０−ｎ・・・アドレス変
換テーブル。 ａｌＩ人代理人　　弁理士　鈴江武彦 第 図

Claims (1)

1. 【特許請求の範囲】 複数のネットワーク間のデータ転送を実行するブリッジ
   装置において、 受信データに含まれる転送先アドレスに基づいてその受
   信データの転送先を決定する手段と、前記受信データを
   順次格納するバッファメモリと、このバッファメモリに
   格納された受信データを順次読み出すための読み出しア
   ドレスを発生する読み出し手段と、バッファメモリに格
   納された受信データのうちで転送元のネットワークを転
   送先とする廃棄用の受信データが前記読み出し手段によ
   って指定された際、その廃棄用の受信データの次に格納
   されている受信データが指定されるように、前記読み出
   しアドレスの値を変換するアドレス変換手段とを具備し
   、バッファメモリに不連続な状態で格納された受信デー
   タが連続的にアクセスされるように構成されていること
   を特徴とするブリッジ装置。