JPH03204752A - Dma転送装置 - Google Patents
Dma転送装置Info
- Publication number
- JPH03204752A JPH03204752A JP29890A JP29890A JPH03204752A JP H03204752 A JPH03204752 A JP H03204752A JP 29890 A JP29890 A JP 29890A JP 29890 A JP29890 A JP 29890A JP H03204752 A JPH03204752 A JP H03204752A
- Authority
- JP
- Japan
- Prior art keywords
- system bus
- data
- transfer
- bus
- dma controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、計算機システムにおけるDMA転送装置に関
し、詳しくは、複数のバスマスクが時分割でシステムバ
スを占有して1/O装置とシステムバススレーブとの間
でブロック転送をおこなう計算機システムに用いられる
DMA転送装置に関する。
し、詳しくは、複数のバスマスクが時分割でシステムバ
スを占有して1/O装置とシステムバススレーブとの間
でブロック転送をおこなう計算機システムに用いられる
DMA転送装置に関する。
(従来の技術)
従来、計算機システムにおいてr/O装置とシステムバ
ススレーブとの間でシステムバスを介し、データを連続
して転送する場合、DMAによるブロック転送はシステ
ムバスの占有率を低下させて効率良くデータ転送がおこ
なえる有効な方法の1つである。
ススレーブとの間でシステムバスを介し、データを連続
して転送する場合、DMAによるブロック転送はシステ
ムバスの占有率を低下させて効率良くデータ転送がおこ
なえる有効な方法の1つである。
第7図は、従来おこなわれているDMA転送の一例を示
す説明図である。システムバス1に、DMAコントロー
ラ2、I/O装置3およびシステムバススレーブ4が接
続されて、I/O装置3からシステムバススレーブ4ヘ
データ転送される場合を示す。図示例ではI/O装置3
のデータ幅とシステムバス1のデータ幅とが同一である
ために直接、システムバスlにI/O装置3が接続され
ている0図中の■〜■はブロック転送されるデータをあ
られし、数値の順番に転送される。具体的にDMA転送
の動作を説明すると、最初にDMAコントローラ2がシ
ステムバス1を占有し、次いでI/O装置3にリードデ
ータ■を出力させる。
す説明図である。システムバス1に、DMAコントロー
ラ2、I/O装置3およびシステムバススレーブ4が接
続されて、I/O装置3からシステムバススレーブ4ヘ
データ転送される場合を示す。図示例ではI/O装置3
のデータ幅とシステムバス1のデータ幅とが同一である
ために直接、システムバスlにI/O装置3が接続され
ている0図中の■〜■はブロック転送されるデータをあ
られし、数値の順番に転送される。具体的にDMA転送
の動作を説明すると、最初にDMAコントローラ2がシ
ステムバス1を占有し、次いでI/O装置3にリードデ
ータ■を出力させる。
出力されたデータはシステムバス】を介してシステムバ
ススレーブ4に送出され、ライトデータ■として書込ま
れる。以後同様に■→■、■→■、■→■の順に出力デ
ータがライトデータとして書込まれていく。
ススレーブ4に送出され、ライトデータ■として書込ま
れる。以後同様に■→■、■→■、■→■の順に出力デ
ータがライトデータとして書込まれていく。
第8図は第7図におけるデータ転送のタイムチャートを
表し、データ転送と次のデータ転送の間隔(00間、0
0間等)が、I/O装置t3の応答時間以上となり、シ
ステムバスの占有時間に含まれてしまう、このようにシ
ステムバス1を介し連続してデータを転送しようとする
場合、システムバス1上では転送されるデータの間隔が
、処理速度の遅いI/O装置3の応答時間以上となる。
表し、データ転送と次のデータ転送の間隔(00間、0
0間等)が、I/O装置t3の応答時間以上となり、シ
ステムバスの占有時間に含まれてしまう、このようにシ
ステムバス1を介し連続してデータを転送しようとする
場合、システムバス1上では転送されるデータの間隔が
、処理速度の遅いI/O装置3の応答時間以上となる。
第9図は他のDMA転送の一例を示す説明図であり、デ
ータ幅が32ビツトのシステムバスlにDMAコントロ
ーラ2、システムバススレーブ4が接続され、DMAコ
ントローラ2とデータ幅8ビツトのI/O装置3がロー
カルバス5により接続されている0図はシステムバスス
レーブ4からI/O装置3ヘデータを転送する場合を示
し、■/O装置3のデータ幅が8ビツトであるため、シ
ステムバススレーブ4からシステムバス1を介してDM
Aコントローラ2に入力された32ビツトの転送データ
を、いったん内部のバッファに格納してから8ピントの
データ4個に分解し、ローカルバス5を介してI/O装
置3へ送る。具体的には、システムバス1を占有した後
、システムバススレーブ4にリードデータ■、■、■、
■を所定間隔で出力させ、システムバス1を介してDM
Aコントローラ2内のバッファに格納する。DMAコン
トローラ2は格納されたリードデータを■から順に分割
し8ビツト4個のデータ■、■、■、■および■、■、
■、[相]等に分解して、ローカルバス5を介しI/O
装置3へ送出する。ここではシステムバススレーブ4か
らDMAコントローラ2にリードデータ■、■等が格納
されると、それぞれについて4回のデータ転送がおこな
われる。
ータ幅が32ビツトのシステムバスlにDMAコントロ
ーラ2、システムバススレーブ4が接続され、DMAコ
ントローラ2とデータ幅8ビツトのI/O装置3がロー
カルバス5により接続されている0図はシステムバスス
レーブ4からI/O装置3ヘデータを転送する場合を示
し、■/O装置3のデータ幅が8ビツトであるため、シ
ステムバススレーブ4からシステムバス1を介してDM
Aコントローラ2に入力された32ビツトの転送データ
を、いったん内部のバッファに格納してから8ピントの
データ4個に分解し、ローカルバス5を介してI/O装
置3へ送る。具体的には、システムバス1を占有した後
、システムバススレーブ4にリードデータ■、■、■、
■を所定間隔で出力させ、システムバス1を介してDM
Aコントローラ2内のバッファに格納する。DMAコン
トローラ2は格納されたリードデータを■から順に分割
し8ビツト4個のデータ■、■、■、■および■、■、
■、[相]等に分解して、ローカルバス5を介しI/O
装置3へ送出する。ここではシステムバススレーブ4か
らDMAコントローラ2にリードデータ■、■等が格納
されると、それぞれについて4回のデータ転送がおこな
われる。
その結果、第/O図のタイムチャートに示すように、シ
ステムバス1からデータが転送される間隔(00間、0
0間等)は、I/O装置3の応答時間の4回分以上とな
る。
ステムバス1からデータが転送される間隔(00間、0
0間等)は、I/O装置3の応答時間の4回分以上とな
る。
(発明が解決しようとする課題)
しかしながら従来のDMAによるブロック転送は、シス
テムバスlを占有した状態でI/O装置3およびシステ
ムバススレーブ4双方のり一ド/ライトがおこなわれる
ために両者間の処理能力に違いがあると転送効率が低下
してしまう、すなわち、I/O装置3に対してリード/
ライトする場合、DMAコントローラ2がシステムバス
スレーブ4に対しておこなう処理時間より、夏/O装置
3の応答時間の方が長いので、その分システムバスlの
占有時間を必要以上に長くして、システム内における他
のシステムバスマスタがシステムバス1を占有するのを
制限し、システム全体の効率的な運用を阻害する。
テムバスlを占有した状態でI/O装置3およびシステ
ムバススレーブ4双方のり一ド/ライトがおこなわれる
ために両者間の処理能力に違いがあると転送効率が低下
してしまう、すなわち、I/O装置3に対してリード/
ライトする場合、DMAコントローラ2がシステムバス
スレーブ4に対しておこなう処理時間より、夏/O装置
3の応答時間の方が長いので、その分システムバスlの
占有時間を必要以上に長くして、システム内における他
のシステムバスマスタがシステムバス1を占有するのを
制限し、システム全体の効率的な運用を阻害する。
またシステムバススレーブ4に対してリード/ライトす
る場合も同様に、システムバススレーブ4のリード/ラ
イト時のデータ幅が、I/O装置3のそれよりも大きい
ため、I/O装置3側の処理時間が長くなり、システム
バスlの占有時間を必要以上に長くし、システム全体の
効率的な運用を阻害する問題がある。
る場合も同様に、システムバススレーブ4のリード/ラ
イト時のデータ幅が、I/O装置3のそれよりも大きい
ため、I/O装置3側の処理時間が長くなり、システム
バスlの占有時間を必要以上に長くし、システム全体の
効率的な運用を阻害する問題がある。
本発明は上記問題点を解決するためになされたもので、
その目的とするところはDMAによりブロック転送をお
こなう場合にシステムバスを効率的に占有してシステム
全体の運用を効率良くおこなうことのできるDMA転送
装置を提供することにある。
その目的とするところはDMAによりブロック転送をお
こなう場合にシステムバスを効率的に占有してシステム
全体の運用を効率良くおこなうことのできるDMA転送
装置を提供することにある。
(till!を解決するための手段)
上記目的を達成するために、本発明は、システムハスに
接続されたシステムバススレーブとI/O装置との間で
DMAコントローラを介して時分割によりデータ転送を
おこなうDMA転送装置にオイて、DMAコントローラ
内に設けられ、システムバスおよびローカルバスよりそ
れぞれ入力された転送データを貯留するバッファと、ロ
ーカルバスを介してI/O装置よりDMAコントローラ
に入力される転送データを順次前記バッファに貯留シ、
そのデータ量が所定量に到達するごとに、システムバス
を占有してシステムバススレーブへ転送する手段と、シ
ステムバスを介してシステムバススレーブよりDMAコ
ントローラに入力される転送データをいったん前記バッ
ファに貯留したのち、システムバスの占有を解除してか
らローカルバスを介してI/O装置へ転送する手段と、
を備えたことを特徴とする。
接続されたシステムバススレーブとI/O装置との間で
DMAコントローラを介して時分割によりデータ転送を
おこなうDMA転送装置にオイて、DMAコントローラ
内に設けられ、システムバスおよびローカルバスよりそ
れぞれ入力された転送データを貯留するバッファと、ロ
ーカルバスを介してI/O装置よりDMAコントローラ
に入力される転送データを順次前記バッファに貯留シ、
そのデータ量が所定量に到達するごとに、システムバス
を占有してシステムバススレーブへ転送する手段と、シ
ステムバスを介してシステムバススレーブよりDMAコ
ントローラに入力される転送データをいったん前記バッ
ファに貯留したのち、システムバスの占有を解除してか
らローカルバスを介してI/O装置へ転送する手段と、
を備えたことを特徴とする。
(作 用)
本発明においては、ローカルバスを介してI/O装置よ
り転送データがDMAコントローラに入力されると、そ
の転送データを順次コントローラ内のバッファに貯留し
、貯留されたデータが所定量に到達するごとにシステム
バスを占有し、貯留されているデータをシステムバスス
レーブへ転送する。
り転送データがDMAコントローラに入力されると、そ
の転送データを順次コントローラ内のバッファに貯留し
、貯留されたデータが所定量に到達するごとにシステム
バスを占有し、貯留されているデータをシステムバスス
レーブへ転送する。
マタ、システムバスを介してシステムバススレーブより
転送データがDMAコントローラに入力されると、その
転送データをいったんコントローラ内のバッファに貯留
したのち、システムバスの占有を解除してから貯留した
データをローカルバスを介してI/O装置へ転送する。
転送データがDMAコントローラに入力されると、その
転送データをいったんコントローラ内のバッファに貯留
したのち、システムバスの占有を解除してから貯留した
データをローカルバスを介してI/O装置へ転送する。
ソノ結果、DMAコントローラを介してシステムバスス
レーブとI/O装置との間でデータ転送される場合、シ
ステムバスの占有される時間が必要最小限となる。
レーブとI/O装置との間でデータ転送される場合、シ
ステムバスの占有される時間が必要最小限となる。
(実施例)
以下、図に沿って本発明の詳細な説明する。
第1図および第2図は、第1の実施例にかかるDMA転
送装置を示す、第1図において、システムバス1にDM
Aコントローラ20、メモリであるシステムバススレー
ブ4が接続され、DMAコントローラ20と■/O装置
3が、システムバス1とデータ幅が同一のローカルバス
5により接続されている。DMAコントローラ20内部
にはり−ド/ライトするデータを格納するためのバッフ
ァ21〜24が設けられている0図では、I/O装置3
からシステムバススレーブ4ヘデータを転送する場合を
示し、I/O装置3からローカルバス5を介してDMA
コントローラ20に入力されたリードデータが、DMA
コントローラ2o内のバッファ21〜24に順に格納さ
れ、次いでライトデータに変換されてからシステムバス
lを介してシステムバススレーブ4へ送られる。DMA
転送の際の具体的な手順は、図示するように、最初にシ
ステムバス1を占有することなく、I/O装置3にリー
ドデータ■、■、■、■を出力させ、ローカルバス5を
介してDMAコントローラ2o内(7)バッファ21〜
24に順に格納する。次にDMAコントローラ20は、
格納されたリードデータ■、■、■、■をライトデータ
■、■、■、■に変換するとともに、システムバス1を
占有し、ライトデータ■、■、■、■をシステムバスス
レーブ4へ順次送出する。送出が終了した時点でシステ
ムバス1の占有を解除する0次いでリードデータ■、[
相]、■、@を順次バッファ21〜24に取り込み、ラ
イトデータ@、0.■、@lに変換する。
送装置を示す、第1図において、システムバス1にDM
Aコントローラ20、メモリであるシステムバススレー
ブ4が接続され、DMAコントローラ20と■/O装置
3が、システムバス1とデータ幅が同一のローカルバス
5により接続されている。DMAコントローラ20内部
にはり−ド/ライトするデータを格納するためのバッフ
ァ21〜24が設けられている0図では、I/O装置3
からシステムバススレーブ4ヘデータを転送する場合を
示し、I/O装置3からローカルバス5を介してDMA
コントローラ20に入力されたリードデータが、DMA
コントローラ2o内のバッファ21〜24に順に格納さ
れ、次いでライトデータに変換されてからシステムバス
lを介してシステムバススレーブ4へ送られる。DMA
転送の際の具体的な手順は、図示するように、最初にシ
ステムバス1を占有することなく、I/O装置3にリー
ドデータ■、■、■、■を出力させ、ローカルバス5を
介してDMAコントローラ2o内(7)バッファ21〜
24に順に格納する。次にDMAコントローラ20は、
格納されたリードデータ■、■、■、■をライトデータ
■、■、■、■に変換するとともに、システムバス1を
占有し、ライトデータ■、■、■、■をシステムバスス
レーブ4へ順次送出する。送出が終了した時点でシステ
ムバス1の占有を解除する0次いでリードデータ■、[
相]、■、@を順次バッファ21〜24に取り込み、ラ
イトデータ@、0.■、@lに変換する。
ここで再度システムバス1を占有し、ライトデータ0,
0.■、@lをシステムバススレーブ4へ送出する。
0.■、@lをシステムバススレーブ4へ送出する。
第2図はこれらの動作を示すタイムチャートである0図
示されるようにローカルバス5を介してのデータ転送時
には、システムバス1が占有されることがなく、ローカ
ルバス5でのデータ転送の区切りごとにシステムバス1
が占有されてDMAコントローラ20に格納されたデー
タがシステムバス1を介して転送される。このようにシ
ステムバス1側に比べてローカルハス5例の転送速度が
小さい場合であっても、システムバスlの占有時間は、
ローカルバス5例の転送速度にかかわらず常に一定にな
る。
示されるようにローカルバス5を介してのデータ転送時
には、システムバス1が占有されることがなく、ローカ
ルバス5でのデータ転送の区切りごとにシステムバス1
が占有されてDMAコントローラ20に格納されたデー
タがシステムバス1を介して転送される。このようにシ
ステムバス1側に比べてローカルハス5例の転送速度が
小さい場合であっても、システムバスlの占有時間は、
ローカルバス5例の転送速度にかかわらず常に一定にな
る。
以上のようにこの実施例では、一連のデータをブロック
転送する場合に、I/O装置3からローカルバス5を介
して転送データがリードされている全期間にわたっての
システムバス1の占有がなくなる。その結果、占有が解
除されている間は図示しない他のシステムバスマスタが
システムバスlを自由に占有することが可能となり、シ
ステムバス1を効率的に使用することができる。
転送する場合に、I/O装置3からローカルバス5を介
して転送データがリードされている全期間にわたっての
システムバス1の占有がなくなる。その結果、占有が解
除されている間は図示しない他のシステムバスマスタが
システムバスlを自由に占有することが可能となり、シ
ステムバス1を効率的に使用することができる。
第3図および第4図は、第1の実施例とほぼ同じ構成に
おいて、データの転送方向を反対にした場合の動作を示
す第2の実施例である。図では、システムバススレーブ
4よりシステムバス1を介してDMAコントローラ20
に入力されたり一ドデータが、いったんDMAコントロ
ーラ20内のバッファ21〜24に格納され、ライトデ
ータに変換されてから、ローカルバス5を介してI/O
装置3へ送られる。DMA転送の際の具体的な手順は、
図示するように、最初にシステムバス1を占有した後、
システムバススレーブ4にリードデータ■、■、■、■
を出力させ、システムバス1を介してDMAコントロー
ラ20内のバッファ21〜24に順に格納する。リード
データの格納が終了した時点でシステムバス1の占有を
解除する。
おいて、データの転送方向を反対にした場合の動作を示
す第2の実施例である。図では、システムバススレーブ
4よりシステムバス1を介してDMAコントローラ20
に入力されたり一ドデータが、いったんDMAコントロ
ーラ20内のバッファ21〜24に格納され、ライトデ
ータに変換されてから、ローカルバス5を介してI/O
装置3へ送られる。DMA転送の際の具体的な手順は、
図示するように、最初にシステムバス1を占有した後、
システムバススレーブ4にリードデータ■、■、■、■
を出力させ、システムバス1を介してDMAコントロー
ラ20内のバッファ21〜24に順に格納する。リード
データの格納が終了した時点でシステムバス1の占有を
解除する。
次に、DMAコントローラ20は格納されたり一ドデー
タ■、■、■、■をライトデータ■、■。
タ■、■、■、■をライトデータ■、■。
■、■に変換して、ローカルバス5を介し、順次I/O
装置3へ送出する。次に、再びシステムバス1を占有し
て、システムバススレーブ4からリードデータ■、[相
]、■、@を出力させ、システムバス1を介してDMA
コントローラ20内のバッファ21〜24に順に格納し
た後、システムバス1の占有を解除する0次いで、格納
されたり一ドデータ■、[相]、■、■をそれぞれライ
トデータ@。
装置3へ送出する。次に、再びシステムバス1を占有し
て、システムバススレーブ4からリードデータ■、[相
]、■、@を出力させ、システムバス1を介してDMA
コントローラ20内のバッファ21〜24に順に格納し
た後、システムバス1の占有を解除する0次いで、格納
されたり一ドデータ■、[相]、■、■をそれぞれライ
トデータ@。
[相]、■、■に変換し、ローカルバス5を介して順次
I/O装置3へ送出する。
I/O装置3へ送出する。
第4図はこれらの動作を示すタイムチャートである。図
示されるようにシステムバス1を介してのデータ転送時
には、システムバス1を占有した後にデータ転送される
が、所定量を転送したところでシステムバス1の占有が
解除され、DMAコントローラ20に格納されたデータ
がローカルバス5を介して転送される。
示されるようにシステムバス1を介してのデータ転送時
には、システムバス1を占有した後にデータ転送される
が、所定量を転送したところでシステムバス1の占有が
解除され、DMAコントローラ20に格納されたデータ
がローカルバス5を介して転送される。
以上のようにこの実施例では、一連のデータをブロック
転送する場合に、DMAコントローラ20からローカル
バス5を介してI/O装置3ヘデータヲ転送している全
期間にわたってのシステムバス1の占有がなくなる。そ
の結果、占有が解除されている間は図示しない他のシス
テムバスマスタがシステムバス1を自由に占有すること
が可能となり、システムバス1を効率的に使用すること
ができる。
転送する場合に、DMAコントローラ20からローカル
バス5を介してI/O装置3ヘデータヲ転送している全
期間にわたってのシステムバス1の占有がなくなる。そ
の結果、占有が解除されている間は図示しない他のシス
テムバスマスタがシステムバス1を自由に占有すること
が可能となり、システムバス1を効率的に使用すること
ができる。
第5図および第6図は、第9図に示した従来例に対応す
る第3の実施例を説明するものである。
る第3の実施例を説明するものである。
第5図において、データ幅が32ピントのシステムバス
lにDMAコントローラ20、システムバススレーブ4
が接続され、DMAコントローラ20とデータI!8ビ
ットのI/O装置3がローカルバス5により接続されて
いる。DMAコントローラ20内部にはり一ド/ライト
するデータを格納するためのバッファ21〜24が設け
られている。
lにDMAコントローラ20、システムバススレーブ4
が接続され、DMAコントローラ20とデータI!8ビ
ットのI/O装置3がローカルバス5により接続されて
いる。DMAコントローラ20内部にはり一ド/ライト
するデータを格納するためのバッファ21〜24が設け
られている。
図では、データがシステムバススレーブ4よりシステム
バス1を介してリードされたのち、DMAコントローラ
20を介してI/O装置3へ送られる。I/O装置3の
データ幅が8ビツトであるため、システムバススレーブ
4からシステムバス1を介してDMAコントローラ20
に入力された32ビツトの転送データは、いったんバッ
ファ21〜24に格納され、8ビツトのデータ4個に分
解されてからローカルバス5を介してI/O装置3へ送
られる。DMA転送の際の具体的な手順は、DMA転送
が開始されると、最初にシステムバス1を占有した後、
図示するように、システムバススレーブ゛4にそれぞれ
32ピントからなるリードデータ■、■、■、■を出力
させ、システムバス1を介してDMAコントローラ20
内のバッファ21〜24に順に格納する。リードデータ
の格納が終了した時点でシステムバス1の占有を解除す
る0次に、DMAコントローラ20は格納されたリード
データ■、■、■、■を分解してそれぞれ8ビツトのラ
イトデータ■〜■、■〜@、@〜■。
バス1を介してリードされたのち、DMAコントローラ
20を介してI/O装置3へ送られる。I/O装置3の
データ幅が8ビツトであるため、システムバススレーブ
4からシステムバス1を介してDMAコントローラ20
に入力された32ビツトの転送データは、いったんバッ
ファ21〜24に格納され、8ビツトのデータ4個に分
解されてからローカルバス5を介してI/O装置3へ送
られる。DMA転送の際の具体的な手順は、DMA転送
が開始されると、最初にシステムバス1を占有した後、
図示するように、システムバススレーブ゛4にそれぞれ
32ピントからなるリードデータ■、■、■、■を出力
させ、システムバス1を介してDMAコントローラ20
内のバッファ21〜24に順に格納する。リードデータ
の格納が終了した時点でシステムバス1の占有を解除す
る0次に、DMAコントローラ20は格納されたリード
データ■、■、■、■を分解してそれぞれ8ビツトのラ
イトデータ■〜■、■〜@、@〜■。
@〜[株]に変換して、ローカルバス5を介し、順次I
/O装置3へ送出する。末尾データ[相]が転送された
時点で一連のブロック転送が終了する。
/O装置3へ送出する。末尾データ[相]が転送された
時点で一連のブロック転送が終了する。
第6図はこれらの動作を示すタイムチャートである0図
示されるように最初にシステムバス1が占有されて、シ
ステムバス1を介してのデータ転送がおこなわれる。シ
ステムバス1でのデータのブロック転送が終了した時点
でシステムバス1の占有が解除され、DMAコントロー
ラ20に格納されたデータがローカルバス5を介して転
送される。
示されるように最初にシステムバス1が占有されて、シ
ステムバス1を介してのデータ転送がおこなわれる。シ
ステムバス1でのデータのブロック転送が終了した時点
でシステムバス1の占有が解除され、DMAコントロー
ラ20に格納されたデータがローカルバス5を介して転
送される。
以上のようにこの実施例では、一連のデータをブロック
転送する場合に、最初にシステムバス1を占有し一括し
てデータ転送し、DMAコントロラ20内のバッファ2
1〜24にいったん格納してからシステムバスlの占有
が解除されている間にローカルバス5を介してデータが
送出される。
転送する場合に、最初にシステムバス1を占有し一括し
てデータ転送し、DMAコントロラ20内のバッファ2
1〜24にいったん格納してからシステムバスlの占有
が解除されている間にローカルバス5を介してデータが
送出される。
このように、DMAコントローラ20からローカルバス
5を介してI/O装置3ヘデータを転送している期間は
、システムバス1が占有されることがなくなるため、そ
の間を図示しない他のシステムバスマスタがシステムバ
ス1を自由に占有することが可能となり、システムバス
1を効率的に使用することができる。
5を介してI/O装置3ヘデータを転送している期間は
、システムバス1が占有されることがなくなるため、そ
の間を図示しない他のシステムバスマスタがシステムバ
ス1を自由に占有することが可能となり、システムバス
1を効率的に使用することができる。
なお、第5図において、図示しないがデータ転送方向を
逆方向にして、I/O装置3よりデータをリードし、D
MAコントローラ2oを介してシステムバススレーブ4
へ送ることも、同様な手順でおこなうことができる。
逆方向にして、I/O装置3よりデータをリードし、D
MAコントローラ2oを介してシステムバススレーブ4
へ送ることも、同様な手順でおこなうことができる。
マタ、上述の各実施例では、システムバス1にI/O装
置3とシステムバススレーブ4とをそれぞれ接続したシ
ステムを示しているが、さらに他のシステムバススレー
ブやI/O装置を増設したシステムにおいても同様にD
MA転送装置を構成することができる。
置3とシステムバススレーブ4とをそれぞれ接続したシ
ステムを示しているが、さらに他のシステムバススレー
ブやI/O装置を増設したシステムにおいても同様にD
MA転送装置を構成することができる。
さらには、システムバス1およびI/O’Jt13にお
けるデータ幅についても、実施例のビット数に限定され
るものでなく任意に構成することができる。
けるデータ幅についても、実施例のビット数に限定され
るものでなく任意に構成することができる。
(発明の効果)
以上述べたように本発明によれば、DMAコントローラ
内に転送データを貯留するバッファを設けて、システム
バスおよびローカルバスよりそれぞれDMAコントロー
ラに入力された転送データをいったん貯留したのちに、
ローカルバスまたはシステムバスに送出するようにした
ことにより、データ転送時にシステムバスが占有される
時間が必要最小限となって、計算機システム全体の運用
を効率良くおこなうことができる。
内に転送データを貯留するバッファを設けて、システム
バスおよびローカルバスよりそれぞれDMAコントロー
ラに入力された転送データをいったん貯留したのちに、
ローカルバスまたはシステムバスに送出するようにした
ことにより、データ転送時にシステムバスが占有される
時間が必要最小限となって、計算機システム全体の運用
を効率良くおこなうことができる。
第1図は本発明の第1の実施例を示す構成図、第2図は
第1実施例のタイムチャート、第3図は本発明の第2の
実施例を示す構成図、第4図は第2実施例のタイムチャ
ート、第5図は本発明の第3の実施例を示す構成図、第
6図は第3実施例のタイムチャート、第7図は従来技術
を示す構成図、第8図は第7図に示した従来技術のタイ
ムチャート、第9図は他の従来技術を示す構成図、第/
O図は第9図に示した従来技術のタイムチャートである
。 l・・・システムバス 3・・司/O装置4・・・シ
ステムバススレーブ 5・・・ローカルバス 20・・・DMAコントロー
ラ21〜24・・・バッファ
第1実施例のタイムチャート、第3図は本発明の第2の
実施例を示す構成図、第4図は第2実施例のタイムチャ
ート、第5図は本発明の第3の実施例を示す構成図、第
6図は第3実施例のタイムチャート、第7図は従来技術
を示す構成図、第8図は第7図に示した従来技術のタイ
ムチャート、第9図は他の従来技術を示す構成図、第/
O図は第9図に示した従来技術のタイムチャートである
。 l・・・システムバス 3・・司/O装置4・・・シ
ステムバススレーブ 5・・・ローカルバス 20・・・DMAコントロー
ラ21〜24・・・バッファ
Claims (1)
- 【特許請求の範囲】 システムバスに接続されたシステムバススレーブとI
/O装置との間でDMAコントローラを介して時分割に
よりデータ転送をおこなうDMA転送装置において、 DMAコントローラ内に設けられ、システムバスおよび
ローカルバスよりそれぞれ入力された転送データを貯留
するバッファと、 ローカルバスを介してI/O装置よりDMAコントロー
ラに入力される転送データを順次前記バッファに貯留し
、そのデータ量が所定量に到達するごとに、システムバ
スを占有してシステムバススレーブへ転送する手段と、 システムバスを介してシステムバススレーブよりDMA
コントローラに入力される転送データをいったん前記バ
ッファに貯留したのち、システムバスの占有を解除して
からローカルバスを介してI/O装置へ転送する手段と
、 を備えたことを特徴とするDMA転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29890A JPH03204752A (ja) | 1990-01-05 | 1990-01-05 | Dma転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29890A JPH03204752A (ja) | 1990-01-05 | 1990-01-05 | Dma転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03204752A true JPH03204752A (ja) | 1991-09-06 |
Family
ID=11469995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29890A Pending JPH03204752A (ja) | 1990-01-05 | 1990-01-05 | Dma転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03204752A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61206346A (ja) * | 1985-03-11 | 1986-09-12 | Fujitsu Ltd | デ−タ交換装置 |
JPS63200261A (ja) * | 1987-02-14 | 1988-08-18 | Fanuc Ltd | Dmaデ−タ転送装置 |
-
1990
- 1990-01-05 JP JP29890A patent/JPH03204752A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61206346A (ja) * | 1985-03-11 | 1986-09-12 | Fujitsu Ltd | デ−タ交換装置 |
JPS63200261A (ja) * | 1987-02-14 | 1988-08-18 | Fanuc Ltd | Dmaデ−タ転送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040107265A1 (en) | Shared memory data transfer apparatus | |
JPH04219859A (ja) | 並列プロセッサに直列命令ストリームデータを分散するハードウェアディストリビュータ | |
JPS6142049A (ja) | デ−タ処理システム | |
JPH03204752A (ja) | Dma転送装置 | |
JPS6367702B2 (ja) | ||
JPH036763A (ja) | Dram型メモリ装置間の高速データ転送方法 | |
JP2616490B2 (ja) | 共有データ蓄積方式 | |
JPH02105250A (ja) | データ転送方式 | |
JPH0246967B2 (ja) | ||
JPH0310354A (ja) | データ転送制御システム | |
JPH039453A (ja) | データ転送制御装置 | |
JPH01142961A (ja) | Dma制御回路 | |
JPS5979336A (ja) | デ−タ転送方式 | |
JPS5983235A (ja) | プロセツサ間のインタ−フエ−ス方式 | |
JPH07334453A (ja) | メモリアクセスシステム | |
JPH04273361A (ja) | 伝送路制御装置 | |
JPS61153770A (ja) | 画像処理装置 | |
JPS5957321A (ja) | Dmaアクセス制御方式 | |
JPH04209059A (ja) | 半導体集績回路 | |
JPH03228163A (ja) | データ転送装置 | |
JP2000132498A (ja) | Dma転送制御装置 | |
JPH04150536A (ja) | ブリッジ装置 | |
JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
JPH03211652A (ja) | ダイレクトメモリアクセス回路 | |
JPH04188350A (ja) | メモリ回路および分散処理システム |