JPH04140875A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH04140875A JPH04140875A JP26417090A JP26417090A JPH04140875A JP H04140875 A JPH04140875 A JP H04140875A JP 26417090 A JP26417090 A JP 26417090A JP 26417090 A JP26417090 A JP 26417090A JP H04140875 A JPH04140875 A JP H04140875A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- input
- output control
- operation instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000542 fatty acid esters of ascorbic acid Substances 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に関し、特に主記憶装置と入出
力制御装置との間のデータ転送の制御を行うデータ転送
装置に関する。
力制御装置との間のデータ転送の制御を行うデータ転送
装置に関する。
従来この種のデータ転送装置は中央処理装置からのデー
タ転送動作指示に従い主記憶装置と複数の入出力制御装
置との間でのデータ転送を実施している。このデータ転
送装置は、チャネルプログラムの指示内容を解読し、指
示内容に従って一台の入出力制御装置に割当られる一定
量のデータ受信バッファを介してデータ転送を行ってい
た。
タ転送動作指示に従い主記憶装置と複数の入出力制御装
置との間でのデータ転送を実施している。このデータ転
送装置は、チャネルプログラムの指示内容を解読し、指
示内容に従って一台の入出力制御装置に割当られる一定
量のデータ受信バッファを介してデータ転送を行ってい
た。
第３図は従来技術におけるデータ受信バッファの一例を
示すブロック図である。この図は一例として入出力制御
装置が２台接続されている。データ受信バッファ６０２
は４ワードとする。データ受信バッファ６０２は、受信
データｎをライトアドレスＱ＋ｒの示すワードに格納す
る。ライトアドレスｑは、アドレスの上位ビットでデー
タ転送回路を介して送られてくる第１の入出力制御装置
のタイミング信号ｍ１の論理否と第２の入出力制御装置
からのタイミング信号ｍ２との論理積である。
示すブロック図である。この図は一例として入出力制御
装置が２台接続されている。データ受信バッファ６０２
は４ワードとする。データ受信バッファ６０２は、受信
データｎをライトアドレスＱ＋ｒの示すワードに格納す
る。ライトアドレスｑは、アドレスの上位ビットでデー
タ転送回路を介して送られてくる第１の入出力制御装置
のタイミング信号ｍ１の論理否と第２の入出力制御装置
からのタイミング信号ｍ２との論理積である。
ライトアドレスｒは、アドレスの下位ビットであり、フ
リップフロップレジスタ６０３．Ｅ３０４の出力をライ
トアドレスｑに従ってセレクタ６０１によりセレクトし
た信号である。フリップフロップレジスタ６０３，６０
４はストローブ信号ｏ、ｐでストローブされ、ストロー
ブされる毎に反転する。
リップフロップレジスタ６０３．Ｅ３０４の出力をライ
トアドレスｑに従ってセレクタ６０１によりセレクトし
た信号である。フリップフロップレジスタ６０３，６０
４はストローブ信号ｏ、ｐでストローブされ、ストロー
ブされる毎に反転する。
この例のように、第１の入出力制御装置には０．１ワー
ドが割当られ、第２の入出力制御装置には２，３ワード
が割当られデータが格納される。このように１台の入出
力制御装置に割当られるデータ受信バッファのバッファ
量は一定となっている。
ドが割当られ、第２の入出力制御装置には２，３ワード
が割当られデータが格納される。このように１台の入出
力制御装置に割当られるデータ受信バッファのバッファ
量は一定となっている。
上述のように入出力制御装置１台に割当られるデータ受
信バッファのバッファ量が一定であるため、転送速度の
異る入出力制御装置が接続されるとバッファ量が不足し
たり、使用されない領域が発生するなどデータ受信バッ
ファの使用効率が悪くなるという欠点がある。
信バッファのバッファ量が一定であるため、転送速度の
異る入出力制御装置が接続されるとバッファ量が不足し
たり、使用されない領域が発生するなどデータ受信バッ
ファの使用効率が悪くなるという欠点がある。
本発明の目的は、データ転送装置に接続される入出力制
御装置の台数、データ転送速度の情報を用いることによ
り、入出力制御装置−台当りのデータ受信バッファのバ
ッファ量を変更し、データ受信バッファの使用効率を上
げるとともに多種類の入出力制御装置を接続可能にする
ことにある。
御装置の台数、データ転送速度の情報を用いることによ
り、入出力制御装置−台当りのデータ受信バッファのバ
ッファ量を変更し、データ受信バッファの使用効率を上
げるとともに多種類の入出力制御装置を接続可能にする
ことにある。
本発明のデータ転送装置は、主記憶装置と中央処理装置
に接続されデータ受信バッファを介して複数の入出力制
御装置と前記主記憶装置との間でデータ転送を行うデー
タ転送装置において、前記中央処理装置からのデータ転
送動作指示を受信する手段と、前記データ転送動作指示
で示される前記入出力制御装置の接続台数、またはデー
タ転送速度情報に従って、前記入出力制御装置ごとの前
記データ受信バッファの割当量を変更する手段を有する
。
に接続されデータ受信バッファを介して複数の入出力制
御装置と前記主記憶装置との間でデータ転送を行うデー
タ転送装置において、前記中央処理装置からのデータ転
送動作指示を受信する手段と、前記データ転送動作指示
で示される前記入出力制御装置の接続台数、またはデー
タ転送速度情報に従って、前記入出力制御装置ごとの前
記データ受信バッファの割当量を変更する手段を有する
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。デ
ータ転送装置２００は、主記憶ｇ ｆｆ １００に格納
されている転送動作指示をデータ転送装置２００内のデ
ータ転送動作指示バッファ２０１に主記憶装置００より
読み出し格納する。転送データ要求回路２０５は、タイ
ミング回路２０６からのタイミング信号でデ・−夕転送
動作指示バッファ２０１から読み出された転送動作指示
に従ってデータの転送要求をデータ転送回路２０８へ送
よびタイミング回路２０６からのタイミングで入出力制
御装置３００，４００よりデータを読み出す。また、デ
ータ転送回路２０８は、入出力制御装置３００，４００
から読み出したデータをフレーム化し主記憶装置アクセ
スフォーマット変換回路２０７へ送る。主記憶装置アク
セスフォーマット変換回路２０７は、フレーム化された
データをフォーマット変換し、データ受信バッファ２０
４送る。データ受信バッファ２０４は、バッファ量可変
回路２０３にて作成されたアドレスｅ、 ｆに、主記
憶装置アクセスフォーマット変換回路２０７から送られ
てきたデータｎを格納するとともに主記憶装置１００ヘ
データを送出する。
ータ転送装置２００は、主記憶ｇ ｆｆ １００に格納
されている転送動作指示をデータ転送装置２００内のデ
ータ転送動作指示バッファ２０１に主記憶装置００より
読み出し格納する。転送データ要求回路２０５は、タイ
ミング回路２０６からのタイミング信号でデ・−夕転送
動作指示バッファ２０１から読み出された転送動作指示
に従ってデータの転送要求をデータ転送回路２０８へ送
よびタイミング回路２０６からのタイミングで入出力制
御装置３００，４００よりデータを読み出す。また、デ
ータ転送回路２０８は、入出力制御装置３００，４００
から読み出したデータをフレーム化し主記憶装置アクセ
スフォーマット変換回路２０７へ送る。主記憶装置アク
セスフォーマット変換回路２０７は、フレーム化された
データをフォーマット変換し、データ受信バッファ２０
４送る。データ受信バッファ２０４は、バッファ量可変
回路２０３にて作成されたアドレスｅ、 ｆに、主記
憶装置アクセスフォーマット変換回路２０７から送られ
てきたデータｎを格納するとともに主記憶装置１００ヘ
データを送出する。
第２図はバッフ１量可変回路２０３の具体的な例をデー
タ受信バーＩファ２０４とともに示したブロック図であ
る。データ受信バッファ２０４は、例えば、４ワード構
成とし、その割当量は転送速度指示回路２０２からの転
送速度指示信号すが論理的に「１」の場合、接続される
入出力制御装置＾ 字Ｏ？奇 ９４さ プ 菖二漢
４野ｎｒトキ；；ｊ舌 卵、ｈ 割灸〜１洞 ゲ１戸「
０」の場合、転送速度が２倍で接続台数は１台とする。
タ受信バーＩファ２０４とともに示したブロック図であ
る。データ受信バッファ２０４は、例えば、４ワード構
成とし、その割当量は転送速度指示回路２０２からの転
送速度指示信号すが論理的に「１」の場合、接続される
入出力制御装置＾ 字Ｏ？奇 ９４さ プ 菖二漢
４野ｎｒトキ；；ｊ舌 卵、ｈ 割灸〜１洞 ゲ１戸「
０」の場合、転送速度が２倍で接続台数は１台とする。
転送速度指示信号すが「１」の場合は、従来技術の一例
として示した第３図と同じ構成となる。フリップフロッ
プレジスタ５０３，５０４、は２ビツトのカウンタとし
て動作する。セレクタ５０１，５０２，５０５．５０８
は、転送速度指示信号すによりセレクトされ、データ受
信バッファ２０４のライトアドレスｅｌ ｆの作成を
制御する。
として示した第３図と同じ構成となる。フリップフロッ
プレジスタ５０３，５０４、は２ビツトのカウンタとし
て動作する。セレクタ５０１，５０２，５０５．５０８
は、転送速度指示信号すによりセレクトされ、データ受
信バッファ２０４のライトアドレスｅｌ ｆの作成を
制御する。
この実施例は、転送速度信号すが「１」の場合、２台の
入出力制御装置がデータ受信バッファ２０４を２ワード
づつ使い、「０」の場合、全ワードを１台の入出力制御
装置が使うことになりデータ受信バッファ２０４を効率
的に使うことができる。
入出力制御装置がデータ受信バッファ２０４を２ワード
づつ使い、「０」の場合、全ワードを１台の入出力制御
装置が使うことになりデータ受信バッファ２０４を効率
的に使うことができる。
なお、実施例では転送速度信号によりデータ受信バッフ
ァの割当量を決定したが、入出力制御装置の接続台数に
より割当量を決定しても同様に目的を達成できることは
いうまでもない。
ァの割当量を決定したが、入出力制御装置の接続台数に
より割当量を決定しても同様に目的を達成できることは
いうまでもない。
本発明によれば、データ受信バッファを、入出力制御装
置の接続台数、データ転送速度により使い分けができる
ので効率よく使用でき、かつ多種類の構成で入出力制御
装置を接続することが可能となりその効果は多大である
。
置の接続台数、データ転送速度により使い分けができる
ので効率よく使用でき、かつ多種類の構成で入出力制御
装置を接続することが可能となりその効果は多大である
。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すバッファ量可変回路２０３の具体列を示す
ブロック図、第３図は従来のバッファ制御回路の一例を
示すブロック図である。 １００・・・主記憶装置、２００・・・データ転送装置
、２０１・・・データ転送動作指示受信バッファ、２０
２・・・転送速度指示回路、２０３・・・バッファ量可
変回路、２０４・・・データ受信バッファ、２０５・・
・転送データ要求回路、２０６・・・タイミング回路、
２０７・・・主記憶装置アクセスフォーマット変換回路
、３００．４００・・・入出力制御装ｒａ。
第１図に示すバッファ量可変回路２０３の具体列を示す
ブロック図、第３図は従来のバッファ制御回路の一例を
示すブロック図である。 １００・・・主記憶装置、２００・・・データ転送装置
、２０１・・・データ転送動作指示受信バッファ、２０
２・・・転送速度指示回路、２０３・・・バッファ量可
変回路、２０４・・・データ受信バッファ、２０５・・
・転送データ要求回路、２０６・・・タイミング回路、
２０７・・・主記憶装置アクセスフォーマット変換回路
、３００．４００・・・入出力制御装ｒａ。
Claims (1)
- 【特許請求の範囲】 １、主記憶装置と中央処理装置に接続されデータ受信バ
ッファを介して複数の入出力制御装置と前記主記憶装置
との間でデータ転送を行うデータ転送装置において、前
記中央処理装置からのデータ転送動作指示を受信する手
段と、前記データ転送動作指示で示される前記入出力制
御装置のデータ転送速度情報に従って、前記入出力制御
装置ごとの前記データ受信バッファの割当量を変更する
手段を有することを特徴とするデータ転送装置。 ２、主記憶装置と中央処理装置に接続されデータ受信バ
ッファを介して複数の入出力制御装置と前記主記憶装置
との間でデータ転送を行うデータ転送装置において、前
記中央処理装置からのデータ転送動作指示を受信する手
段と、前記データ転送動作指示で示される前記入出力制
御装置の接続台数に従って、前記入出力制御装置ごとの
前記データ受信バッファの割当量を変更する手段を有す
ることを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26417090A JPH04140875A (ja) | 1990-10-02 | 1990-10-02 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26417090A JPH04140875A (ja) | 1990-10-02 | 1990-10-02 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04140875A true JPH04140875A (ja) | 1992-05-14 |
Family
ID=17399431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26417090A Pending JPH04140875A (ja) | 1990-10-02 | 1990-10-02 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04140875A (ja) |
-
1990
- 1990-10-02 JP JP26417090A patent/JPH04140875A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101032550B1 (ko) | 단일 및 통합 커맨드를 모두 구비한 메모리 시스템 | |
| US5799209A (en) | Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration | |
| CN100437535C (zh) | 存储器模块、数据组织系统和发送存储器事务处理的方法 | |
| CN101504633B (zh) | 一种多通道dma控制器 | |
| WO1997024725A9 (en) | High performance universal multi-port internally cached dynamic random access memory system, architecture and method | |
| US4805094A (en) | Multi-channel memory access circuit | |
| JP3678412B2 (ja) | ネットワーク・プロセッサのためのｄｒａｍデータ記憶及び移動 | |
| US5481678A (en) | Data processor including selection mechanism for coupling internal and external request signals to interrupt and DMA controllers | |
| JPS63175287A (ja) | 記憶装置 | |
| JP2005084907A (ja) | メモリ帯域制御装置 | |
| JPS5823373A (ja) | 画像メモリ装置 | |
| JPH02148245A (ja) | バッファメモリ構成 | |
| US7523250B2 (en) | Semiconductor memory system and semiconductor memory chip | |
| KR20010091900A (ko) | 비동기 및 동기 프로토콜을 갖는 멀티-포트로된 메모리 | |
| JPH04140875A (ja) | データ転送装置 | |
| JP2001344187A (ja) | ホストインタフェース回路 | |
| KR20040031155A (ko) | 어드레스 라인을 이용해 데이터 쓰기를 수행하는 메모리제어 장치 | |
| JPS6220058A (ja) | デ−タ処理装置 | |
| JP3138597B2 (ja) | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 | |
| JPS6347373B2 (ja) | ||
| JPH04150536A (ja) | ブリッジ装置 | |
| JP2000293415A (ja) | 記憶装置 | |
| JP2590695B2 (ja) | 時分割スイッチ回路 | |
| KR970002410B1 (ko) | 컴퓨터시스템에 있어서 중앙제어기와 주변기기간의 인터페이스장치 | |
| JPH0246967B2 (ja) |