JPH04142630A - 制御メモリの障害回復方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置の制御メモリの障害回復方式に
関する。

〔従来の技術〕

従来、データ処理装置内の制御メモリの障害回復処理と
して制御メモリの誤り検出・訂正回路（ＥＣＣ回路）に
よる自動訂正方式、制御メモリ２重化方式及び制御メモ
リ内のマイクロ命令語の再格納方式等がある。

〔発明が解決しようとする課題〕

上述した従来の障害回復方式において、ＥＣＣ回路によ
る自動訂正方式及び制御メモリの２重化方式等では金物
の増大を招き、またマイクロ命令語の再格納方式では固
定障害であれば回復不能という問題がある。

〔課題を解決するための手段〕

本発明の制御メモリの障害回復方式は、マイク口命令語
を格納する制御メモリを有するデータ処理装置と、前記
データ処理装置の障害処理を行なう障害処理装置とから
構成されるシステムにおいて、前記制御メモリの障害時
の制御メモリ障害アドレスを読み出す第１の手段と、読
み出された前記制御メモリ障害アドレスの代替制御メモ
リアドレスを指定する第２の手段と、前記制御メモリの
障害時の前記制御メモリ障害アドレスと制御メモリアド
レスとが一致した時に前記代替制御メモリアドレスを前
記制御メモリアドレスとする第３の手段と、前記制御メ
モリの障害時に前記制御メモリに前記障害処理装置から
のマイクロ命令語を制御メモリデータとして格納する第
４の手段とを前記データ処理装置に設けた構成である。

〔実施例〕

次に、本発明について図面を参照して説明する。

本発明の一実施例を示す第１図を参照すると、データ処
理装置２はマイクロ命令語を格納する制御メモリ９と、
制御メモリ９内のアドレスを指定する制御メモリアドレ
スレジスタ５と、制御メモリ９の障害時の代替制御メモ
リアドレスアドレスを格納する代替制御メモリアドレス
レジスタ３と、制御メモリ障害アドレスレジスタ４と制
御メモリアドレスレジスタ５との内容の一致を検出する
一致検出回路６と、この−敷積出回路６がらの一致信号
により代替制御メモリアドレスレジスタ３及び制御メモ
リアドレスレジスタ５のいずれかを選択する制御メモリ
アドレス切替え回路７と、制御メモリ９から読み出され
たマイクロ命令語を一時格納する制御メモリ読み出しレ
ジスタ１１と、制御メモリ９から読み出されたマイクロ
命令語の障害を検出する制御メモリ障害検出回路１０と
から構成されている。また、障害処理装置１は制御メモ
リ障害検出回路１０で障害が検出された場合の障害処理
を行なう。

一般に、制御メモリ９内のマイクロ命令語の障害が検出
されると、障害処理装置１はデータ処理装置２の障害情
報を採取した後、データ処理装置２をリセットし再スタ
ートを試みる。間欠障害ならば再スタートが成功するこ
とになるが、固定障害ならば再スタートしても再び障害
となり不成功となる。この発明では以下に説明する動作
を行なうことにより固定障害となっても再スタートを成
功させることが可能となる。

つまり、制御メモリアドレスレジスタ５により選択され
た制御メモリ９内のマイクロ命令語を読み出し、制御メ
モリ障害検出回路１０で障害を検出すると、データ処理
装置２のクロックが停止し、障害時の状態が保持される
。また、同時に障害処理装置１に対してデータ処理装置
２が障害になったことが通知される。障害通知を受は取
った障害処理装置１は、シフトバスをを利用して制御メ
モリアドレスレジスタ５の内容を読み出すことにより、
制御メモリ９の障害アドレスを知る。障害アドレスが判
明すると、障害処理装置１はデータバス１０２を介して
障害アドレスを制御メモリ障害アドレスレジスタ４に設
定する０次に、障害アドレスに代わる代替制御メモリア
ドレスをデータバス１０３を介して代替制御メモリアド
レスレジスタ３に設定する０次に、障害となった制御メ
モリ９内に格納すべきマイクロ命令語と同一のマイクロ
命令語を代替制御メモリアドレスで示される制御メモリ
９内にデータバス１００を介して制御メモリ書き込みレ
ジスタ８を利用して書き込む、これにより、再スタート
後、前回障害となった制御メモリ９のマイクロ命令語が
指定された場合は、制御メモリアドレスレジスタ５と制
御メモリ障害アドレスレジスタ４との内容が一致検出回
路６で検出され、代替制御メモリアドレスレジスタ３が
制御メモリアドレス切替え回路７によって選択され、代
替制御メモリアドレスレジスタ３で指定される制御メモ
リ９内のマイクロ命令語が読み出されることとなり、再
び障害となることはない 〔発明の効果〕 以上説明したように本発明によれば、制御メモリ障害時
の障害アドレスを読み出し、障害アドレスの代替アドレ
スを設定することにより、少ない金物で性能を低下する
ことなく、制御メモリ障害の回復を容易に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図である。 １・・・障害処理装置、２・・・データ処理装置、３・
・・代替制御メモリアドレスレジスタ、４・・・制御メ
モリ障害アドレスレジスタ、５・・・制御メモリアドレ
スレジスタ、６・・・−敷積出回路、７・・・制御メモ
リアドレス切替え回路、８・・・制御メモリ書き込みデ
ータレジスタ、９・・・制御メモリ、１０・・・制御メ
モリ障害検出回路、１１・・・制御メモリ読み出しデー
タレジスタ、１００〜１０４・・・データバス、１０５
・・・一致信号。

Claims (1)

【特許請求の範囲】
1. マイクロ命令語を格納する制御メモリを有するデータ処
   理装置と、前記データ処理装置の障害処理を行なう障害
   処理装置とから構成されるシステムにおいて、前記制御
   メモリの障害時の制御メモリ障害アドレスを読み出す第
   １の手段と、読み出された前記制御メモリ障害アドレス
   の代替制御メモリアドレスを指定する第２の手段と、前
   記制御メモリの障害時の前記制御メモリ障害アドレスと
   制御メモリアドレスとが一致した時に前記代替制御メモ
   リアドレスを前記制御メモリアドレスとする第３の手段
   と、前記制御メモリの障害時に前記制御メモリに前記障
   害処理装置からのマイクロ命令語を制御メモリデータと
   して格納する第４の手段とを前記データ処理装置に設け
   たことを特徴とする制御メモリの障害回復方式。