JPH0413880B2 - - Google Patents

Info

Publication number
JPH0413880B2
JPH0413880B2 JP56192700A JP19270081A JPH0413880B2 JP H0413880 B2 JPH0413880 B2 JP H0413880B2 JP 56192700 A JP56192700 A JP 56192700A JP 19270081 A JP19270081 A JP 19270081A JP H0413880 B2 JPH0413880 B2 JP H0413880B2
Authority
JP
Japan
Prior art keywords
test
conductive
conductive pattern
printed wiring
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56192700A
Other languages
English (en)
Other versions
JPS57120399A (en
Inventor
Burabeetsu Berunharuto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=6118134&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0413880(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS57120399A publication Critical patent/JPS57120399A/ja
Publication of JPH0413880B2 publication Critical patent/JPH0413880B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層印刷配線板の各層の導電性パタ
ーンの実際位置を電気的に評価可能なテストクー
ポンにより検出する方法に関する。
〔従来の技術〕
多層印刷配線板を製造する際の最も重要な工程
の一つは、貫通導電接続のためのスルーホールの
穿孔にある。製品としての多層印刷配線板の電気
的機能、信頼性を保証するために、この孔は信号
層としての内層の接続面（例えばランド）および
電位層としての内層の腐食除去部に対し所定の許
容差の範囲内に位置しなければならない。
このような許容差の要求は、製造工程において
パターン要素を印刷した印刷配線板がラスターフ
イールドの交差位置において穿孔されるが、その
場合多くは数値制御されるボール盤、例えば多軸
ボール盤が用いられるために必要である。このボ
ール盤の穿孔スピンドルに対して印刷配線板をラ
スター間隔だけ動かして穿孔する。孔はその際ラ
ンドのほぼ中心点に十分正確に位置するようにな
らなければならない。孔の壁と腐食除去縁部との
間の規定の最小間隔を超えることは許されない。
さらに孔の縁部は接続面（例えばランド）から離
れてはならない。
作られた孔の位置の精度は、予め定められたプ
ログラムによつて動作するボール盤の零点または
基準点の座標系内の位置、従つて孔明け台の個々
のラスター間隔の位置が予め与えられた目標ラス
ターフイールドにおける基準点の位置とどの程度
よく一致しているかによつて左右される。
特に多層に圧着された印刷配線板においては、
非常に厳しい許容範囲が要求される。なぜなら、
多層印刷配線板においては異なる層が正確に一線
上にあることがその有用性の前提であるからであ
る。内層の接続面または腐食除去部が基準点（例
えば位置孔）に対し実際にどの位置にあるかをで
きるだけ正確に知ることが、この要求を満たすた
めの前提である。
従来はこの問題の解決のために、多層印刷配線
板をはめ合い系に従つて加工していた。はめ合い
系は多層印刷配線板を形成する個々の層の各々に
存在する。はめ合い系は基準点および基準線を確
定する挿入孔からなり、その基準点および基準線
から個々の層上の導電性パターン（導電性の物質
で形成される配線図形）の位置決めが行われる。
個々の層を加圧する際にもこのはめ合い系が用い
られ、その結果個々の内層の導電性パターンは加
圧の後に挿入系に対する各目的に知られた位置の
上にある。スルーホールの穿孔の際には、その位
置決めは同様にはめ合い系に関して行われ、大抵
の場合内側に存在する導電性パターンのはめ合い
系に対する名目上の位置がスルーホールの位置決
めの際に使用される。
内層に存在する導電性パターンの実際位置は製
造誤差と長さの変化に基いて名目上の位置と一致
しないから、前述の方式ではスルーホールの内側
に存在する導電性パターンに対して位置合わせは
うまく行かない。それ故、実際位置と公称位置と
の間の差を、多層印刷配線板に直接穿孔する前に
検出し、孔図形を対応して修正することも試みら
れている。実際位置を検出するための公知の方法
（例えばレントゲンを使用する方法）は±0.1mmま
たはそれ以上の精度を有するが、高度に微小化さ
れた導電性パターンを作る際にはμm範囲の精度
を新たに必要とする。
〔発明が解決しようとする課題〕
本発明の目的は、多層印刷配線板の個々の内層
の導電性パターンの実際位置をμm範囲の精度で
検出する方法を得ることにある。
〔課題を解決するための手段〕
上述の目的を達成するため、本発明において
は、多層印刷配線板の各層の導電性パターンの外
側のあらかじめ定められた位置に電気的に評価で
きる評価領域を有するテストクーポンを設け、電
気的測定装置と接続され先端が導電性で穿孔機能
を有する試験子を用いてテストクーポンの評価領
域の内外にわたり順次位置をずらして孔をあけ、
試験子の先端と評価領域との導電接触の観測によ
り評価領域の中心の所定の基準点に対する位置を
定めるものである。
テストクーポンは、導体箔と導体箔の中心部の
導体箔を除去した溝とで形成することができる。
テストクーポンは、細長い導体箔で形成しても
よい。
二つ又はそれ以上のテストクーポンを導電性パ
ターンの座標軸方向に導電性パターンごとに設け
ることができる。
テストクーポンを導電性パターンに沿つて且つ
導電性パターンの外側輪郭にできるだけ近く配置
することができる。
また多層印刷配線板の各層のテストクーポンを
個々に、又はあらかじめ設定した群において評価
するようにしてもよい。
本発明においては、多層印刷配線板の個々の内
層の有する導電性パターンの実際位置を、例えば
数値制御されるボール盤の上でスルーホールの穿
孔の直前に検出することができ、例えば内層を積
み重ねて加圧する際の捩れによつて引き起こされ
る導電性パターンのどのような位置変化もテスト
クーポンに同時に現れ、テストクーポンを用いて
検出することができる。
本発明の方法においては、テストクーポンの評
価に続いてボール盤台へ印刷配線板を取り付けた
ままでスルーホールを作成することができるか
ら、取り付けの際に生じる不整合が影響しないと
いう利点が得られる。
さらに本発明においては、試験孔の位置を電気
的に走査することができ、走査の結果をエレクト
ロニクス式の評価手段を用いてオンラインで処理
し、機械制御に入力することが可能である。
〔実施例〕
次に本発明を図面について説明する。
テストクーポンの配置と構成を示す第１図にお
いて、１は基体をあらわし、鎖線の領域２には斜
線で示した導電性パターンが存在する。導電性パ
ターンの外側近傍に、ｘ方向における実際位置の
検出のために二つのテストクーポン３，４が配置
され、ｙ方向における実際位置の検出のためにテ
ストクーポン５，６が設けられている。また多層
印刷配線板の積層すべき個々の層の固定のための
位置孔７，８が設けられている。
第２図において、テストクーポンは導体箔９で
覆われた領域からなり、その中に腐食除去された
溝１０が存在する。第３図に示すテストクーポン
の実施例では、逆に腐食除去溝１０は導体箔で覆
われた領域１１となり、その周囲（縁）１２には
導体箔が存在しない。
第４図はｙ方向の位置の検出のためのテストク
ーポンの一つ、例えば第１図に示すテストクーポ
ン５を拡大して示したものである。ａによつてｙ
方向のステツプの大きさが示されている。
第５図および第６図は、多層印刷配線板の各内
層におけるテストクーポンの評価方法を説明する
ための図で、多層印刷配線板のテストクーポンの
領域における断面図を示す。１３は多層印刷配線
板で積層された基体１４，１５を含み、基体１４
は内層１６，１７、基体１５は内層１８を有す
る。各内層１６，１７，１８において、９は第４
図に示す導体箔、１０は第４図に示す溝である。
試験子１９は先端２０が導電性で穿孔機能を有
し、第５図においては抵抗測定器２１，２２，２
３を介してそれぞれ各内層１６，１７，１８の導
体箔９と電気的に接続され、第６図においては、
抵抗測定器２４を介して群とした内層１６，１７
の各導体箔９と、また抵抗測定器２５を介して内
層１８の導体箔９と電気的に接続されている。な
おここで使用する抵抗測定器は信号の短時間表示
に適したものでなければならない。
スルーホールを穿孔する直前に、テストクーポ
ンの評価領域に試験子１９を用いて試験孔をあけ
る。その場合第５図、第６図に示すように、試験
子１９がテストクーポンの評価領域の導体領域、
すなわち導体箔９と試験子１９とが電気的接触し
ているかどうかが監視される。
試験子１９を第４図に示すステツプａの値だけ
順次移動させ、ステツプａの間隔をおいて試験孔
２６〜３２をテストターポンの評価領域にあけ
る。試験孔２６の位置では試験子１９は導体箔９
と導電接触し、試験子１９と導体箔９とに接続さ
れた抵抗測定器２１〜２５に指示される抵抗値は
小さい。試験孔２７の位置でも同様に試験子１９
は導体箔９と導電接触する。試験孔２８〜３０の
位置では試験子１９は溝１０内にあつて導体箔９
とは接触せず、抵抗測定器２１〜２５に指示され
る抵抗値は大となる。試験孔３１，３２の位置で
試験子１９は再び導体箔９と導電接触する。テス
トクーポンの下方から上方へ試験子１９を移動さ
せる上述の試験において、導電接触状態から非導
電接触状態に切り換わる最後の導電接触位置にあ
る試験孔２７のｙ座標をｙ１、非接触状態から導
電接触状態に切り換わる最初の導電接触位置にあ
る試験孔３１のｙ座標をy2とすると、腐食除去
溝１０の中心線３３の位置は１／２（y1＋y2）で
与えられる。この場合の精度は１／2a以下であ
る。ステツプａの値を小さくすればするほど精度
は上昇する。この場合、座標はスルーホール穿孔
用のボール盤の零点又は印刷配線板の基体に設け
た位置孔に対し定めることができる。テストクー
ポンのｘ座標についても全く同様に定めることが
できる。
座標軸方向と導電性パターンごとに二つのテス
トクーポンを配置することによつて、テストクー
ポン相互の実際の間隔はその各実際位置の検出後
計算で求めることができる。テストクーポンを導
電性パターンの外側輪郭に沿つて配置する場合
（第１図）は、実際の位置のほかに導電性パター
ンの実際の大きさも内層ごとに決定することがで
きる。
電気的な走査を適当に選択することによつて、
内層ごとにあるいは任意の内層群に対してテスト
クーポンを走査することが可能である（第５図お
よび第６図）。
試験子により順次行われる穿孔操作により多層
印刷配線板の各テストクーポンの実際位置を検出
した後、その取り付け状態のままでスルーホール
を検出結果に応じて設けることができる。スルー
ホールは要求に応じて、特定の一つの内層又は結
合された内層に対してその位置を合わせることが
できる。これはボール盤において、零点変位また
は目盛係数の使用による制御で行われる。その場
合ボール盤の個々の穿孔座標には両軸において一
つの係数が乗ぜられる。それによつて穿孔格子の
直線的な長さ変化を行うことが可能である。
【図面の簡単な説明】
第１図は本発明の対象とする多層印刷配線板の
内層の平面図、第２図および第３図はそのテスト
クーポンの異なる例の平面図、第４図はテストク
ーポンへの穿孔の位置を示す平面図、第５図およ
び第６図は実際位置の検出方法の異なる例を説明
するための断面図である。 １……基体、２……導電性パターン領域、３，
４，５，６……テストクーポン、９……導体箔、
１０……腐食除去溝、１１……導体箔で覆われた
領域、１３……多層印刷配線板、１４，１５……
基体、１６，１７，１８……内層、１９……試験
子、２０……先端、２１，２２，２３，２４，２
５……抵抗測定器、２６，２７，２８，２９，３
０，３１，３２……試験孔、３３……腐食除去溝
の中心線。

Claims (1)

  1. 【特許請求の範囲】 １ 多層印刷配線板の各層の導電性パターンの外
    側のあらかじめ定められた位置に電気的に評価で
    きる評価領域を有するテストクーポンを設け、電
    気的測定装置と接続され先端が導電性で穿孔機能
    を有する試験子を用いてテストクーポンの評価領
    域の内外にわたり順次位置をずらして孔をあけ、
    試験子の先端と評価領域との導電接触の観測によ
    り評価領域の中心の所定の基準点に対する位置を
    定めることを特徴とする多層印刷配線板の各層の
    導電性パターン位置検出方法。 ２ テストクーポンが、導体箔と導体箔の中心部
    の導体箔を除去した溝とで形成されていることを
    特徴とする特許請求の範囲第１項記載の方法。 ３ テストクーポンが、細長い導体箔で形成され
    ていることを特徴とする特許請求の範囲第１項記
    載の方法。 ４ 二つ又はそれ以上のテストクーポンが導電性
    パターンの座標軸方向に導電性パターンごとに設
    けられていることを特徴とする特許請求の範囲第
    １項〜第３項のいずれか１項記載の方法。 ５ テストクーポンが導電性パターンに沿つて且
    つ導電性パターンの外側輪郭にできるだけ近く配
    置されていることを特徴とする特許請求の範囲第
    １項〜第４項のいずれか１項記載の方法。 ６ 多層印刷配線板の各層のテストクーポンが
    個々に、又はあらかじめ設定した群において評価
    されることを特徴とする特許請求の範囲第１項〜
    第５項のいずれか１項記載の方法。
JP56192700A 1980-12-02 1981-11-30 Multilayer printed circuit board and method of detecting actual position of connecting surface Granted JPS57120399A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803045433 DE3045433A1 (de) 1980-12-02 1980-12-02 Mehrlagen-leiterplatte und verfahren zur ermittlung der ist-position innenliegender anschlussflaechen

Publications (2)

Publication Number Publication Date
JPS57120399A JPS57120399A (en) 1982-07-27
JPH0413880B2 true JPH0413880B2 (ja) 1992-03-11

Family

ID=6118134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56192700A Granted JPS57120399A (en) 1980-12-02 1981-11-30 Multilayer printed circuit board and method of detecting actual position of connecting surface

Country Status (4)

Country Link
US (1) US4432037A (ja)
EP (1) EP0053272B2 (ja)
JP (1) JPS57120399A (ja)
DE (1) DE3045433A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3206354A1 (de) * 1982-02-22 1983-09-01 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Vorrichtung zum aendern oder reparieren von nicht sichtbaren leiterbahnmustern von mehrlagigen leiterplatten
US4510446A (en) * 1982-11-03 1985-04-09 Burroughs Corporation Test coupons for determining the registration of subsurface layers in a multilayer printed circuit board
DE3307057C2 (de) 1983-03-01 1991-02-14 Held, Kurt, 7218 Trossingen Vorrichtung zur kontinuierlichen Herstellung kupferkaschierter Elektrolaminate
DE3347991C2 (en) * 1983-03-01 1988-01-07 Held, Kurt, 7218 Trossingen, De Method and device for the continuous production of multilayer circuits
US4536239A (en) * 1983-07-18 1985-08-20 Nicolet Instrument Corporation Multi-layer circuit board inspection system
US4700214A (en) * 1983-12-15 1987-10-13 Laserpath Corporation Electrical circuitry
BR8407221A (pt) * 1983-12-15 1985-11-26 Laserpath Corp Circuito eletrico e processo para proporcionar um circuito eletrico
US4720470A (en) * 1983-12-15 1988-01-19 Laserpath Corporation Method of making electrical circuitry
JPS61125712A (ja) * 1984-11-26 1986-06-13 Matsushita Electric Works Ltd 多層印刷配線板の孔穿設法
IT1201315B (it) * 1985-06-17 1989-01-27 M A S Ind Spa Metodo per assicurare il raffreddamento di componenti elettronici fissati su di un multistrato per circuiti stampati e multistrato realizzato secondo detto metodo
US4769309A (en) * 1986-10-21 1988-09-06 Westinghouse Electric Corp. Printed circuit boards and method for manufacturing printed circuit boards
DE3642926A1 (de) * 1986-12-16 1988-06-30 Siemens Ag Anordnung und verfahren zum erkennen des innenlagenversatzes von mehrlagenleiterplatten
US4894606A (en) * 1988-07-07 1990-01-16 Paur Tom R System for measuring misregistration of printed circuit board layers
US4918380A (en) * 1988-07-07 1990-04-17 Paur Tom R System for measuring misregistration
US4939469A (en) * 1988-08-01 1990-07-03 Hughes Aircraft Company Non-destructive method for evaluation of printed wiring boards
US5028867A (en) * 1989-08-31 1991-07-02 Nippon Seiki Co., Ltd. Printed-wiring board
DE3936723A1 (de) * 1989-11-04 1991-05-08 Loehr & Herrmann Gmbh Vorrichtung zum selbsttaetigen positionieren von leiterplatten
US4973948A (en) * 1990-01-26 1990-11-27 Micron Technology, Inc. Reversed or missing lead frame detector
US4985675A (en) * 1990-02-13 1991-01-15 Northern Telecom Limited Multi-layer tolerance checker
DE4016088C2 (de) * 1990-05-18 1996-04-18 Siemens Nixdorf Inf Syst Verfahren zum Bohren von Mehrlagenleiterplatten
ATE114262T1 (de) * 1991-09-17 1994-12-15 Siemens Nixdorf Inf Syst Verfahren zum bohren von mehrlagenleiterplatten.
JPH05235557A (ja) * 1992-02-21 1993-09-10 N P S Kk 位置ずれ量測定システム
DE4335879B4 (de) * 1993-10-18 2005-05-12 Shf Communication Technologies Ag Anordnung zur Qualitätskontrolle und -überwachung von durchkontaktierten Mehrlagen-Leiterplatten
DE69514016T2 (de) * 1994-02-28 2000-10-19 Dynamotion/Abi Corp., Santa Ana Bohrkoordinaten-Optimierung für mehrschichtige Leiterplatten
NL1001113C2 (nl) * 1995-09-01 1997-03-04 Henricus Dethmer Ubbo Ubbens Werkwijze voor het bepalen van onderlinge posities van een aantal lagen van een meerlaags printpaneel, inrichting geschikt voor het uitvoeren van een dergelijke wijze alsmede meetstift en printpaneel geschikt voor toepassing bij een dergelijke werkwijze.
DE19534313C2 (de) * 1995-09-15 2000-02-03 Imr Electronic Gmbh & Co Kg Verfahren zur Erfassung von Position und Versatz von Lagen an Mehrlagenleiterplatten
US6297458B1 (en) 1999-04-14 2001-10-02 Dell Usa, L.P. Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process
US6502302B2 (en) * 2000-07-19 2003-01-07 Ngk Insulators, Ltd. Process for producing an industrial member having throughholes of high aspect ratio
US6637102B2 (en) 2000-07-19 2003-10-28 Ngk Insulators, Ltd. Process for producing an industrial member having throughholes of high aspect ratio
DE10040303C2 (de) * 2000-08-17 2002-07-11 Volker Nissen Verfahren zum definierten Tiefenbohren von Sacklöchern (blind vias) in mehrlagigen Leiterplatten (Multilayer)
JP4172920B2 (ja) * 2001-04-27 2008-10-29 日本碍子株式会社 打抜加工のカス取り方法及び打抜加工品の製造方法
CN100518450C (zh) * 2004-02-17 2009-07-22 日立比亚机械股份有限公司 衬底的制造方法
AT501513B1 (de) * 2005-03-01 2007-06-15 Austria Tech & System Tech Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage
JP5018840B2 (ja) * 2009-07-27 2012-09-05 富士通株式会社 クーポン基板
US9297795B2 (en) 2010-12-03 2016-03-29 Todd Nicholas Bishop Monitored filament insertion for resitivity testing
CN102413633B (zh) * 2011-11-03 2014-04-30 华为技术有限公司 一种检测多层电路板偏位的装置及方法
DE102013004679B4 (de) * 2013-03-19 2017-11-23 Skybrain Vermögensverwaltung GmbH Vorrichtung und Verfahren zum Bearbeiten von Leiterplatten
US9368936B1 (en) 2013-09-30 2016-06-14 Google Inc. Laser diode firing system
JPWO2015166587A1 (ja) * 2014-05-02 2017-04-20 株式会社メイコー 回路基板の製造方法
CN105848427B (zh) * 2015-01-14 2019-01-18 深南电路股份有限公司 Pcb板的钻孔方法、检验pcb板钻孔偏位的方法、pcb板及设备
CN105764241A (zh) * 2016-03-23 2016-07-13 中国航天科技集团公司第九研究院第七七研究所 一种印制板产品对准度测试方法
TWI826105B (zh) * 2022-11-07 2023-12-11 八目科技有限公司 量測電路板之對位方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445363U (ja) * 1977-09-06 1979-03-29
JPS55102300A (en) * 1980-01-21 1980-08-05 Hitachi Ltd Method of detecting inner layer pattern position for multilayer printed board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3428872A (en) * 1965-07-31 1969-02-18 Hitachi Ltd Body comprising a mark for indirect detection of an objective part and method of detecting the position of said objective part
US3859711A (en) * 1973-03-20 1975-01-14 Ibm Method of detecting misregistration of internal layers of a multilayer printed circuit panel
US3917983A (en) * 1973-11-12 1975-11-04 Bunker Ramo Multiwafer electrical circuit construction and method of making
US4049903A (en) * 1974-10-23 1977-09-20 Amp Incorporated Circuit film strip and manufacturing method
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
DE2553734A1 (de) * 1975-11-29 1977-06-02 Gerhard Dipl Phys Kessling Vorrichtung zum herstellen von lochungen in gedruckten schaltungen
US4063791A (en) * 1976-12-27 1977-12-20 Cutchaw John M Connector for leadless integrated circuit packages
DE2812976C2 (de) * 1978-03-23 1980-03-06 Erich Ing.(Grad.) 3003 Ronnenberg Luther Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
DE3031103C2 (de) * 1980-08-16 1982-08-19 Bodenseewerk Gerätetechnik GmbH, 7770 Überlingen Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445363U (ja) * 1977-09-06 1979-03-29
JPS55102300A (en) * 1980-01-21 1980-08-05 Hitachi Ltd Method of detecting inner layer pattern position for multilayer printed board

Also Published As

Publication number Publication date
DE3045433C2 (ja) 1989-07-20
DE3045433A1 (de) 1982-07-01
EP0053272B1 (de) 1986-04-16
EP0053272A2 (de) 1982-06-09
EP0053272A3 (en) 1983-04-27
US4432037A (en) 1984-02-14
EP0053272B2 (de) 1989-11-08
JPS57120399A (en) 1982-07-27

Similar Documents

Publication Publication Date Title
JPH0413880B2 (ja)
US7096748B2 (en) Embedded strain gauge in printed circuit boards
US5008619A (en) Multilevel circuit board precision positioning
US4064357A (en) Interconnected printed circuits and method of connecting them
CN100507578C (zh) 晶片级测试电路板的制造方法及其结构
JPH05226846A (ja) 多層プリント配線板の内層ずれ量チェック方法
JPH0418718B2 (ja)
JPH07243985A (ja) プリント配線板の精度確認方法
CN114071857B (zh) 线路板
JPS6320645B2 (ja)
JPS61196593A (ja) 印刷配線板
JP2002198661A (ja) 多層プリント配線板
JPS6248412A (ja) 印刷回路基板の孔明け方法
JPH0534138Y2 (ja)
JP3225616B2 (ja) プリント配線板およびプリント配線板の精度確認方法
JPS63142694A (ja) プリント配線板
JPH0132763Y2 (ja)
JPS587654Y2 (ja) 印刷配線板
JPS63155686A (ja) 配線基板およびその製造方法
JPH0338897A (ja) プリント基板の内層導体の位置ずれ検査方法
KR20000019910A (ko) 인쇄회로기판 제조방법
JPH05258014A (ja) 多層プリント配線板設計ｃａｄ装置
JPH0623012Y2 (ja) プリント配線板
JPH0621180A (ja) プリント配線板のソルダーレジスト層の位置ずれ検査方法
JPS6066119A (ja) 厚膜多層印刷基板の印刷ずれ検査方法