JPH0412842B2 - - Google Patents

Description

請求の範囲 １ 中央処理装置の必要な所定のクロツク・パル
ス周波数を指定し、プログラム可能なタスクを即
時実行する手段を含む中央処理装置と、 中央処理装置が必要とする所定のクロツク・パ
ルス周波数の大きさの内の最高周波数よりも低い
周波数でタイミング・パルスを発生する安定な周
波数源と、 前記安定な周波数源に結合され、前記安定な周
波数源からのタイミング・パルスを受信する周波
数シンセサイザーとを具え、 前記周波数シンセサイザーは、前記中央処理装
置に結合され、合成クロツク・パルスを発生し、
それを前記中央処理装置に供給し、また前記クロ
ツク・パルス周波数を指定する手段に応答して、
前記中央処理装置の必要な所定のクロツク・パル
ス周波数に等しい合成クロツク・パルスの出力周
波数を選択する選択手段を具えるものであり、 それによつて、マイクロコンピユータ・システ
ムの構成要素によつて消費される全消費電力は、
中央処理装置が必要とするクロツク・パルス周波
数の大きさの内最高周波数よりも低い周波数で安
定な周波数源を動作させることによつて最小化さ
れ、かつまた周波数シンセサイザーによつて発生
され中央処理装置に供給されるクロツク・パルス
周波数は、プログラム可能なタスクの即時実行に
必要な周波数と同程度に低いことを特徴とする最
小消費電力で動作可能なマイクロコンピユータ・
システム。

２ プログラムされた命令を含む前記中央処理装
置に結合されたメモリ手段を更に含み、前記所定
のクロツクパルス周波数を指定する指定手段は、
前記プログラムされた命令に応答して前記必要な
クロツク・パルス周波数を指定することを特徴と
する請求の範囲第１項記載のマイクロコンピユー
タ・システム。

３ 前記選択手段は、前記安定な周波数源と前記
周波数シンセサイザーとに結合され、かつ安定な
周波数源からのタイミングパルスを受信し、前記
中央処理装置へ合成クロツク・パルス、あるいは
安全な周波数源としてのパルスの何れか一方を供
給可能にするタイミング・セレクタを具える前記
請求の範囲第２項記載のマイクロコンピユータ・
システム。

４ 前記中央処理装置は、更に、経過時間間隔を
記録するタイマ／カウンタ手段を具え、前記タイ
ミング・セレクタは、更に、前記タイミング・セ
レクタと前記タイマ／カウンタ手段の間に結合さ
れ、合成クロツク・パルス又は安定な周波数源パ
ルスの何れか一方の前記タイマ／カウンタへ供給
可能にする手段を具えることを特徴とする前記請
求の範囲第３項記載のマイクロコンピユータ・シ
ステム。

５ 前記選択手段は、更に、前記中央処理装置内
の前記指定手段に応答して、前記周波数シンセサ
イザーに電力を供給する駆動手段を具える前記請
求の範囲第３項記載のマイクロコンピユータ・シ
ステム。

６ 前記駆動手段は、前記指定手段がそれを要求
する限り、周波数シンセサイザーへの電力供給を
中断させずにおく手段を具える前記請求の範囲第
５項記載のマイクロコンピユータ・システム。

７ プログラム可能なタスクを即時実行する複数
の必要な所定のクロツク・パルス周波数を有し、
前記必要な周波数を指定する手段を具える中央処
理装置を含むマイクロコンピユータと、 前記複数の必要な所定のクロツク・パルス周波
数の大きさの内の最高周波数よりも低い周波数に
おいてタイミング・パルスを発生するように動作
する安定な周波数源と、 前記マイクロコンピユータと前記安定な周波数
源に結合されて合成クロツク・パルスを発生及び
供給し、前記指定手段に応答して前記マイクロコ
ンピユータの前記複数の必要な所定のクロツク周
波数の大きさに等しい周波数において、合成クロ
ツク・パルスの出力周波数を選択する周波数シン
セサイザーとを具え、 それによつて、マイクロコンピユータ・システ
ムの構成要素が消費する総電力は、前記安定な周
波数源を中央処理装置の所定のクロツク・パルス
周波数の最大周波数よりも低い周波数で動作させ
る場合に最小化され、前記マイクロコンピユータ
はプログラム可能なタスクの即時実行用の必要な
所定のクロツク周波数を十分満足する周波数で前
記周波数シンセサイザーから合成クロツク・パル
スを受信することを特徴とするエネルギー効率の
高いマイクロコンピユータ・システム。

８ プログラムされた命令を含む前記中央処理装
置に結合されるメモリ手段を具え、前記指定手段
は、前記プログラムされた命令に応答し、前記必
要なクロツク・パルス周波数を指定する、前記請
求の範囲第７項記載のマイクロコンピユータ・シ
ステム。

９ 前記選択手段は、前記安定な周波数源及び前
記周波数シンセサイザーに結合され、かつタイミ
ング・パルスを受信し、合成クロツク・パルス又
は安定な周波数源パルスの何れか一方を前記中央
処理装置に供給可能にするタイミング・セレクタ
を具える前記請求の範囲第８項記載のマイクロコ
ンピユータ・システム。

１０ 前記マイクロコンピユータは、更に、経過
時間間隔を記録するタイマ／カウンタを具え、前
記タイミング・セレクタ手段は、更に前記タイミ
ング・セレクタと前記タイマ／カウンタ手段との
間に結合され、合成クロツク・パルス又は安定な
周波数源パルスの何れか一方を前記タイマ／カウ
ンタに供給可能にする手段を具える前記請求の範
囲第９項記載のマイクロコンピユータ・システ
ム。

１１ 前記選択手段は、更に、前記マイクロコン
ピユータ内の前記指定手段に応答して、前記シン
セサイザーを作動する駆動手段を具える前記請求
の範囲第９項記載のマイクロコンピユータ・シス
テム。

１２ 前記駆動手段は、前記指定手段がそれを要
求する限り、周波数シンセサイザーへの電力供給
を中断させずにおく手段を具える前記請求の範囲
第１１項記載のマイクロコンピユータ・システ
ム。

１３ 計算能力を維持するために、プログラム可
能なタスクの即時実行用の複数の必要な所定のク
ロツク・パルス周波数を有し、マイクロコンピユ
ータ・システムにおいて使用されるエネルギー効
率の高いクロツク・パルス周波数発生器にして、 マイクロコンピユータの複数の必要な所定のク
ロツク・パルス周波数の大きさの内最高周波数以
下の周波数においてタイミング・パルスを発生す
るように動作する安定な周波数源と、 マイクロコンピユータに結合し、マイクロコン
ピユータの必要なクロツク・パルス周波数に応答
し、合成クロツク・パルスの出力周波数を選択す
る手段を具え、また前記安定な周波数源に結合さ
れ、前記マイクロコンピユータの複数の必要な所
定のクロツク・パルス周波数の大きさに等しい周
波数において、合成クロツク・パルスを発生し、
かつ供給する周波数シンセサイザーとを具え、 それによつて、必要な所定のクロツク・パルス
周波数の大きさの内最高周波数よりも低い周波数
において、安定な周波数源を動作させ、またマイ
クロコンピユータの必要なクロツク・パルス周波
数に等しい周波数で周波数シンセサイザーを動作
させることで、クロツク・パルス周波数源と周波
数シンセサイザーとによつて消費される電力は、
マイクロコンピユータ・システムの計算能力を損
なうことなく、最小限に抑えられることを特徴と
するマイクロコンピユータ・システムにおいて使
用されるエネルギー効率の高いクロツク・パルス
周波数発生器。

１４ 前記選択手段は、前記安定な周波数源と周
波数シンセサイザーからのタイミング・パルスを
受信し、合成クロツク・パルス又は安定な周波数
源パルスの何れか一方を前記マイクロコンピユー
タに供給可能にするタイミング・セレクタを具え
る前記請求の範囲第１３項記載のクロツク・パル
ス周波数発生器。

技術分野 本発明は、マイクロコンピユータの計算能力と
電力消費を変えるため、マイクロコンピユータに
加えられるタイミング信号の制御に関係する。

発明の背景 大部分のマイクロコンピユータの応用におい
て、マイクロコンピユータ装置は、代表的にはマ
イクロコンピユータ回路の中に含まれている水晶
発振器である固定周波数クロツク・ソース（源）
により作動される。この構成は、マイクロコンピ
ユータのタイミング回路構造を簡単にするが、電
力消費及びプログラミングの柔軟性からみて、マ
イクロコンピユータ・システムの望ましい性能を
制限することになる。さらにこの構成は、マイク
ロコンピユータ・システムの全費用にまた影響を
与える。

計算要求が時間と共に変化する応用の場合に
は、マイクロコンピユータにより実行される最も
必要とするタスクを操作するのに必要な計算能力
（計算速度／秒）を供給するため、クロツク周波
数は、十分に高くセツトされなければならない。
このような応用ではコンピユータは、すくない需
要の即時タスクを実行するのに必要であるより
も、高クロツク周波数で動作することが、しばし
ばある。全マイクロコンピユータ、特にCMOS
マイクロコンピユータは、低作動周波数より高作
動周波数において、多くの電力を消費するから、
当然の結果として、普通の固定周波数クロツク信
号ソース（源）により制御されるCMOSマイク
ロコンピユータは、即時タスクの要求に応じて、
クロツク周波数が増大したり減少される場合に消
費する電力より、多量の電力を消費することにな
る。これはシステムの電力消費の減少に非常な助
けであり、さらに、クロツク周波数がプログラム
制御であれば、よりエネルギー効率の高いマイク
ロコンピユータ・システムが提供されるであろ
う。

この問題の逆効果を減少しようとする従来技術
システムのあるものは、水晶発振器クロツク・ソ
ースとマイクロコンピユータの間に接続したプロ
グラム可能デイバイダ（分周器）を使用する。デ
イバイダの係数は、マイクロコンピユータに対し
高周波数クロツク信号入力又は低周波数クロツク
信号入力の何れかを供給するように変化させら
れ、その結果、マイクロコンピユータの電力消費
を減少する。しかし、これでは、前にプログラム
したタスクの最も困難な計算要求を操作するため
に必要な最大クロツク周波数においてマイクロコ
ンピユータを作動するため、水晶発振器の基本周
波数を十分高くしなければならない。確かに、マ
イクロコンピユータが低クロツク周波数で作動す
れば、いくらかのエネルギーの節約がある。しか
し、クロツク周波数の減少を可能にするデイバイ
ダ回路は、高入力クロツク周波数で常に作動し、
デイバイダ自体の電力消費は高周波数発振器の電
力消費とともに、全マイクロコンピユータ・シス
テムの電力消費に極めて大きい影響を与える。事
実、マイクロコンピユータ・タスクに対する必要
な最小及び最大クロツク周波数間の非常に大きな
差が存在する応用においては、水晶発振器とプロ
グラム可能デイバイダを結合して、マイクロコン
ピユータが、低周波数における低電力消費モード
で、消費するより、かなり多量の電力を必要とす
る。さらに問題は、大部分のマイクロプロセツサ
水晶発振器の作動周波数は、1.0MHzより8.0MHz
の範囲である事実にある。この周波数の範囲で使
用出来る水晶周波数制御素子は、主に電子時計応
用のために開発された、非常に小型の低価格で低
周波数（30KHzより100KHz）水晶に比較すれば、
寸法は大きく、比較的に高価である。それによ
り、従来技術の装置の利用に関連しては、かなり
の、寸法、電力、及び価格の問題が存在する。

発明の要約 したがつて本発明の目的は、マイクロコンピユ
ータの計算要求に従つて変化される出力周波数の
マイクロコンピユータ用可変クロツク周波数ソー
ス（源）を提供することである。

本発明の他の目的は、あらゆる作動クロツク周
波数にたいし、可変周波数クロツク・ソースとマ
イクロコンピユータの組合せの電力消費を最小に
するように可変周波数クロツク・ソースとマイク
ロコンピユータを提供することである。

本発明の他の目的は、マイクロコンピユータに
より実行されるプログラムの制御下にあるマイク
ロコンピユータ用可変周波数クロツク・ソースを
提供することである。

本発明のさらに他の目的は、発振器回路に小型
低周波数、低価格水晶基準素子を使用するマイク
ロコンピユータ用可変周波数クロツク・ソースを
提供することである。

本発明のさらに他の目的は、CMOS技術を含
む多くの集積回路技術を使用しているマイクロコ
ンピユータと同一チツプ上に容易に実行し得る可
変周波数クロツク・ソース（源）を提供すること
である。

本発明の１局面によれば、マイクロコンピユー
タは、低周波数水晶制御クロツク・ソース（源）、
周波数逓倍型シンセサイザー及び、クロツク・ソ
ース・セレクタを含むプログラム可能クロツク周
波数ソース（源）が提供される。周波数シンセサ
イザーは、更に、位相検出器、ロー・パス（低
域）ループ・フイルタ、電圧制御発振器（VCO）
及び、シンセサイザーの出力周波数がマイクロコ
ンピユータにより制御されるように、相互接続さ
れたプログラム可能デイバイダより構成されてい
る。

動作中には、周波数シンセサイザーの出力周波
数は、マイクロコンピユータによる直接制御のも
とで広範囲の値にわたり変化されうる。システム
電力の消費を最小にするには、周波数シンセサイ
ザーとすべてのその組成素子は、非活性化にさ
れ、また、これが電力を消費しないモードに置か
れるようにすることが可能で、一方、水晶発振器
の低周波出力は、マイクロコンピユータに直接
に、クロツク・パルスを提供するように使用され
る。代表的な応用の場合では、水晶発振器には標
準32KHz時計水晶が使用され、5.12MHzまでのク
ロツク周波数信号を発生するのに用いられる周波
数シンセサイザーは、マイクロコンピユータに適
当な作動周波数の範囲を供給し、それに対応して
電力消費範囲を100乃至１にする。

発明の概要 必要なクロツク・パルス周波数を有するマイク
ロコンピユータ１０４は、周波数逓倍型の周波数
シンセサイザー２００からのパルスを受信し、該
周波数シンセサイザー２００は、最大の所定の要
件（requirement）よりも小さい基準周波数を利
用する。周波数シンセサイザー２００は、プログ
ラム命令に応答し、プログラムされたタスクを即
時実行する要件を満足するのに充分なクロツクパ
ルス周波数を発生する。実行要件が変ると、周波
数シンセサイザー２００は、必要とする周波数の
みを提供するように応動する。かくして、全マイ
クロコンピユータ・システムによつて消費される
電力は最小にされる。

【図面の簡単な説明】

本発明の、これらの目的及び他の目的と利点
は、添付図面に関連する下記の詳細説明から、よ
り十分に理解されることが出来る。

第１図Ａ及びＢは、マイクロコンピユータにク
ロツク信号を加えるための従来技術の技術を図示
する。

第２図は、本発明の基本構成の機能ブロツク図
である。

第３図は、本発明の素子を図示するより詳細な
機能ブロツク図である。

第４図は、第３図の周波数合成タイミング発生
器の詳細ブロツク図である。

第５図Ａ，Ｂ，Ｃ及びＤは、第４図に図示した
素子の詳細回路を図示する。

第６図は、第４図の周波数合成タイミング発生
器の代りの実施例を図示する。

第７図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ、及びＧは、第
３図、第４図及び第５図Ａ〜Ｄに図示する回路の
動作の説明に用いるタイミング図である。

図面の詳細説明 第１図Ａは、マイクロコンピユータの動作に必
要なクロツク信号を供給するために普通使用され
る一般的な方法（approach）を図示する。ここ
では、水晶発振器回路１００は、_refの安定クロ
ツク信号を発生するために通常電気的に励振可能
な水晶素子１０２を使用する。水晶発振器１００
（_ref）の出力は、マイクロコンピユータの構成に
通常関連した全周辺回路を含む、CPU１０４の
クロツク及びタイミング入力に直接加えられる。
第１図に図示する発振器回路１００は、周波数
_refにて連続的に動作され、必然的に、その周波
数_refは、マイクロコンピユータに対するプログ
ラム手順も需要のある部分の計算能力を支持する
ことが可能な程充分高いものでなければならな
い。多くの応用は、例えば、ページング・レシー
バに使われる信号データにおいて、マイクロコン
ピユータに置かれる最大（ピーク）計算要求は、
最小計算要求より100倍も大きいであろう。その
ようなマイクロコンピユータの使用のため、最小
計算能力を必要とする簡単な仕事（task）を実行
するために、コンピユータは、その多くの時間を
使用している。このような応用では、第１図Ａに
図示する構成は、クロツク周波数が、マイクロコ
ンピユータにより実行されている仕事に必要な計
算を何とか満足するのに必要な値に調整可能な場
合には、要求されるよりもかなり大きい電力を消
費する結果となる。

例えば、ピーク・クロツク_refが下記の値を有
する反復的なプログラミング・タスクの系列を実
行しなければならない場合を考えよう。

(a) 5.12MHzが0.100秒の間、必要である。

(b) 32KHzのクロツク周波数が0.900秒の間、必
要である。続いて、 (c) (a)及び(b)のシーケンスの反復。さらに比較を
容易にするために、マイクロコンピユータとク
ロツク回路が、CMOS回路素子により実行さ
れ、マイクロコンピユータが、Motorola
MC146805E2マイクロプロセツサと
MC65516ROMより構成されている場合を考え
よう。

広範囲の作動周波数にわたつて、CMOS回路
の電力消費は、作動クロツク周波数に正比例する
のは、周知のことである。

電力消費＝定数×_ref、ただし、定数の値は、
特定の回路構成に依存し、その構成は、普通ぱ与
えられた回路に固定している。

上述に大要を述べた例では、マイクロコンピユ
ータの電力消費は、コンピユータが5.12MHzクロ
ツク速度で作動されるとき、５ボルト電源より４
ミリアンペアであろう。クロツク周波数が32KHz
と減少される場合、マイクロコンピユータの電流
消費は、５ボルト電源より、0.025ミリアンペア
に減少されるであろう。

同様に、MC146805E2マイクロプロセツサに使
用される普通のCMOS水晶制御発振器は、クロ
ツク周波数が5.12MHzで動作されるときは、５ボ
ルト電源で0.8ミリアンペアを消費するが、発振
器周波数が32KHzに減少されると、ただ0.005ミ
リアンペア消費するであろう。

クロツク周波数が5.12MHzにセツトされなけれ
ばならない第１図Ａに図示のシステムでは、かく
して、平均電力消費は： 電力消費＝Ｖ×Ｉ ＝（5.0ボルト）×（0.8＋4.0ｍａ） ＝24ミリワツト しかし、クロツク周波数が即時タスクの最小要
求に何とか適合するように調整できれば、電力消
費は、次のように低下することが可能となる。

電力消費＝0.1V×I_high＋0.9V×I_lpw ＝0.1（５ボルト）（4.8ｍａ） ＋0.9（５ボルト）（0.03ｍａ） ＝2.54ミリワツト そこで、２つの電力消費の間の21.4ミリワツト
の差は、90％の正味電力節約が達成されうること
を示している。本例はそれゆえに、従来技術の回
路は、マイクロコンピユータの即時計算要求にも
とづきクロツク周波数が変化可能の場合、必要と
される電力の、10倍近くの電力を消費する。

第１図に図示する構成の第２の制限は、マイク
ロコンピユータが、経過時間々隔のタイミング及
びプログラムを実行の時間基準として、１つのク
ロツク周波数の使用に限定されることである。多
くの応用の場合においては小時間の間隔を高精度
に測定可能なように利用できる高周波数時間基準
を持つこと、及び、マイクロコンピユータ中に非
常に大きいタイミング回路の使用を要せず、しか
も長い時間の間隔を測定可能なように利用できる
低周波数の時間基準を持つことが、望ましいであ
ろう。さらに、可変速度にて入力信号をサンプリ
ングし、異なつた規定周波数の出力信号を発生す
る等のような多くのプログラミング・タスクは、
マイクロコンピユータにより実行されるプログラ
ムの要求に合致するように、クロツク周波数が変
更され、また修正される場合には、非常に容易に
実行される。

第１図Ｂは、水晶発振器１００_refの出力が可
変周波数デイバイダ１０６の入力に接続されてい
る第２の先行技術構成の機能ブロツク図を図示す
る。デイバイダの出力は、マイクロコンピユータ
１０４のクロツク入力に接続され、マイクロコン
ピユータ１０４の出力は、更に可変デイバイダ１
０６の制御入力１０８に接続される。

第１図Ｂの可変デイバイダは、端子１０８に加
えられる制御信号を経てマイクロコンピユータに
より変化され得るデイバイタ係数（modulus）を
有する。動作中において、高計算能力を要する時
には、デイバイダ１０６は低係数にセツトされ、
小さい除数で_refを分割し、高クロツク周波数で
マイクロコンピユータを動作する。低計算能力が
必要であるときは、デイバイダ１０６は高係数に
セツトされることも可能で、大きい除数で_refを
分割し、低クロツク周波数においてマイクロコン
ピユータを動作する。

第１図Ｂの従来技術の構成は、第１図Ａの構成
に関連するある制限を改良するが、それを完全に
除去はしない。特に第１図Ｂの構成はなお、必要
な高クロツク周波数を発生するため、物理的に大
きく比較的高価なクロツク水晶素子１０２の使用
を要する。マイクロコンピユータが非常に低速度
で動作されるときは、これは確かに、電力消費を
改善するが、高周波数クロツク発振器と可変デイ
バイダに関連する電力消費は容易に、マイクロコ
ンピユータで消費される電力の何倍も大きい。か
くして、マイクロプロセツサとして、同じ半導体
プロセスで製造された集積回路にとつて、
CMOS発振器回路１０２と、１０６のような関
連周波数デイバイダを、5.12MHzの発振器周波数
で動作するのに要する電流消費は、普通５ボルト
電源で1.0ミリアンペアである。これは、５ミリ
ワツトの電力消費に相当する。

前に引用した同一プログラミング・タスクをと
れば、第１図Ｂに図示するものと類似のシステム
による消費電力は、下記の通りであろう： 平均電力消費＝0.1（５ボルト）（5.0ｍａ） ＋0.9（５ボルト）（1.025ｍａ） ＝7.1ミリワツト 発振器とデイバイダの組合せによる５ミリワツ
トの電力を減算すると、マイクロコンピユータに
おいて消費される平均消費電力は、単に2.1ミリ
ワツトとなる。かくして、発振器とデイバイダ
は、マイクロコンピユータで消費される電力の殆
んど2.5倍を消費する。

さらにこの方法では、マイクロコンピユータ
は、発振器周波数の整数の約数である周波数にて
クロツクされることが可能であり、従つてマイク
ロコンピユータの有効なプログラミングを許容す
る値にクロツク周波数を変化する能力は、厳格に
制限される。たとえば、5MHzの発振器周波数に
対し、１、２、３等の除数に対応し、単に5.0M
Hz、2.5MHz、1.66MHz等のクロツク信号周波数
が発生出来るだけである。小さい除数で生ずる出
力周波数の大きな間隙は、システムの動作をひど
く制限する。何故なら、多くの接近した間隔の代
りのクロツク周波数が必要なのは、正確に高作動
クロツク周波数においてである。かくして、第１
図Ｂに図示する構成はまた、本発明により述べら
れているいくつかの他の欠点を有する。

第２図は、本発明の機能ブロツク図を図示す
る。従来技術に図示のように、水晶発振器１００
は水晶素子１０２に結合される。水晶発振器１０
０と水晶素子１０２は、１０９と指定した破線ボ
ツクスにより囲まれて図示され、周波数合成タイ
ミング発生器２００に加えられるタイミング信号
源を示している。水晶発振器１００は、その出力
信号を基準クロツク入力端子２０２により、周波
数合成タイミング発生器２００に接続させる。周
波数合成タイミング発生器２００の２個の出力信
号は、CPUクロツク端子１１０とタイマ入力端
子１１２において、マイクロコンピユータ１０４
に接続される。マイクロコンピユータ１０４から
の出力制御線は、周波数合成タイミング発生器２
００の制御入力１１４に接続される。

動作中には、水晶発振器１００は水晶素子１０
２と組合せにより30KHzと100KHzの間の周波数
を有することが好ましい正確な低周波数水晶制御
出力信号を発生する。この周波数の範囲の基準ク
ロツク時間軸の使用により、発振器回路の電力消
費は最小に保持され、その結果として、安価な、
物理的に小さい時計水晶が、水晶周波数基準素子
として使用されることが可能である。小型で安価
な水晶の使用を可能にするため、水晶発振器１０
８からの低周波数クロツク信号が、周波数合成タ
イミング発生器２００の基準クロツク入力２０２
に加えられる。機能ブロツク２００は、周波数逓
倍型の周波数シンセサイザーと、マイクロコンピ
ユータのクロツク及びタイマ入力に加えられる２
個の出力信号を発生するタイミング及び選択論理
を含む。

タイミング発生器２００に含まれる周波数シセ
サイザーは、下記の出力周波数を発生する。

_syo＝Ｍ・_ref ただし_refは、クロツク基準入力端子２０２に
加えられる信号の周波数であり、Ｍは、タイミン
グ発生器２００の制御インタフエース入力端子１
１４によつてマイクロコンピユータにより制御で
きる整数係数である。好ましい実施例において
は、タイミング発生器２００のタイミング及び選
択論理は、水晶発振器１０９の基準周波数信号、
またはシンセサイザーからの出力信号_syoのいづ
れかが、マイクロコンピユータのクロツク及びタ
イマ入力端子の片方または双方に、加えられるこ
とを可能にする。さらに、周波数シンセサイザー
は、水晶発振器出力信号がマイクロコンピユータ
のクロツク及びタイマ出力端子の両方に直接加え
られる間、全く電力消費零の使用禁止の状態にさ
れるように構成されている。

第２図に図示するシステムは、第３図、第４
図、第５図Ａ〜Ｄ第６図及び第７図Ａ〜Ｆにより
詳細に提供され、以下の節で詳細に説明される。
ここに説明されるシステム構成が、前に考慮され
たサンプルの時間変化プログラム（sample time
varying program）を実行するのに用いられる
時、全体の電力消費は、著るしく減少される。

特に、第１図Ｂの発振器及びデイバイダ構成の
一部分であるものと同じCMOS発振器は、32KHz
の周波数で動作されるとき、わずかに５マイクロ
アンペアを消費する。周波数合成タイミング発生
器２００は、5.0MHz出力信号を発生する時0.5ミ
リアンペアを消費し、これが使用禁止にされる時
零電流消費を有する。従つて水晶発振器１００の
出力は、マイクロコンピユータ１０４のクロツク
入力端子１１０と１１２の両方に直接に印加され
る。本発明を使用してサンプルのプログラミン
グ・シーケンス（sample programming
sequence）を実行する電力消費は、次の通りで
ある。

平均電力消費＝0.1（５ボルト）（4.5ｍａ） ＋0.9（５ボルト）（0.030ｍａ） ＝2.38ミリワツト これは、第１図に、図示するシステムの電力消
費に対し10倍の改善であり、また、第１図Ｂに図
示するシステム電力消費に対し３倍の改善であ
る。

更に、低周波水晶基準信号を使用することによ
り合成出力周波数は、比較的に小さい周波数の段
階が変化されることが可能であり、このことが、
コンピユータの効率を改善し、コンピユータ・プ
ログラムの実行中、電力の消費を増加するように
好ましい周波数値にマイクロコンピユータ・クロ
ツク周波数を正確に調整することを可能にするこ
とが理解される。

例えば32KHzの発振器周波数にたいし、32KHz
と5.12MHzの間で160種の合成出力周波数が、
32KHzの倍数の各周波数で発生できる。

この使用可能な周波数のセツトは、マイクロコ
ンピユータの最高需要のプログラム・タスクが実
行される時、マイクロコンピユータをクロツクす
るのに用いられる高周波数において、コンピユー
タのプログラミング・タスクを容易にし、マイク
ロコンピユータの動作の効率を増大するように選
択できる接近した間隔のクロツク周波数が多数存
在するという、望ましい特性を有する。更に、ま
た、マイクロコンピユータと逓倍型周波数シンセ
サイザーとの組合せで行なわれる最も困難なタス
クにより必要とされる周波数より少ない水晶基準
クロツク時間軸周波数の使用は、最良の電力節約
をもたらすことは、明白であるにちがいない。周
波数の選択が、実行されるコンピユータ・タスク
に応じてなされる時に、これは、非常にエネルギ
ー効率のよいマイクロコンピユータ・システムを
作り出す。

第３図は、第２図のシステムをより詳細な機能
ブロツク図形式で図示する。ここでは、周波数合
成タイミング発生器２００とマイクロコンピユー
タ１０４は、その成分素子に分解される。水晶発
振器１００の力は、周波数シンセサイザー２０４
の基準発振器入力端子２０２、タイミング・セレ
クタ回路２０６の入力、及びマイクロコンピユー
タ１０４のタイマ入力セレクタ２１８の入力端子
１１２に接続される。周波数シンセサイザー２０
４の出力信号は、タイミング・セレクタ２０６に
第２クロツク入力を供給する。タイミング・セレ
クタ回路２０６の出力信号は、マイクロコンピユ
ータ１０４のクロツク入力端子１１０と、タイマ
入力セレクタ２１８の第２入力に、接続される。

マイクロコンピユータ１０４はCPU２２０を
含み、CPUは次に、数ある他の素子のなかで、
CPUクロツク発生器及び制御回路２２２、タイ
マ／カウンタ及びプリスケーラ２２４、及びタイ
マ制御レジスタ２２６を含む。当業技術者には、
CPUクロツク発生器は、全ての内部CPU命令タ
イミング及びアドレス／データ・オペレーシヨン
に対し、ソース・クロツクとして作用するのは、
理解されるであろう。タイマ／カウンタは、主と
して、プログラム可能経過時間測定素子として、
タイミング・オペレーシヨン及び機能のために使
用される。CPU２２０は、また、アキユムレー
タ、インデツクス・レジスタ、ストツク・ポイン
タ、及びCPUに含まれるのが周知の多くの他の
モジユールを含むのが図示されている。CPUは、
双方向性制御バス線２３０の手段により、周波数
制御レジスタ２４０、ポートＣ入力レジスタ２４
２、入出力（Ｉ／Ｏ）ポートＡレジスタ２２４、
入出力（Ｉ／Ｏ）ポートＢレジスタ２４６、及び
入出力（Ｉ／Ｏ）ポートＤレジスタ２４８、プロ
グラムROM２５０、及びRAM２５２に接続さ
れる。

タイマ制御レジスタ２２６からの出力制御線２
２７は、タイマ入力セレクタ２１８の第３入力に
結合され、セレクタ２１８の出力端子２２５は、
タイマ／カウンタ及びプリスケーラ２２４の入力
に接続される。タイマ・セレクタ２１８はまた、
発振器１００のクロツク・ソース信号を端子１１
２で受信する。かくして、タイマ・セレクタ２１
８は、発振器１００とシンセサイザー２０４の両
方よりタイミング信号を供給される。

レジスタ２４０からの２個の出力制御信号線２
４９と２５１は、タイミング・セレクタ回路２０
６に接続される。これら線は、夫々クロツク・セ
レクタ制御、及び、パワー・アツプ（power
up）、または、リセツト制御を供給する。周波数
制御レジスタ２４０からの他の４個の出力制御信
号線２５３，２５５，２５７，２５９は、周波数
シンセサイザー２０４に接続され、それぞれ、オ
ン／オフ、帯域幅制御、及び周波数制御信号を供
給する。線の数は、機能相互接続を制限すること
を意図するものではなく、たんに典型的なものと
して意図されている。

第３図に図示されるシステムは、次の方法で動
作する。システムが、はじめてターンオンまた
は、付勢されると、周波数合成タイミング発生器
２００は、即時にロツクすることはできず、マイ
クロコンピユータのクロツクに適している安定出
力周波数を、供給することは出来ない。この問題
を克服するため、タイマ制御レジスタ２２６と周
波数制御レジスタ２４０を含むマイクロコンピユ
ータ１０４のレジスタ、技術上に周知のパワー・
アツプ初期設定技術により、所定の状態に初期設
定される。タイマ制御レジスタ２２６と周波数制
御レジスタ２４０の所定初期条件は、マイクロコ
ンピユータのクロツク入力端子１１０と１１２に
加えられるクロツク信号として、水晶発振器１０
０の出力を選択し、制御線２４９と２５１を経由
してタイミング・セレクタ回路２０６に対し、及
び、制御線２２７経由してタイマ入力セレクタ２
１８に対する制御信号の発生をもたらす。これら
制御信号に対応し、タイミング・セレクタ回路２
０６は、その入力端子の１つに接続された水晶発
振器出力信号を、マイクロコンピユータのCPU
クロツク入力端子である端子１１０に加える。同
様に、タイマ入力セレクタ２１８は、その入力端
子１１２に加えられる水晶発振器出力信号をその
出力端子２２５に接続し、出力端子２２５は、次
いでマイクロコンピユータのタイマ／カウンタ及
びプリスケーラ２２４に接続される。

CPUクロツク発生器と制御回路２２２は、
CPUの多くの素子を内部的にクロツクするのに
用いられるタイミング信号を発生するから、それ
は、すべての命令、データ、及びアドレス・オペ
レーシヨンに対しタイミング制御を供給する。か
くして、クロツク端子１１０に加えられる信号の
周波数は、マイクロコンピユータの実行サイクル
時間を決定し、CMOSマイクロコンピユータに
たいしては、マイクロコンピユータの合成電力消
費を決定する。同様に、タイマ／カウンタ及びプ
リスケーラ回路２２４は、マイクロコンピユータ
により経過時間タイマとして使用され、タイマ入
力セレクタ２１８は、水晶発振器の出力又は周波
数合成タイミング発振器出力の何れかを、タイ
マ／カウンタ及びプレスケーラに対する時間軸信
号として、選択するように機能する。シンセサイ
ザー動作は、CPUクロツク発生器回路の要求に
より制御されるが、当業技術者にとつては、タイ
マ入力セレクタ２１８に接続された他のタイミン
グ・セレクタ回路２０６が、CPUクロツク発生
器の要求に関係なく、シンセサイザー出力が経過
時間の測定に使用されるのを可能とするのは、明
白である。

かくして、システムが活性化されると直ちに、
水晶発振器の出力は、CPUをクロツクするため
と、タイマ／カウンタ及びプリスケーラ用の時間
軸として使用される。このモードにおいて、マイ
クロコンピユータは、十分に機能的であり、プロ
グラムROMにプログラムされタスクにより、こ
れは、周波数シンセサイザーの活性化及び、それ
にともなつてそのクロツク信号入力端子１１０又
はタイマ／カウンタ２２４のいづれにも、合成高
周波数を加えることが可能である。

周波数シンセサイザーを活性化するため、
CPUは周波数制御レジスタ２４０に制御シーケ
ンスを書込み、周波数シンセサイザーをターンオ
ンし、その帯域幅を広帯域幅状態にセツトし、ま
た、その出力周波数をセツトする。制御シーケン
スは、オン／オフ制御線２５３、帯域幅制御線２
５５及び周波数制御線２５７，２５９上に信号を
発生し、周波数制御線は、物理的にシンセサイザ
ーをターンオンするように作用し、そのループ帯
域幅を広帯域状態にセツトし、シンセサイザーの
プログラム可能デイバイダを適当な除数にセツト
することにより出力周波数を望ましい値にセツト
する。

シンセサイザーが広帯域モードの位相ロツク・
ループによりターンオンした後、ループは迅速に
同期または、ロツクを達成し、次に、出力周波数
は、望ましい値にロツクされる。しかし広帯域モ
ードの位相ロツク・ループにより、シンセサイザ
ー出力は、あまりに多くの雑音と周波数ジツタを
含むので安定なクロツク時間軸として使用するこ
とはできない。そこでループ帯域幅を狭帯域と
し、ループの安定性を改善するため、次にマイク
ロコンピユータは、周波数制御レジスタ２４０に
新らしい制御シーケンスを書込み、帯域幅制御線
２５５の状態を変化する。この新制御シーケンス
は、周波数制御信号２５７及び２５９の状態又は
オン／オフ線２５３の状態は変化せず、ただ、帯
域幅制御線２５５の状態だけを変化し、狭帯域幅
モードに位相ロツク・ループを配置する。

それから、ループ帯域幅の変化により発生され
る過度現象が消えるのを許容するいくらかの短い
遅延時間を後は、周波数シンセサイザーの出力
は、安定となり、マイクロコンピユータ用のクロ
ツク・ソース（源）として使用するのに適当であ
る。マイクロコンピユータは、次に、タイミグ・
セレクタ回路又はそのタイマ入力セレクタの何れ
か、または、両方を切り換え可能となり、周波数
シンセサイザーの出力を、CPUクロツク入力端
子及びタイマ／カウンタ入力端子の何れか又は両
者に印加することが可能となる。

周波数シンセサイザーの出力は、制御シーケン
スを周波数制御レジスタ２４０に書込むことによ
りCPUクロツク入力端子に印加可能となり、周
波数制御レジスタ２４０は、タイミング・セレク
タ回路２０６の出力信号を、水晶発振器出力から
シンセサイザーの出力まで切り換えるようにクロ
ツク・セレクタ制御信号２４９の状態を変化す
る。

同様に、端子２２５のタイマ入力信号は、タイ
マ制御レジスタ２２６に新しい制御シーケンスを
書込むことにより水晶発振器信号からタイミン
グ・セレクタ２０６の出力まで切り換えられ、制
御線２２７の信号状態を変えることが可能であ
る。

第３図に図示するシステムにおいて、マイクロ
コンピユータは、いつでも、周波数シンセサイザ
ーの、オン、オフの切り換えが出来る。さらに、
これは、CPUクロツク及びタイマ・クロツク入
力のクロツク信号ソース（源）として、水晶発振
器の出力または、周波数シンセサイザーの出力の
何れかを独立的に選択することが出来る。周波数
シンセサイザーの出力周波数は、プログラム可能
周波数のいづれにも、セツト、または、変更する
ことが可能である。図示の２個の周波数制御線で
は、４つの周波数設定の可能性が与えられるが、
この数は例として用いられるだけで、制限するこ
とを意図するものではない。

第３図に図示される機能素子用の好ましい実施
例はまた、CPUが、システムを非活動状態にす
るのを妨げるいくつかの改善された保護機能を提
供する。特に、CPUが非機能クロツク・ソース
の選択を使用すれば、これは突然に動作をやめ、
不活動になるから、各素子の設計は、シンセサイ
ザーがオンでなければ、CPUクロツク入力端子
又はタイマ・クロツク入力端子が、周波数シンセ
サイザーの出力を受信するのを許さないであろ
う。なお、設計は、周波数シンセサイザーが、ク
ロツク・ソースまたは、タイミング信号として使
用中である場合、周波数シンセサイザーがオフに
切り換えられるのを許さないであろう。システム
の全体操作を支持する多くの素子や方式の設計詳
細は、以下の部分で論議される。

第４図は、タイミング・セレクタ回路２０６と
組合される普通の位相ロツク・ループ周波数シン
セサイザー２０４から成るタイミング発生器２０
０のブロツク図の表示である。第４図を参照する
に、水晶発振器１００からの入力信号は、位相検
出器２６０の基準クロツク入力端子に加えられ、
また、タイミング・セレクタ回路２０６の入力に
も加えられる。位相検出器２６０は、出力をロ
ー・パス（低域）フイルタ回路２６２の入力に接
続される。ロー・パス・フイルタ回路２６２はま
た、ロー・パス・フイルタ２６２の帯域幅を選択
するための入力端子２６４において供給される周
波数制御レジスタ２４０からの帯域幅制御信号を
受信する。周波数制御レジスタ２４０からのオ
ン／オフ制御信号は、フイルタ２６２の第２入力
端子２６６に接続され、ロー・パス・フイルタの
動作を可能にしたり不可能にしたりする。ロー・
パス・フイルタ２６２のアナログ出力信号は、電
圧制御発振器２６８の入力に結合される。オン／
オフ制御信号はまた、電圧制御発振器２６８の入
力に加えられる。電圧制御発振器２６８の出力
は、タイミング・セレクタ２０６とモジユロ・デ
イバイダ２７０の入力に、入力として供給され
る。モジユロ・デイバイダ２７０の出力は、位相
検出器２６０の他の入力に接続される。周波数制
御レジスタ２４０からのモジユロ制御信号２５７
と２５９は、モジユロ・デイバイダ２７０の他の
入力に加えられ、シンセサイザー周波数のソフト
ウエア制御を可能にする。最後に、周波数制御レ
ジスタ２４０からのクロツク・セレクタ制御信号
２４９と２５１は、タイミング・セレクタ２０６
の他の入力端子に供給される。タイミング・セレ
クタ２０６の出力信号は、マイクロコンピユータ
１０４のクロツク入力端子１１０に供給される。

動作中、位相ロツク・ループ、即ち、位相検出
器２６０、ロー・パス・フイルタ２６２、VCO
２６８、及びデイバイダ２７０の素子は、周波数
の位相ロツク・ループ論理の原理により機能し、
VCO出力信号の位相と周波数を、入力タイミン
グ信号の位相及び周波数に同期させるか、又はよ
り明確には、端子２０２に加えられる発振器１０
０の水晶制御クロツク信号に、同期させる。ルー
プがロツクされ、即ち同期されれば、VCO出力
信号の周波数_syoは、水晶クロツク信号の周波
数、_refと、下の式により関連づけられるであろ
う。

_syo＝Ｍ×_ref ただしＭは、デイバイダ２７０の係数である。

より明確には、位相検出器２６０は、水晶クロ
ツク基準信号_refの位相をデイバイダからの出力
信号の位相と比較し、デイバイダは、_syo／Ｍの周 波数を有し、２信号の位相の間の差に比例する出
力信号を発生する。この出力信号は、次に、ロ
ー・パス・フイルタ２６２の入力に加えられ、そ
のフイルタは、位相検出器からの信号からの信号
の周波数スペクトルを整形（shape）し、整形信
号を、電圧制御発振器２６８の周波数制御入力端
子に加える。

ロー・パス・フイルタ２６２の帯域幅特性は、
位相ロツク・ループが初期同期、あるいは、ロツ
ク条件を達成するのに必要な時間に、直接に影響
する。本発明の好ましい実施例では、帯域幅特性
が広帯域幅状態と狭帯域幅状態の間で変更され得
るロー・パス・フイルタ構成が使用される。位相
ロツク・ループ・システムが、はじめにターンオ
ンされる時、帯域幅入力制御信号は、フイルタ２
６２を広帯域状態に置くように使用される。次
に、ループがロツクされた後で、フイルタは、端
子２６４における信号を通じて狭帯域幅モードに
切り換えられ、VCO２６８の周波数制御入力端
子の雑音を減少する。ロー・パス・フイルタ素子
２６２は、また、オン／オフ制御入力を有し、周
波数シンセサイザーが、ターンオフされる時に
は、ロー・パス・フイルタ回路を使用禁止にし、
また、それをゼロ電力消費モードにする。

電圧制御発振器２６８は、周知の機能を実行す
る。それは、特に、入力周波数制御入力に加えら
れた電圧の値に直接関連する周波数を有する出力
信号を発生する： _syo＝Ｋ・V_IN ただしＫは、特定の回路パラメータにより決定
される定数である。好ましい実施例では、VCO
の機能を使用禁止にし、また、電源から電力が引
き出されない状態にVCOを置くことにより、
VCOは、オン／オフ制御信号入力に応動する。
かくして、ロー・パス・フイルタ２６２とVCO
２６８はともに、事実上、ターンオフされること
が可能である。

VCOの出力信号は、加えた信号の周波数を整
数で分割する作用をするデイバイダ２７０に供給
され、その整数の他は、マイクロコンピユータ１
０４の周波数制御レジスタ２４０により、デイバ
イダ２７０に供給される線２５７及び２５９上の
制御信号により決定される。代表的な応用では、
この除数は、32KHz信号が基準周波数_refとして
用いられる時、大きさが10〜160の範囲にあるで
あろう。本発明の重要な局面は、この除数が、実
行されるソフトウエア・プログラムにより制御さ
れることが可能なことである。

位相ロツク・ループ・システムが、まづターン
オンされると、オン／オフ制御信号はオン状態に
切り換えられ、ロー・パス・フイルタ回路２６２
とVCO２６８は、ともにその正常動作状態に切
り換えられる。帯域幅制御信号は、位相ロツク・
ループの急速な獲得または、ロツキングを与える
ように広帯域幅モードに切り換えられる。この初
期状態では、位相検出器により発生されたエラー
信号は、VCO周波数_syoをＭ・_refにて駆動する
ように作用をするので、デイバイダからの出力信
号は、水晶発振器基準信号に位相ロツク（同期）
されることが出来る。位相ロツク・ループがロツ
クしたと考えられ得る適当な時間の遅延の後に、
帯域幅制御線の状態は、VCO出力における雑音
ジツタを減少するため、狭帯域幅モードに切り換
えられ、合成出力信号は、クロツク信号ソース
（源）として使用される準備が完了する。シンセ
シザーの出力、即ちVCO出力と、水晶発振器基
準信号は、ともにタイミング・セレクタ回路２０
６の入力に供給され、周波数制御レジスタ２４０
からのクロツク・セレクタ制御信号は、これらの
信号のどちらが、CPUクロツク端子１１０に供
給されるか選択するのに使用される。

第４図にブロツク図の形式で図示された好まし
い位相検出器、ロー・パス・フイルタ、VCO、
及びタイミング・セレクタ回路は、第５図Ａ，
Ｂ，Ｃ，及びＤにそれぞれ、非常に詳細に図示さ
れる。適当なプログラム可能周波数デイバイダの
設計原理は、技術的に周知であり、Motorola社
製の回路、MC14526B CMOSプログラム可能Ｎ
分割（Divide byN）のような、標準構成要素
は、多数存在し、それは指示された機能を実行す
るのに使用される。そこで、このような回路の動
作に通じている当業技術者としては、周波数デイ
バイダ回路の設計詳細は、討論する必要がない。

第５図Ａは、好ましい位相検出器回路２６０の
電気的概略図である。回路構成は、普通のエツ
ジ・トリガ位相検出器の回路と同様である。水晶
発振器基準信号はインバータ３００の入力に加え
られる。インバータ３００の出力は、“Ｄ”フリ
ツプ・フロツプのクロツク入力端子に結合され
る。モジユロ・デイバイダ２７０の出力は、イバ
ータ３０４の入力に供給される。インバータ３０
４の出力は、“Ｄ”フリツプ・フロツプ３０６の
クロツク入力端子に接続される。フリツプ・フロ
ツプ３０２と３０６のデータ入力端子は、各々正
の電圧電源、V_DDに接続される。フリツプ・フロ
ツプ３０２のＱ出力端子は、NANDゲートの入
力に結合され、また、“ソース制御”信号とラベ
ルを付けられる。フリツプ・フロツプ３０６のＱ
出力端子は、NANDゲート３０８の他の出力端
子に接続され、また、同様に“シンク制御”信号
とラベルされる。出力NAND３０８は、フリツ
プ・フロツプ３０２と３０６の入力に接
続される。

動作中には、位相検出器は、水晶クロツク・ソ
ース信号とモジユロ・デイバイダ２７０の出力信
号の波形の相対位相を指示する、２つのエラー信
号出力を発生する。特に、デイバイダ出力信号
が、どちらかの論理レベルを保つ間に、もし水晶
クロツク・ソース信号が、１から０に移行を受け
た場合、インバータ３００の出力は、０から１の
レベルに切り換わり、この意向はフリツプ・フロ
ツプ３０２をクロツクし、その“Ｄ”入力は電気
的に論理１レベルに結ばれている故、そのＱ出力
を１レベルにセツトする。ソース制御出力信号の
上の合成１レベルは、水晶クロツク・ソース波形
の位相は、デイバイダ２７０の出力信号位相より
先行していることを示している。

続いてデイバイダ２７０の出力波形が、１から
０レベルに移行すれば、インバータ３０４の出力
は０から１レベルに切り換わり、そいて、この移
行はフリツプ・フロツプ３０６をクロツクし、そ
のＤ入力は電気的に論理１レベルに結合されてい
るから、そのＱ出力を１レベルにセツトする。シ
ンク制御信号の１レベルは、NAND３０８の第
２入力に１レベルを供給し、その出力は、したが
つて、１レベルより０レベルに切り換わる。この
０レベルは、フリツプ・フロツプ３０２と３０６
の両方を、リセツトするように作用する。フリツ
プ・フロツプ３０２のＱ出力のソース制御信号と
フリツプ・フロツプ３０６のＱ出力のシンク制御
信号は、位相検出器への入力信号の１つが再び、
１から０レベルに移行するまで、そこで０レベル
にリセツトされる。

位相検出器回路の動作は、水晶発振器基準波形
が、１か０のレベルを保つ間に、デイバイダ２７
０の出力信号が、１から０へ移行している場合と
同様である。しかしこの場合には、水晶クロツ
ク・ソース波形が、１から０レベルに移行するま
で、シンク制御信号は高（即ち、１レベル）に移
行する。そこで、フリツプ・フロツプ３０２と３
０６は両方とも、入力の１つが再び１から０レベ
ルに移行するまで、またリセツトされる。この後
者の場合には、シンク制御信号にたいし現われる
１レベルは、デイバイダ２７０の出力信号の位相
は、水晶発振器波形の位相より先行することを示
す。

位相検出器２６０のソース制御及びシンク制御
出力信号は、ロー・パス・フイルタ２６２の対応
するソース制御及びシンク制御入力に供給され
る。一般に、信号は、デイバイダ２７０の信号位
相が水晶クロツク基準信号の位相に遅れる時に
は、VCO２６８の出力周波数まで入力電圧を増
大するように作用する。逆に、水晶クロツク基準
信号の位相がデイバイダ２７０の信号位相に遅れ
る時には、信号は、VCO２６８の出力周波数ま
で入力電圧を減少する作用をする。この動作モー
ドは、位相ロツク・ループが実際にロツクするこ
とを保証するのに必要な方法でVCO２６８を制
御する。

ロー・パス・フイルタ２６２の回路詳細は第５
図Ｂに図示される。ここではソース制御信号は、
NANDゲート３３０の入力の１つと、インバー
タ３３２の入力に接続される。NAND３３０の
出力はインバータ３３４の入力に結合され、イン
バータ３３４の出力は他のインバータ３３６の入
力に結合される。インバータ３３６の出力は、エ
ンハンスメント・モード・Ｐ−チヤネルMOSト
ランジスタ３４０のゲート電極に結合される。ト
ランジスタ３４０のソース電極は、エンハンスメ
ント・モードＰ−チヤネルMOSトランジスタ３
４２のドレイン電極に結合される。トランジスタ
３４２のソース電極は、正電圧供給端子に結合さ
れる。

インバータ３３２の出力は、エンハンスメン
ト・モードＰ−チヤネルMOSトランジスタ３４
４のゲート電極に接続され、トランジスタ３４４
のソース電極は、エンハンスメント・モードＰ−
チヤネル・トランジスタ３４６のドレイン電極に
接続される。トランジスタ３４６のソース電極は
正電圧供給端子に接続される。トランジスタ３４
２と３４６のゲート電極はともに、エンハンスメ
ント・モードＰ−チヤネル・トランジスタ３４８
と３５０のゲート電極に接続され、また、トラン
ジスタ３４８のドレイン電極に接続される。トラ
ンジスタ３４８と３５０のソース電極は、ともに
正電圧供給端子に接続される。

２６０からのシンク制御信号は、NANDゲー
ト３５２の１つの入力とエンハンスエント・モー
ドＮ−チヤネル・トランジスタ３５４のゲート端
子に供給される。NANDゲート３５２の出力は
インバータ３５６の入力に結合され、インバータ
３５６の出力はエンハンスメント・モードＮ−チ
ヤネル・トランジスタ３５８のゲート電極に結合
される。２４０からの帯域幅制御信号は、
NAND３５２の他の入力とNAND３３０の他の
入力に接続される。トランジスタ３５８のソース
電極は、エンハンスメント・モードＮ−チヤネ
ル・トランジスタ３６０のドレイン電極に接続さ
れる。トランジスタ３６０のソース電極は接地電
位に接続される。トランジスタ３５４のソース電
極はエンハンスメント・モードＮ−チヤネル・ト
ランジスタ３６２のドレイン電極に接続され、３
６２のソース電極は接地電位に接続される。トラ
ンジスタ３６０と３６２のゲート電極は、ともに
エンハンスメント・モードＮ−チヤネル・トラン
ジスタ３６４のゲート及びドレイン電極に接続さ
れ、３６４のソース電極は接地電位に接続され
る。トランジスタ３６４のドレイン電極は、トラ
ンジスタ３５０のドレイン電極に接続される。オ
ン／オフ制御信号は、エンハンスメント・モード
Ｎ−チヤネル・トランジスタ３６８のゲート電極
に供給され、３６８のソース電極は接地電位に接
続される。トランジスタ３６８のドレイン電極
は、抵抗３７０を介してトランジスタ３４８のド
レイン及びゲート電極に接続される。

最後に、トランジスタ３４４と３５４のドレイ
ン電極は、ともに接続され、それから、抵抗３７
２の１つの端子に接続される。抵抗３７２の他の
端子は、トランジスタ３４０と３５８のドレイン
端子と、抵抗３７４の１つ端子に接続される。抵
抗３７４の他の端子は、コンデンサ３７８を介し
接地電位に接続される。トランジスタ３４０のド
レイン電極は、VCO制御として指定された信号
を供給する。

動作中には、トランジスタ３４８，３５０，３
６４，３６８及び抵抗３７０は、トランジスタ３
４２，３４６，３６０，及び３６２にたいし、ゲ
ート・バイアス電圧を設定するように用いられ
る、CMOS電流ミラー・バイアス・ネツトワー
クを形成する。オン／オフ制御信号がオフ状態で
あるときには、電圧レベルは接地電位に近く、ト
ランジスタ３６８は、オフに切り換えられる。つ
ぎには、これが、トランジスタ３４２，３４６，
３４８，３５０，３６０，３６２及び３６４を、
オフ状態にバイアスさせ、回路は不活動で、それ
ゆえ、電力消去もゼロである。

オン／オフ制御信号がシステムをターンオンす
るように論理／レベルを有する時には、スイツ
チ・トランジスタ３６８は非常に導電性になり、
主として正電圧供給と抵抗３７０の値で決定され
る電流の流れが、トランジスタ３４８と抵抗３７
０を介して設定される。電流は次のように表わす
ことができる： Ｉ＝（V_supply−V_gs）／R370 ただしV_gsは、電流Ｉを導通するようにバイア
スされた時、トランジスタ３４８のゲート、ソー
ス間の電圧である。

トランジスタ３４８のドレイン電極で設定され
たバイアスは、AIのドレイン電流を発生するの
に要する。ゲート、ソース間の電圧電位にＰ−チ
ヤネル・トランジスタ３５０，３４６，３４２を
バイアスするのに十分である。ただし、Ａは、ト
ランジスタ３４８の寸法に関係ある問題のトラン
ジスタの寸法に依存するものであり、Ｉは、トラ
ンジスタ３４８の中の電流バイアスである。

同様に、トランジスタ３５０からトランジスタ
３６４への電流の流れは、BIドレイン電流を発
生するのに必要なゲート、ソース間の電圧におい
てＮ−チヤネル・デバイス３６０と３６２をバイ
アスする作用をするバイアスを設定する。ただし
Ｂは、トランジスタ３６４の寸法に関係ある問題
のトランジスタのどちらかの寸法に依存する係数
である。

Ｐ−チヤネル・トランジスタ３４２と３４６
は、それぞれ、50マイクロアンペア及び１マイク
ロアンペアの電流を発生する比率電流ソースとし
て機能する。同様に、Ｎ−チヤネル・トランジス
タ３６０と３６２は、それぞれ50マイクロアンペ
ア及び１マイクロアンペアの比率電流シンクとし
て機能する。

ソース制御信号が、高論理状態に切り換えられ
ると、インバータ３３２の出力は、０レベルに切
り換えられ、その結果スイツチ・トランジスタ３
４４をターンオンする。もし帯域幅制御信号が、
また、高または論理１レベルにある場合、
NAND３３０は、インバータ３３６の出力のよ
うに、０レベルである。この後者の信号はスイツ
チ・トランジスタ３４０をターンオンする作用を
する。逆に、もし帯域幅制御信号がゼロ・レベル
であれば、スイツチ・トランジスタ３４４のみが
ターンオンされる。正味の結果は、ソース制御信
号の１レベル入力信号が、抵抗３７２と３７４に
より形成された抵抗ネツトワークを介し、コンデ
ンサ３７８を充電するように電流ソースをターン
オンさせることになる。

狭帯域幅モードでは、コンデンサ３７８はトラ
ンジスタ３４６により抵抗３７２及び３７４を介
して充電され、広帯域モードでは、コンデンサ
は、抵抗３７２と３７４を介しトランジスタ３４
６により充電され、また、抵抗３７４を介しトラ
ンジスタ３４２により充電される。電流の大きさ
は、トランジスタ３４８に関しトランジスタ３４
２と３４６の寸法により決定され、また技術上で
周知のCMOS電流ミラー・コンシダレイシヨン
（current mirror considerations）により決定さ
れることが可能である。

同様に、シンク制御信号が高状態に切り換えら
れ、そして、若し帯域幅制御信号入力が１レベル
であれば、スイツチ・トランジスタ３５４と３５
８は、その入力に加えられる合成１の信号レベル
により、ターンオンされる。逆に、帯域幅制御信
号が零レベルであれば、それは、単に、トランジ
スタ３５４をターンオンするように作用し、トラ
ンジスタ３５８は、NAND３５２の入力の１つ
に加えられる０レベル入力により、オフを維持す
る。

かくして、シンク制御信号線の１レベルは、電
流シンクをターオンさせ、抵抗３７２と３７４に
より形成された抵抗ネツトワークを介して、コン
デンサ３７８を放電する。狭帯域幅モードでは、
コンデンサ３７８は、抵抗３７２と３７４を介し
てトランジスタ３６２により放電され、広帯域幅
モードでは、コンデンサは、抵抗３７２と３７４
を介してトランジスタ３６２により、また抵抗３
７４を介してトランジスタ３６０により放電され
る。再び放電電流の大きさは、トランジスタ３６
４に関するトランジスタ３６２と３６０の寸法に
より決定される。

好ましい実例例では、トランジスタ３４６の充
電電流とトランジスタ３６２の放電電流は、とも
に１マイクロアンペアに等しくセツトされる。同
様に、トランジスタ３４２の充電電流とトランジ
スタ３６０の放電電流は、ともに50マイクロアン
ペアに等しくセツトされる。かくして狭帯域幅モ
ードでは、抵抗３７２と３７４及び、コンデンサ
３７６により形成されるネツトワークは、１マイ
クロアンペアの等しい電流で充放電をされ、広帯
域幅モードでは、ネツトワークは、51マイクロア
ンペアの等しい電流で充放電される。

技術上周知で、本発明の譲受け人に譲渡され参
考のためにこゝに組入れている“位相ロツク・ル
ープ用の位相検出切出力段”と題する、Smootに
たいする米国特許第4167711号に十分に説明され
ているように、２重モード電流充放電装置の効果
は、ロー・パス・フイルタに２つの有効帯域幅を
提供することである。次に、これは、閉ループ位
相ロツク・ループ・システム用の２つの帯域幅と
なり、速いロツク時間を達成するのに使用される
広帯域ループVCO出力において良好な信号対雑
音特性を与えるのに使用される狭帯域ループを具
える。さらに、抵抗３７２と３７４は、位相ロツ
ク・ループの減衰を、ループの広帯域及び狭帯域
状態の両方に望ましい値にセツトするのに役立
つ。

位相検出器回路と相互接続されている場合、ロ
ー・パス・フイルタ回路は、デイバイダからの出
力信号の位相が水晶発振器基準信号の位相より遅
れる時には常に、出力コンデンサ３７８を充電
し、VCO制御信号電圧を増加するように作用を
する。VCO制御信号の増加電圧は、VCO出力周
波数を増加するように働き、つづいて、ロツク状
態を設定し、維持するため、デイバイダ出力にお
ける信号の位相を増加する役割りをする。逆にロ
ー・パス・フイルタ回路は、シンク制御信号に応
動し、そのシンク制御信号は、出力コンデンサ３
７８を放電し、VCO制御信号の電圧を低下させ
ることによつてデイバイダからの出力信号の位相
が水晶発振器基準信号の位相より進んでいること
を示す。VCO制御信号は、VCOの出力周波数を
低下し、デイバイダ出力における信号の位相を減
少し、ロツク状態を設定又は維持するように作用
する。

第５図Ｃは、VCOの好ましい実施例を図示す
る。VCOという語は、素子の機能を示すため一
般的な意味で使用されるが、しかし本発明は、好
ましい実施例に図示された構造に制限されるもの
ではない。周波数制御レジスタ２４０からのオ
ン／オフ制御信号は、インバータ４００を介し、
エンハンスメント・モードＰ−チヤネル・トラン
ジスタ４０２のゲート電極と、エンハンスメン
ト・モードＮ−チヤネル・トランジスタ４０４及
び４０５のゲート電極に接続される。トランジス
タ４０２のソース電極は、正電位源に接続され
る。ロー・パス・フイルタ２６２のVCO制御信
号は、エンハンスメント・モードＮ−チヤネル・
トランジスタ４０８と４１０のゲート電極に供給
される。トランジスタ４０４，４０５，４０８及
び４１０のソース電極は、全て接地電位に接続さ
れる。トランジスタ４０８のドレイン電極は、エ
ンハンスメント・モードＮ−チヤネル・トランジ
スタ４１２のソース電極に結合される。トランジ
スタ４１２のドレンイン電極は、ソース電極を正
電位電源に接続させたエンハンスメント・モード
Ｐ−チヤネル・トランジスタ４１４のドレイン電
極に結合される。トランジスタ４１２と４１４の
ドレイン電極は、ともに、エンハンスメント・モ
ードＮ−チヤネル・トランジスタ４１６のゲート
電極に、更に、エンハンスメント・モードＮ−チ
ヤネル・トランジスタ４１８のゲート電極に、更
にトランジスタ４０４のドレイン電極に、及び
NANDゲート４２０の入力に結合される。トラ
ンジスタ４１６のソース電極は、トランジスタ４
１０のドレイン電極に結合される。トランジスタ
４１８のソース電極は、トランジスタ４０２のド
レイン電極に結合される。トランジスタ４１６と
４１８のドレイン電極は、ともに、トランジスタ
４０５のドレイン電極と、NANDゲート４２２
の入力に結合される。NANDゲート４２０の出
力は、NANDゲート４２２の他の入力に接続さ
れる。NANDゲート４２２の出力はNANDゲー
ト４２０の他に入力に、更に、トランジスタ４１
２と４１４のゲート電極に接続され、VCO出力
とラベルされた信号を供給する。

好ましい実施例用に図示されたVCOの動作は、
Irwin、その他に対する米国特許第4110704号の
動作と同様であり、この特許は“温度補正を有し
単一供給電圧を要する非安定マルチバイブレー
タ”と題する本発明の譲受け人に譲渡され、参考
のためにここに組入れられたものである。トラン
ジスタ４１４及び４１２と、トランジスタ４１６
と４１８よりなるインバータは、トランジスタ４
０８及び４１０の電流制御効果のため、電圧制御
遅延を組み込み、他方、NAND４２０及び４２
２からなるＲ−Ｓラツチは、大きい信号発振に必
要な利得を与える。

VCO入力制御電圧が増加するにつれ、トラン
ジスタ４０８及び４１０により発生されるバイア
ス電流も増加する。増加したバイアス電流は、順
次、インバータ対４１２，４１４及び４１６，４
１８の切換遅延時間を減少し、これは、回路の出
力周波数を増加する。かくして、VCOは、制御
入力電圧の増加に応動して、出力信号の周波数を
増加する。VCOはトランジスタ４０２，４０４
及び４０５により、オンとオフに切り換えられ
る。

オン／オフ制御信号が１レベルの時には、イン
バータ４００の出力は、０レベルに駆動される。
この０レベルはスイツチ・トランジスタ４０２を
ターンオンし、トランジスタ４０４と４０５をタ
ーンオフする。この状態では、トランジスタ４１
６と４１８により形成されたインバータは正電圧
供給源に接続され、NAND４２０と４２２は、
マルチバイブレータの出力スイング（swing）に
よつて自由に切り換わる。オン／オフ線が０レベ
ルであれば、インバータ４００の出力は１レベル
であり、トランジスタ４０２はオフとなり、そし
て、トランジスタ４０４と４０５はターンオンさ
れる。この状態で、デバイス４１６と４１８で形
成されるインバータは、結果的には電源端子から
分離され、トランジスタ４０４と４０５のドレイ
ン電極に接続された回路ノードは接地に切り換わ
る。かくして、回路機能に使用禁止にされ、
VCOの電力消費はゼロに減少される。

第５図Ｄは、第３図及び第４図に前に図示した
タイミング・セレクタ２０６の詳細に電気的概要
を図示する。水晶発振器１００からの水晶クロツ
ク・ソース（源）は、Ｄ型フリツプ・フロツプ４
４０のクロツク入力端子と、NANDゲート４４
２の入力に結合される。フリツプ・フロツプ４４
０の出力端子は、NAND４４２の他の入力と
して結合される。NAND４４２の出力は、
NANDゲート４４４の入力に結合される。周波
数シンセサイザーVCO出力（２６８から）から
の信号は、NANDゲート４４６の第１入力に供
給される。NAND４４６の出力は、他のＤ−型
フリツプ・フロツプ４４８のクロツク入力端子と
NANDゲート４５０の第１入力に接続される。
フリツプ・フロツプ４４８の出力端子は、
NAND４５０の第２入力に接続される。フリツ
プ・フロツプ４４８のＱ出力端子は、NANDゲ
ート４５２の入力に結合される。周波数制御レジ
スタ２４０のクロツク・セレクタ制御信号２４９
は、NANDゲート４５６の第１入力と、インバ
ータ４５４を介しNAND４５２の第２入力に加
えられる。NAND４５２の出力は、フリツプ・
フロツプ４４０のＤ入力端子に接続される。フリ
ツプ・フロツプ４４０のＱ出力端子は、NAND
４５６の第２入力とNAND４４６の第２入力に
結合される。周波数制御レジスタ２４０からのリ
セツト制御線２５１は、フリツプ・フロツプ４４
０のリセツト端子とフリツプ・フロツプ４４８の
セツト端子に結合される。NAND４５０の出力
は、NAND４４４の第２入力に接続される。
NAND４４４の出力は、マイクロコンピユータ
１０４の端子１１０に加えられるCPUClockとラ
ベルされた信号である。

タイミング・セレクタ回路２０６の主要機能の
１つは、どの周波数ソースの最短のデユテイサイ
クルより短い時間の出力パルス幅を発生せずに、
非同期式クロツク・ソース間を切り換えるソフト
ウエア手段を提供することである。CPUが命令、
データ、またはアドレスを実行するのに要するも
のより、短かい幅のパルスの発生は、誤動作を起
こすことがある。周波数シンセサイザーの出力周
波数は、僅かな位相変化を含むから、シンセサイ
ザーの出力は、基準（水晶クロツク）ソースと完
全に同期しない。タイミング・セレクタ回路２６
０それ自体は、移行のあいだに分裂的な高周波数
スパイクまたは、パルスの発生なしで、マイクロ
コンピユータ・システムに、水晶ソース又は高周
波数シンセサイザー・ソースの、何れかを選択す
るソフトウエア制御手段を与える。第３図に説明
したように、タイマ入力セレクタ２１８に結合さ
れた第２タイミング・セレクタ回路２０６を包合
することは、CPUクロツク発生器がシンセサイ
ザーの動作を要求したかどうかに関係なく、周波
数合成クロツクパルスが経過時間測定によりまた
使用されるのを可能にするであろう。

パワー・アツプのあいだ、タイミング・セレク
タ回路２０６は、制御線２５１に沿つてフリツ
プ・フロツプ４４０をリセツトして、フリツプ・
フロツプ４４８をセツトするため初期設定され
る。この初期設定は、フリツプ・フロツプ４４０
をリセツトし、NANDゲート４４２を使用可能
にすることにより、水晶クロツク・ソースからセ
レクタ回路の出力までのクロツク信号バス
（path）を可能にする。初期設定はまた、フリツ
プ・フロツプ４４０によりNAND４４６を使用
禁止に、フリツプ・フロツプ４４８により
NAND４５０を使用禁止にする結果となる。こ
のようにして、どのゲートも、水晶ソースが出力
として選定された間は、高シンセサイザー周波数
では、トグルは許されない。クロツク・セレクタ
線にたいする初期設定状態は、初期フリツプ・フ
ロツプ状態を反転するため低である。

初期設定の後では、パワー・アツプ・リセツト
信号は使用禁止（低）とされる。クロツク・セレ
クタ信号線２４９が低、または０状態であること
により、水晶ソースは、使用可能NAND４４２
と４４４を介し、クロツク信号を送り続ける。

タイミング・セレクタ回路２０６の動作の原理
は、新たに選択されたクロツク・ソースのクロツ
ク・パルス・エツジに、クロツク・ソース移行が
起きる時を決定させることである。これは、狭い
スパイク又はパルスが出力で発生されるのを妨
げ、それから、マイクロコンピユータに加えられ
るのを防止する。これは、セレクタの時に重要な
特徴である。何故なら、マイクロコンピユータに
加えられるクロツク信号中の狭いスパイク又はパ
ルスは、極性にかかわらず、その内部タイミング
素子の誤動作の原因となり、実行中のプログラム
を分裂する結果になることがありうるからであ
る。さらに両方のクロツク・ソースが、出力に同
時に加えられるのを防ぐため、全ての選択変更
は、あるパスが、他のパスが使用可能にされる以
前に、使用禁止にされることを必要とする。

動作中には、パワー・アツプ・リセツト信号
は、周波数制御レジスタ２４０より線２５１に加
えられる。この論理１レベル信号は、フリツプ・
フロツプ４４０をリセツトし、フリツプ・フロツ
プ４４８をセツトする作用をし、それは、つぎ
に、４４０のＱ出力を０レベルに、４４０の出
力を１レベルに、４４８のＱ出力を１レベルに、
そして４４８の出力を０レベルにセツトする。

クロツク・セレクタ制御線の初期状態は０レベ
ルであり、その結果、インバータ４５４の出力は
１レベルである。この後者の信号は、フリツプ・
フロツプ４４８のＱ出力の１レベルと共に、フリ
ツプ・フロツプ４４０のＤ入力に加えられる
NAND４５２の出力に、０レベル信号を発生す
る。

さらに、フリツプ・プロツプ４４０のＱ出力の
０レベル信号は、NAND４４６と４５６の出力
に１レベル信号を発生させる。フリツプ・フロツ
プ４４８の出力の０レベルは、NAND４５０
の出力に１レベルを発生する。この状態で、
NAND４４２と４４４の出力は、１００からの
発振器信号と同期して切り換えられ、水晶発振器
の出力は、CPUクロツク端子１１０に加えられ
る。

CPUクロツクとして、シンセサイザー出力の
選択を有効にするため、クロツク・セレクタ制御
線２４９が論理１レベルに上げられると、回路
は、クロツク・ソースの移行と２つのクロツク・
ソースの波形を同期させ出力波形の短いパルスの
形成を防止する。かくして、線２４９の１レベル
は、インバータ４５４の出力に０レベルを発生す
る。これは、つぎに、NAND４５２の出力とフ
リツプ・フロツプ４４０のＤ入力に、１レベルを
発生する。

それから、水晶発振器波形のつぎの負移行にお
いて、フリツプ・フロツプ４４０のＱ出力は１レ
ベルに換えられ、出力はは０レベルに変えられ
る。０レベルの４４０の出力は、NAND４４
２の出力に１レベルを押しつけ、CPUクロツク
入力端子１１０に接続された出力から水晶発振器
信号を分離する。４４０のＱ出力の１レベルは、
ゲート４５６の出力とフリツプ・フロツプ４４８
のＤ入力に、０レベルを発生する作用をする。そ
れから、VCO出力波形の次の正移行において、
NAND４４６の出力とフリツプ・フロツプ４４
８のクロツク端子は、１レベルから０レベルに切
り換えられる。この移行は、フリツプ・フロツプ
をクロツクし、出力に１レベルを、Ｑ出力に０
レベルを発生する。この状態は、シンセサイザー
からの出力信号が、NAND４４６，４５０，及
び４４４を介してCPUクロツク入力端子１１０
に加えられる結果になる。かくして、クロツク・
ソースの転換は、前クロツク・ソース波形の移行
に続いて新しいクロツク・ソース波形のつぎのフ
ル・サイクルでおこり、狭いパルス又はグリツチ
は発生されない。さらに回路は、周波数シンセサ
イザー・クロツク・ソースから水晶発振器ソース
に転換するために、クロツク・ソース制御線が１
レベルから０レベルに切り換えられる時にも、同
様に動作する。

第６図は、それぞれ５０４と５０６と呼ばれる
周波数シンセサイザー２０４とタイミング・セレ
クタ論理２０６の別の実施例を図示する。これら
同一機能を実行するが、好ましい実施例の装置と
同一でないことが理解されるであろう。周波数シ
ンセサイザー５０４は、５１０と５１２と呼ばれ
る２個のIC回路から成ることが理解される。IC
５１０は周波数シンセサイザーであり、
MC14046Bが好ましい。IC５１２はカウンタによ
るプログラム可能デイバイダであり、MC14526B
が好ましい。図示の相互接続は、適当な周波数合
成動作を与える。水晶クロツク・ソースは、IC
５１０のピン１４に加えられ、オン／オフ制御信
号はピン５に加えられる。VCO出力信号はピン
４において発生される。

周波数制御レジスタ２４０からのモジユロ制御
信号は、IC５１２のピン２と５に加えられる。
すでに説明されたように、モジユロ制御信号を介
するシンセサイザー周波数の選択は、マイクロコ
ンピユータにより実行されるプログラムの制御下
におくことが可能である。

VCO出力信号は、ORゲートとして用いられ、
MC14071Bが好ましいIC５２０のピン１に加えら
れる。クロツク・セレクタ制御信号２５５は、
IC５２０のピン２に加えられる。１００からの
水晶クロツク・ソースは、ANDゲートとして用
いられ、MC14081Bが好ましいIC５２２のピン２
に加えられる。IC５２０と５２２は、代りのク
ロツク・セレクタ５０６を形成するように結合さ
れる。CPUクロツク信号はIC５２２のピンチで
発生される。

動作において、IC５１０と５１２は、位相検
出器、ロー・パス・フイルタ、VCO、及びモジ
ユロ・デイバイダを含む周波数シンセサイザー５
０４の動作の準備をする。第２図に図示されるよ
うに、非常に多くの周波数は、シンセサイザーの
パラメーターに依存し、１０９より与えられる基
準タイミング信号により発生されることを、当業
技術者は理解するであろうが、これは制限を意図
したものではない。それどころか、本発明は、マ
イクロコンピユータで実行されるプログラムによ
り、周波数が選択されるのを可能にする明確な利
点を有する。

第７図Ａ〜Ｇに図示するタイミング図では、本
発明の全タイミング動作が、前に説明されたシス
テム素子の動作にもとづき要約されうる。時刻
TOのある時間まえに、システムは活性化され、
水晶発振器は第７図Ａに図示する低周波数波形を
発生し始める。マイクロコンピユータにおいて使
用され制御レジスタを所定の状態にセツトするた
め使われる初期設定技術により、周波数制御レジ
スタからのクロツク・セレクタ線２４９は、０論
理レベルにセツトされ、CPU入力端子１１０に
加えられる信号として、クロツク・セレクタ制御
線２４９とCPUクロツク１１０に対しそれぞれ、
第７図Ｂ及びＣの波形で示される水晶発振器出力
を選定する。

TO線において、マイクロコンピユータは周波
数シンセサイザーをターンオンし、第７図Ｄ、第
７図Ｅの波形で図示する広帯域モードに、位相ロ
ツク・ループの帯域幅をセツトする。この作用
は、適当な制御シーケンスを周波数制御レジスタ
２４０に書込み、オン／オフ制御線２５３を論理
１レベルに切り換え、帯域幅制御線２５５を論理
１レベルに切り換えることにより達成される。

第７図Ｆでは。周波数シンセサイザーがターン
オンした後、VCOからの出力信号の周波数は、
シンセサイザーの位相ロツク・ループが、周波数
制御線２５７と２５９の状態により選定された周
波数にロツクされるまで、増加し始める。

位相ロツク・ループがロツクした後に起こるよ
うに選定されたＴ１時に、マイクロコンピユータ
は、第２制御シーケンスを周波数制御レジスタ２
４０に書込み、帯域幅制御線２５５を論理レベル
０、即ち狭帯域幅状態に変更する。

帯域幅変化により発生される過渡現象が、すべ
て消え去るのを可能にする短かい遅延の後で、マ
イクロコンピユータは他の制御シーケンスを周波
数制御レジスタに書込み、クロツク・セレクタ線
２４９の状態を、Ｔ２時に、第７図Ｂの波形で図
示される論理１レベルに変更する。この変化は、
周波数シンセサイザーの出力を、第５図Ｄの詳細
説明で前に述べたように、かつＴ２′時の第７図
Ｃの波形の変化で図示する如く、CPUクロツク
入力端子１１０に加える。

周波数シンセサイザーにより発生される高周波
数クロツクにおいてある期間動作した後で、マイ
クロコンピユータはＴ３時にCPUクロツクを、
水晶発振器出力に切り換える。これは、クロツ
ク・セレクタ制御線２４９の状態を論理０レベル
に換えるため、制御シーケンスを周波数制御レジ
スタに書込むことにより達成される。Ｔ３時で
は、第７図Ｂと第７図Ｃの波形は、セレクタ制御
とCPUクロツクの波形を図示する。

Ｔ５時では、マイクロコンピユータは周波数シ
ンセサイザーをターンオフする。ここで再び、こ
れは、オン／オフ制御線２５３を論理０レベルに
変えるように制御シーケンスを周波数制御レジス
タに書込むことにより達成される。

第７図Ｅは、Ｔ６時にマイクロコンピユータ
が、帯域幅制御信号の状態を論理レベル１、また
は、広帯域状態に変更するため、シーケンスを周
波数制御レジスタに書込んだことを図示してい
る。これがなされたので、位相ロツク・ループ
は、周波数シンセサイザーが、高速動作の次のサ
イクルのため、再びターンオンされると、急速に
ロツクするであろう。

最後に第７図Ｇは、CPU入力１１０に進行す
ることが許される場合、Ｔ３時とＴ４時の間の短
期間パルス発生が、実行問題をおこす可能性があ
ることを示す。タイミング制御回路の動作は、か
ようなスパイクの進行を防止し、新たに選択され
たクロツク・ソースの次の全クロツク・パルスが
供給されうるまで、クロツク・ソースを変更して
遅延する。

明らかに、本発明の、多くの特別の変更と変形
が、以上の教えに照らし可能である。それ故に、
添付の請求の範囲の範囲内で、本発明は、ここで
特に説明したより他の方法で実行されることが可
能であることが、理解されるべきである。