JPH0411737A - ＢｉＣＭＯＳ集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野コ 本発明は同一基板上に相補型電界効果トランジスタとバ
イポーラトランジスタとの双方が形成されたＢｉＣＭＯ
Ｓ集積回路装置に関する。

【従来の技術］ ＢｉＣＭＯＳ集積回路装置は同一基板上にバイポーラト
ランジスタ（以下、ＢｉｐＴｒという）と相補型電界効
果トランジスタ（以下、０ＭＯ８という）が形成されて
おり、両者の長所を兼ね備えている。このＢｉＣＭＯＳ
集積回路装置にお０ては、Ｂ　ｉｐ　Ｔ　ｒの高周波特
性が優れているとり）う利点と、０ＭＯ８の低消費電力
であるという利点とを損なわないようにするため、Ｂｉ
ｐＴｒと０ＭＯ８とは同一半導体基板に形成する必要が
ある。また、同一工程でＢｉｐＴｒと０ＭＯ８とを同時
に形成して製造工期を短縮することも必要である。

第５図は従来のＢｉＣＭＯＳ集積回路装置をボす断面図
、第６図（ａ）乃至（ｄ）はその製造方法を工程順に示
す断面図である。

先ず、第６図（ａ）に示すように、Ｐ型シリコン基板１
上にＮ型埋込層２ａ、２ｂ及びＰ型埋込層３ａ、３ｂを
形成した後、Ｎ型エピタキシャル層４を成長させる。

その後、Ｐ型埋込層３ａ、３ｂの上方のＮ型エピタキシ
ャル層４にＰ型不純物原子のボロンを添加して、Ｐウェ
ル５を形成し、ボロンを添加しない領域にＮ型エピタキ
シャル層４を残存させる。

次に、全面に薄い酸化シリコン膜６及び窒化シリコン膜
を設けた後、フォトレジスト８ａ、８ｂ。

８ｃ＋　８ｄを所定の領域に選択的に設ける。そして、
フォトレジスト８ａ乃至８ｄをマスクとして選択エツチ
ングを行うことにより、窒化シリコン膜７ａ、７ｂ＋　
　７ｃ＋　　７ｄをパターニングする。

更に、フォトレジスト８　ｅ　ｒ　　８　ｆを選択的に
設けた後、フォトレジスト８ａ乃至８ｆをマスクとして
Ｐ型不純物原子のボロンを基板表面に添加し、チャンネ
ルストッパー領域９ａ、９ｂ、９ｃを設ける。

次に、第６図（ｂ）に示すように、フォトレジス）８ａ
乃至８ｆを除去した後、窒化シリコン膜７ａ乃至７ｄを
マスクとして選択酸化を行う。これにより、フィールド
酸化膜２３ａ、２３ｂ、２３ｃｔ　２３ｄ、２３ｅが形
成され、ＢｉｐＴｒ領域と、０ＭＯ８領域とが素子分離
される。

その後、窒化シリコン膜７ａ乃至７ｄ及び薄い酸化膜６
を除去し、ＢｉｐＴｒのベース領域に１０００乃至３０
００人の厚い第１の絶縁膜２５を設ける。

次に、第１の絶縁膜２５を設けた領域を除く素子領域に
２００乃至３００人の薄い第２の絶縁膜１１ａ。

ｆｌｂ、ｌｉｅを設ける。

次に、第６図（Ｃ）に示すように、Ｐ型不純物原子のボ
ロンを第１の絶縁膜２５を介してエピタキシャル層４の
表面に選択的にイオン注入してベース領域１２を設ける
。

その後、高濃度にリン原子を添加した多結晶シリコン膜
を選択的に設けて、ＭＯＳトラジスタ形成領域にゲート
電極１３ａ、１３ｂをパターン形成する。

次に、Ｎ型の不純物原子として、例えばヒ素をＰウェル
５の表面及びエピタキシャル層４の表面の所定の領域に
イオン注入してＮＭＯ８のソース・ドレイン領域１４ａ
、１４ｂ及びＢｉｐＴｒのコレクタ拡散層領域１４ｃを
形成する。更に、Ｐ型不純物原子として、例えばフッ化
ボロンをエピタキシャル層４の表面の所定の領域にイオ
ン注入してＰＭＯ８のソース・ドレイン領域１５ａ、１
５ｂ及びＢｉｐＴｒのグラフトベース領域１５ｃを設け
る。

次に、第６図（ｄ）に示すように、全面に気相成長によ
り２０００乃至５０００人の第３の絶縁膜１６を設け、
この絶縁膜１６に選択的に開孔窓を設けてエミツタ窓を
形成した後、選択的に第２の多結晶シリコン膜を形成し
てエミッタ電極１７を形成する。次いで、前記開口窓に
整合する位置のベース領域１２にＮ型不純物原子をイオ
ン注入してエミッタ領域１８を形成する。

その後、第５図に示すように、全面に気相成長により３
θＯＯ乃至ｔｏｏｏｏ人の第４の絶縁膜１９を設け、こ
の絶縁膜１９に選択的に開孔窓を形成した後、アルミニ
ウム等からなる電極２０をパターン形成することにより
、ＢｉＣＭＯＳ集積回路装置が完成する。

ＢｉｐＴｒの優れた高周波特性を実現するためには、約
０．２乃至０．４μｍの浅いベース接合を形成し、濃度
を５　Ｘ１０”乃至２Ｘ１０１８ａｔＯＩＩｌ／Ｃｌ１
１３にする必要がある。このようなベース接合を形成す
る方法としては、１０００乃至３０００人の絶縁膜２５
を介してボロン原子を注入することによりベース領域１
２を形成する方法が最も制御性がよい。

第７図は２０００人の絶縁膜を介して７０Ｋｅｖで２×
１０１０１３ａｔ／　ｃｍ３の条件でボロンをイオン注
入した場合のベース接合の濃度プロフィルを示すグラフ
図である。

イオン注入時の投影飛程は絶縁膜中に位置し、シリコン
面には低濃度で浅い接合を形成することができる。

ところで、上述した従来のＢｉＣＭＯＳ集積回路装置で
は、ベース領域１２は前述したように、１ｏｏｏ乃至３
０００人の絶縁膜２５を介してイオン注入法により形成
しており、これにより浅いベース領域が形成可能である
。

そして、次工程で、グラフトベース１５ＣとＰＭＯ８の
ソース及びドレイン領域１５ａ、１５ｂを同時に設ける
が、この場合にＰＭＯ８のソース及びドレイン領域１５
ａ、１５ｂは２００乃至３００人のゲート絶縁膜を構成
する第２の絶縁膜１１ａ乃至ｔｉｃを介してフ・ソ化ボ
ロンをイオン注入することにより形成し、またグラフト
ベース領域１５ｃはｌ０００乃至３０００人の厚い第１
の絶縁膜２５を介してフッ化ボロンをイオン注入するこ
とにより設けている。

［発明が解決しようとする課題］ しかしながら、上述のＢ　ｉ　ｐＴ　ｒには、以下に示
す欠点がある。第９図は上述のＰＭＯ３のソース及びド
レイン領域の濃度プロフィルを示すグラフ図、第８図は
グラフトベース領域の濃度プロフィルを示すグラフ図で
ある。

この第８図及び第９図から明らかなように、ソース及び
ドレイン領域はＩ　Ｘ　１０”（１／ｃｍ３）とａｒ！
ｌＬが高いので、低抵抗の接合を形成できる。しかしな
がら、グラフトベース領域はｌＸｌ０１８乃至５×１０
１′１（１／ｃｍ３）と濃度が低く、ベース抵抗が高く
なってしまうという問題点があった。そのため、高周波
特性が低下してしまう。

また、第１０図はベース領域１２及びグラフトベース領
域１５ｃを形成する工程と同時に形成した抵抗領域２１
．２２を示す断面図である。

抵抗領域２１はベース領域１２と同時に形成するため、
前述したように制御性よく形成できる。

しかしながら、抵抗領域２２はグラフトベース領域１５
０′と同様に抵抗値が高くなってしまう。従って、抵抗
値の制御が難しく、これが半導体装置の歩留低下の要因
となっていた。

本発明はかかる問題点に鑑みてなされたものであって、
バイポーラトランジスタのベース抵抗が低減されて高周
波特性が向上し、更に、抵抗パターンを形成した場合は
その抵抗値も低減することができ、安定して且つ高歩留
で製造できるＢｉＣＭＯＳ集積回路装置を提供すること
を目的とする。

［課題を解決するための手段］ 本発明に係るＢｉＣＭＯＳ集積回路装置は、半導体基板
上に相補型電界効果トランジスタとバイポーラトランジ
スタとを有するＢｉＣＭＯＳ集積回路装置において、少
なくともバイポーラトランジスタにおける真性ベース領
域の表面には第１の絶縁膜を有し、前記真性ベース領域
以外の領域には第２の絶縁膜を有し、前記第１の絶縁膜
は前記第２の絶縁膜より厚く設けたことを特徴とする。

［作用コ 本発明においては、真性ベース領域には、厚い第１の絶
縁膜を設け、真性ベース領域以外のグラフトベース領域
にはゲート絶縁膜を構成する薄い第２の絶縁膜を設けで
あるから、前記第１の絶縁膜を介して浅い接合の素子領
域を設け、前記第２の絶縁膜を介して高濃度の素子領域
を設けることができる。このようにして、バイポーラト
ランジスタのベース抵抗を低減することができる。

また、厚い第１の絶縁膜上に抵抗領域を形成し、薄い第
２の絶縁膜上に前記抵抗領域の電極引き出し部を設ける
ことにより、抵抗パターンの抵抗値を低減することもで
きる。

このようにして、低ベース抵抗及び低抵抗パターンのバ
イポーラトランジスタを安定して高歩留で得ることがで
きる。

［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図（ａ）は本発明の第１の実施例に係るＢｉｃＭＯ
８集積回路装置を示す断面図で、ＢｉｐＴｒとＰＭＯ５
の部分を示す。また、第２図（ａ）（ｂ）はこのＢｉＣ
ＭＯＳ集積回路装置の製造途中の工程を示す断面図であ
る。なお、ＮＭｏ８は第５図に示す従来の半導体装置と
同様の構造を有するため、図示を省略した。また、以下
、ＮＭｏ５についての説明も省略する。

先ず、従来のＢｉＣＭＯＳ集積回路装置の製造方法で説
明した第６図（ａ）に示す工程までは従来と同様の工程
で製造する。

次に、第２図（ａ）に示すように、フォトレジスト８ａ
乃至８ｆを除去した後、窒化シリコン膜７ａ乃至７ｃを
マスクとして選択酸化して素子領域を分離する。その後
、窒化シリコン膜７ａ乃至７Ｃ及び薄い酸化シリコン膜
６を除去する。

その後、グラフトベース領域以外のベース領域上にｌ０
００乃至３０００人の厚い酸化シリコン膜からなる第１
の絶縁膜１０を設ける。

次に、全面を熱酸化して２００乃至３００人の薄い第２
の絶縁膜１１ａ＋　　１１ｂ＋　　ｌｉｅを設ける。

その後、第２図（ｂ）に示すように、第１の絶縁膜１０
を介して選択的にＰ型不純物原子のボロンをイオン注入
することにより、エピタキシャル層４内にベース領域１
２を形成する。

次に、ゲート電極１３ｂを選択的に設けた後、第２の絶
縁膜１１ａ、ｌｉｅを介してフッ化ボロンを選択的にイ
オン注入することにより、ＰＭＯ８のソース・ドレイン
領域１５　ａ、　　１５　ｂ及びグラフトベース領域１
５ｃを形成する。

以後の工程は従来の製造方法で説明した第６図（ｄ）及
び第５図と同様の工程であり、最終的に第１図に示すＢ
ｉＣＭＯＳ集積回路装置が完成する。

本実施例によれば、グラフトベース領域１５ｃの表面上
には薄い第２の絶縁膜１１ａを設けてあり、グラフトベ
ース領域１５ｃをＰＭＯ８のソース及びドレイン領域と
同様の条件で形成できる。

また、グラフトベース領域１５ｃの濃度を高くすること
ができるので、ベース抵抗を低くすることができ、高周
波特性が優れたＢｉｐＴｒを得ることができる。

次に、本発明の第２の実施例について説明する。

第３図は本実施例に係るＢｉＣＭＯＳ集積回路装置のＰ
ＭＯ３，Ｂ　ｉ　ｐＴｒ及び抵抗部分を示す断面図であ
る。また、第４図（ａ）、（ｂ）はこのＢｉＣＭＯＳ集
積回路装置の製造途中の工程を示す断面図である。先ず
、選択酸化により素子領域を分離するまでは、第１の実
施例と同様に製造する。

次に、グラフトベース領域以外のベース領域と抵抗領域
のＰ型領域を形成する部分との表面に１０００乃至３０
００人の厚い酸化シリコン膜からなる第１の絶縁膜１０
を設け、次に全面を熱酸化して２００乃至３００人の薄
い第２の酸化シリコン膜１１ａ。

ｆｌｂ、ｔｉｃ、ｌｉｄを設ける。

次いで、第４図（ｂ）に示すように、ＰＭＯ８領域にゲ
ート電極１３ｂを選択的に形成する。

次に、第３図に示すように、第１の絶縁膜１０を介して
ボロン原子をイオン注入することにより、ベース領域１
２、抵抗領域２１を形成する。

その後、第２の絶縁膜１１ａ、ｌｉｅ、ｌｉｄを介して
フッ化ボロンをイオン注入することにより、ソース及び
ドレイン領域１５　ａ、　　１５　ｂｌ　グラフトベー
ス領域１５ｃ並びに抵抗領域２２を設ける。

以後の工程は、従来の製造方法で説明した第６図（ｄ）
及び第５図と同様の工程であり、最終的に第３図に示す
ＢｉＣＭＯＳ集積回路装置が完成する。

本実施例によれば、抵抗の電極引き出し部となる抵抗領
域２２は高濃度で制御性よく形成することができるので
、半導体装置の歩留りを更に一層向上させることができ
る。

［発明の効果コ 以上説明したように、本発明は真性ベース領域及び抵抗
領域には、厚い第１の絶縁膜を設け、グラフトベース領
域及び抵抗の電極引き出し部の表面にはゲート絶縁膜を
構成する薄い第２の絶縁膜を設けたから、第１の絶縁膜
を介して浅い接合の素子領域を設け、第２の絶縁膜を介
して高濃度の素子領域を設けることができる。

従って、本発明によれば、ＢｉｐＴｒのベース抵抗及び
抵抗パターンの抵抗値を安定させて製造できるようにな
り、半導体装置の歩留り向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るＢｉＣＭＯＳ集積
回路装置を示す断面図、第２図（ａ）及び（ｂ）はその
製造工程を示す断面図、第３図は本発明の第２の実施例
に係るＢ　ｉ　ＣＭＯ５集積回路装置を示す断面図、第
４図（ａ）及び（ｂ）はその製造工程を示す断面図、第
５図は従来のＢｉＣＭＯＳ集積回路装置を示す断面図、
第６図（ａ）乃至（ｄ）はその製造方法を工程順に示す
断面図、第７図乃至第９図は従来の製造方法の問題点を
説明するためのグラフ図、第１０図は従来の抵抗領域を
示す断面図である。 １；Ｐ型シリ−ｙン基板、２ａ、２ｂｉＮ型埋込層、３
ａ、３ｂ；Ｐ型埋込層、４；Ｎ型エピタキシャル層、５
；Ｐウェル、１０，２５；第１の絶縁膜、１１ａ＋　　
１１ｂ＋　　ｌｌｃ：第２の絶縁膜、１２：ベース領域
、１３ａ、１３ｂ；ゲート電極、１４ａ、１４ｂ；ＮＭ
Ｏ８のソース・ドレイン領域、１４ｃ；コレクタ拡散層
領域、１５ａ、１５ｂ；ＰＭＯ８のソース・ドレイン領
域、１５Ｃ；グラフトベース領域、１６；第３の絶縁膜
、１７；エミッタ電極、１８；エミッタ領域、１９；第
４の絶縁膜、２１；ベース領域と同時に形成した抵抗領
域、−２２ニゲラフトベース領域と同時に形成した抵抗
領域

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に相補型電界効果トランジスタとバ
   イポーラトランジスタとを有するＢｉＣＭＯＳ集積回路
   装置において、少なくともバイポーラトランジスタにお
   ける真性ベース領域の表面には第１の絶縁膜を有し、前
   記真性ベース領域以外の領域には第２の絶縁膜を有し、
   前記第１の絶縁膜は前記第２の絶縁膜より厚く設けたこ
   とを特徴とするＢｉＣＭＯＳ集積回路装置。