JPH04117006A - 電流供給回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流供給回路に関し、特に集積回路内において
電流源の電流値に比例した電流を供給する電流供給回路
に関する。

〔従来の技術〕

従来、集積回路内部において、外部より加えられた基準
電流をもとに電流を供給するとき、特に１０μＡ以下の
微小電流を必要とする場合には、基準電流をそのまま外
部で作成するのが困難であるので、基準電圧をもとに作
成が容易な電流値の電流源（以下基準電流源と記す）を
作り、この基準電流源を電流ミラー回路の入力端子に接
続して、電流ミラー回路の出力端子から基準電流源の出
力電流（以下基準電流と記す）に比例した電流を得る方
法がとられている。

従来の電流供給回路の一例を第３図に示す。第３図にお
いて、Ｑｌ、Ｑｌ、Ｑｓはトランジスタ、Ｒ１，Ｒ２、
Ｒｓ　Ｉｔｔ抵抗、ｖＩｌハ基準電圧、ＶＣｃｔ！電源
電圧であり、１は基準電圧入力端子、２は電流出力端子
、３は電源端子である。

第３図において、トランジスタＱ１のエミッタ電位をｖ
Ｋ、ベース・エミッタ間電圧を■ヨ。、エミ、り電流を
エヨ、コレクタ電流を■よとおき、トランジスタＱ　２
　、　Ｑ　３のコレクタ電流を各々Ｉ　２　ｒ工３、抵
抗Ｒ１を流れる電流を工。とする。このとき工。は基準
電流であり、又、トランジスタＱ２１Ｑ３は電流ミラー
回路を構成しているので、Ｌ＝ｎＩｉ　　　・・・・・
・　（２）が成立する。なお（２）式においてｎは電流
ミラー回路の電流比である。

通常、抵抗Ｒ１を外部に接続し、その他を集積回路内に
形成して、電流比ｎで決まる電流工３を出力電流として
供給する方法がとられている。ここでトランジスタＱｔ
、Ｑ２．Ｑｚのｈｒｘが全て無限大であるとすると、 Ｉ＋！＝Ｉ＋　　　・・・・・・　（３）、　　Ｉ＋＝
工２　　・・・・・・　（４）となるので、（１）〜（
４）式から ■。＝　ｎ　Ｉ　３ が成立する。従ってトランジスタのｈｐｐが無限大のと
きの基準電流Ｉ０と出力電流工３との比（以下設定電流
比と記す）は電流ミラー回路の電流比ｎに等しくなる。

しかし、実際にはトランジスタのｈＦＥは有限であるの
で、（３）式及び（４）式は成立しなくなる。ここでト
ランジスタＱ１のｈｙｇをβＰｓ　　）ランジスタＱ　
２　、　Ｑ　ｓのｈｐｘを共にβ、とすると、（３）式
、（４）式はそれぞれ ｐ ｒ−＋　＝　Ｉ　２　＋　　　　（Ｉ　２　＋　Ｉ　３
　）β８ となるので（１）、　（５）、　（６）の各式よりが成
立する。ここでｎ＞Ｏ，β、〉０．β、〉０であるから
、（７）式よりトランジスタのｈＦＥが有限のときの基
準電流工。と出力電流工、との比（以下実電流比と記す
）ｎｏは設定電流比ｎよりも大きくなり、βＰ及びβ、
が小さくなればなるほどｎに対する誤差が大きくなるこ
とがわかる。

〔発明が解決しようとする課題〕

上述した従来の電流供給回路ではトランジスタＱ１に基
準電流Ｉ０がそのまま流れるが、モノリシック回路にお
いてはトランジスタＱ１のｈＦＫが比較的小さい値にな
ることが多い。ここでｎ＝１０゜β、＝１０．β、＝１
００とすると、実電流比ｎｔは（７）式％式％ このように従来の電流供給回路では、設定電流比に対す
る実電流比の誤差が大きく、又トランジスタのｈア。の
バラツキに対する実電流比のバラツキが大きくなってし
まうという欠点がある。

本発明の目的は、実電流比の誤差が小さく、しかもトラ
ンジスタのｈＦＨのバラツキに対する実電流比のバラツ
キが小さい電流供給回路を提供することにある。

〔課題を解決するための手段〕

本発明の電流供給回路はベースに基準電圧が印加されエ
ミッタに電流源が接続されたトランジスタと、入力端が
前記トランジスタのコレクタに接続され第１の出力端が
前記トランジスタのエミッタに接続され第２の出力端が
電流出力端子に接続されている電流ミラー回路とを有す
ることを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す回路図であり、第３図
に対してトランジスタＱ４及び抵抗Ｒ１が追加されてい
る。

又、トランジスタＱｚ、Ｑ３．Ｑ４及び抵抗Ｒ２。

Ｒ３，Ｒ４からなる電流ミラー回路は、トランジスタＱ
２．Ｑ３．Ｑ４の各コレクタ電流Ｉ２．Ｉ３．Ｉ４の電
流比が設定電流比をｎとしたときに Ｉ２；　ＩＩ；　Ｉ４：１　；　ｌ　：　（ｎ−１）　
　　　・・・・・・　（８）となるように構成されてい
る。

ここでトランジスタＱ１のｈｐｚをβＰ、トランジスタ
Ｑ２．（ｈ、Ｑ、のｈＦＥをβ、とおくと、トランジス
タＱ１のコレクタ電流■１は Ｌ＝Ｌ＋　　　　（Ｉ２＋Ｉ！＋Ｉ４）β、 となるが、（８）式より ｎ＋１ １１＝（１＋−）　　・工、　　　　・・・・・・（９
）β、 となり、工、は出力電流工、にほぼ等しくなる。

又、トランジスタＱ１のエミッタ電流工。はとなるので
、（９）式及び（１０）式より基準電流Ｉ０は■。＝Ｉ
　Ｅ　＋　Ｉ　＋　＝ と表すことができる。

ここで、ｎ＝１０．　βｐ　＝　１０　、　β、＝１０
０のときの実電流比ｎ工は１１式より となり、ｎ＝１０．　　βｐ　＝　５０　、　　β、＝
１００のときはとなるので、第３図の従来例に対して設
定電流比に対する実電流比の誤差及びトランジスタのｈ
ＦＫのバラツキに対する実電流比のバラツキを小さくす
ることができる。

第２図は本発明の第２の実施例を示した回路図である。

本実施例は、電流ミラー回路の真流入力端子と、共通ベ
ース端子の間にトランジスタＱｓを挿入した構成となっ
ている。このような構成とすることでトランジスタＱ５
のベース電流補正分だけ更に設定電流比に対する実電流
比の誤差及びトランジスタのｈＦＥのバラツキに対する
実電流比のバラツキを小さくすることができる。

以上の説明において、ＰＮＰトランジスタのベースに基
準電圧を接続し、電流ミラー回路をＮＰＮ）ランジスタ
で構成するものとしてきたが、ＮＰＮ）ランジスタのベ
ースに基準電圧を接続し、電流ミラー回路をＰＮＰ　）
ランジスタで構成しても同様の効果を得ることができる
。

〔発明の効果〕

以上説明したように本発明は、電流ミラー回路の出力ト
ランジスタの一つを基準電流源に直接接続し、基準電流
の大部分をこの出力トランジスタに流してＰＮＰ　）ラ
ンジスタを流れる電流を少なくしてＰＮＰ）ランジスタ
のベース電流の影響を小さくすることにより、設定電流
比に対する実電流比の誤差及びトランジスタのｈＦ１＋
のバラツキに対する実電流比のバラツキを小さくできる
効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は従来例を
示す回路図である。 １・・・・・・基準電圧入力端子、２・・・・・・電流
出力端子、３・・・・・・電源端子、ＶＢ・・・・・・
基準電圧、ＶＣＣ・・・・・・電源電圧、Ｑｌ、Ｑｉ　
Ｑｓ、Ｑｉ、Ｑｉ・・・・・・トランジスタ、Ｒ，、Ｒ
２，ｌＲ３，Ｒ，・・・・・・抵抗。 代理人　弁理士　　内　原　　　晋 第 図 第２ 図 第３ 図

Claims (1)

1. 【特許請求の範囲】 １、ベースに基準電圧が印加されエミッタに電流源が接
   続されたトランジスタと、入力端が前記トランジスタの
   コレクタに接続され第１の出力端が前記トランジスタの
   エミッタに接続され第２の出力端が電流出力端子に接続
   されている電流ミラー回路とを有することを特徴とする
   電流供給回路。 ２、ベースが前記電流ミラー回路の入力端に接続されエ
   ミッタが前記電流ミラー回路を構成するトランジスタの
   共通ベース端子に接続された第２のトランジスタを有す
   ることを特徴とする請求項１記載の電流供給回路。