JPH04117006A - 電流供給回路 - Google Patents
電流供給回路Info
- Publication number
- JPH04117006A JPH04117006A JP2232121A JP23212190A JPH04117006A JP H04117006 A JPH04117006 A JP H04117006A JP 2232121 A JP2232121 A JP 2232121A JP 23212190 A JP23212190 A JP 23212190A JP H04117006 A JPH04117006 A JP H04117006A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output terminal
- ratio
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 abstract description 4
- 239000006185 dispersion Substances 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電流供給回路に関し、特に集積回路内において
電流源の電流値に比例した電流を供給する電流供給回路
に関する。
電流源の電流値に比例した電流を供給する電流供給回路
に関する。
従来、集積回路内部において、外部より加えられた基準
電流をもとに電流を供給するとき、特に10μA以下の
微小電流を必要とする場合には、基準電流をそのまま外
部で作成するのが困難であるので、基準電圧をもとに作
成が容易な電流値の電流源(以下基準電流源と記す)を
作り、この基準電流源を電流ミラー回路の入力端子に接
続して、電流ミラー回路の出力端子から基準電流源の出
力電流(以下基準電流と記す)に比例した電流を得る方
法がとられている。
電流をもとに電流を供給するとき、特に10μA以下の
微小電流を必要とする場合には、基準電流をそのまま外
部で作成するのが困難であるので、基準電圧をもとに作
成が容易な電流値の電流源(以下基準電流源と記す)を
作り、この基準電流源を電流ミラー回路の入力端子に接
続して、電流ミラー回路の出力端子から基準電流源の出
力電流(以下基準電流と記す)に比例した電流を得る方
法がとられている。
従来の電流供給回路の一例を第3図に示す。第3図にお
いて、Ql、Ql、Qsはトランジスタ、R1,R2、
Rs Itt抵抗、vIlハ基準電圧、VCct!電源
電圧であり、1は基準電圧入力端子、2は電流出力端子
、3は電源端子である。
いて、Ql、Ql、Qsはトランジスタ、R1,R2、
Rs Itt抵抗、vIlハ基準電圧、VCct!電源
電圧であり、1は基準電圧入力端子、2は電流出力端子
、3は電源端子である。
第3図において、トランジスタQ1のエミッタ電位をv
K、ベース・エミッタ間電圧を■ヨ。、エミ、り電流を
エヨ、コレクタ電流を■よとおき、トランジスタQ 2
、 Q 3のコレクタ電流を各々I 2 r工3、抵
抗R1を流れる電流を工。とする。このとき工。は基準
電流であり、又、トランジスタQ21Q3は電流ミラー
回路を構成しているので、L=nIi ・・・・・
・ (2)が成立する。なお(2)式においてnは電流
ミラー回路の電流比である。
K、ベース・エミッタ間電圧を■ヨ。、エミ、り電流を
エヨ、コレクタ電流を■よとおき、トランジスタQ 2
、 Q 3のコレクタ電流を各々I 2 r工3、抵
抗R1を流れる電流を工。とする。このとき工。は基準
電流であり、又、トランジスタQ21Q3は電流ミラー
回路を構成しているので、L=nIi ・・・・・
・ (2)が成立する。なお(2)式においてnは電流
ミラー回路の電流比である。
通常、抵抗R1を外部に接続し、その他を集積回路内に
形成して、電流比nで決まる電流工3を出力電流として
供給する方法がとられている。ここでトランジスタQt
、Q2.Qzのhrxが全て無限大であるとすると、 I+!=I+ ・・・・・・ (3)、 I+=
工2 ・・・・・・ (4)となるので、(1)〜(
4)式から ■。= n I 3 が成立する。従ってトランジスタのhppが無限大のと
きの基準電流I0と出力電流工3との比(以下設定電流
比と記す)は電流ミラー回路の電流比nに等しくなる。
形成して、電流比nで決まる電流工3を出力電流として
供給する方法がとられている。ここでトランジスタQt
、Q2.Qzのhrxが全て無限大であるとすると、 I+!=I+ ・・・・・・ (3)、 I+=
工2 ・・・・・・ (4)となるので、(1)〜(
4)式から ■。= n I 3 が成立する。従ってトランジスタのhppが無限大のと
きの基準電流I0と出力電流工3との比(以下設定電流
比と記す)は電流ミラー回路の電流比nに等しくなる。
しかし、実際にはトランジスタのhFEは有限であるの
で、(3)式及び(4)式は成立しなくなる。ここでト
ランジスタQ1のhygをβPs )ランジスタQ
2 、 Q sのhpxを共にβ、とすると、(3)式
、(4)式はそれぞれ p r−+ = I 2 + (I 2 + I 3
)β8 となるので(1)、 (5)、 (6)の各式よりが成
立する。ここでn>O,β、〉0.β、〉0であるから
、(7)式よりトランジスタのhFEが有限のときの基
準電流工。と出力電流工、との比(以下実電流比と記す
)noは設定電流比nよりも大きくなり、βP及びβ、
が小さくなればなるほどnに対する誤差が大きくなるこ
とがわかる。
で、(3)式及び(4)式は成立しなくなる。ここでト
ランジスタQ1のhygをβPs )ランジスタQ
2 、 Q sのhpxを共にβ、とすると、(3)式
、(4)式はそれぞれ p r−+ = I 2 + (I 2 + I 3
)β8 となるので(1)、 (5)、 (6)の各式よりが成
立する。ここでn>O,β、〉0.β、〉0であるから
、(7)式よりトランジスタのhFEが有限のときの基
準電流工。と出力電流工、との比(以下実電流比と記す
)noは設定電流比nよりも大きくなり、βP及びβ、
が小さくなればなるほどnに対する誤差が大きくなるこ
とがわかる。
上述した従来の電流供給回路ではトランジスタQ1に基
準電流I0がそのまま流れるが、モノリシック回路にお
いてはトランジスタQ1のhFKが比較的小さい値にな
ることが多い。ここでn=10゜β、=10.β、=1
00とすると、実電流比ntは(7)式%式% このように従来の電流供給回路では、設定電流比に対す
る実電流比の誤差が大きく、又トランジスタのhア。の
バラツキに対する実電流比のバラツキが大きくなってし
まうという欠点がある。
準電流I0がそのまま流れるが、モノリシック回路にお
いてはトランジスタQ1のhFKが比較的小さい値にな
ることが多い。ここでn=10゜β、=10.β、=1
00とすると、実電流比ntは(7)式%式% このように従来の電流供給回路では、設定電流比に対す
る実電流比の誤差が大きく、又トランジスタのhア。の
バラツキに対する実電流比のバラツキが大きくなってし
まうという欠点がある。
本発明の目的は、実電流比の誤差が小さく、しかもトラ
ンジスタのhFHのバラツキに対する実電流比のバラツ
キが小さい電流供給回路を提供することにある。
ンジスタのhFHのバラツキに対する実電流比のバラツ
キが小さい電流供給回路を提供することにある。
本発明の電流供給回路はベースに基準電圧が印加されエ
ミッタに電流源が接続されたトランジスタと、入力端が
前記トランジスタのコレクタに接続され第1の出力端が
前記トランジスタのエミッタに接続され第2の出力端が
電流出力端子に接続されている電流ミラー回路とを有す
ることを特徴とする。
ミッタに電流源が接続されたトランジスタと、入力端が
前記トランジスタのコレクタに接続され第1の出力端が
前記トランジスタのエミッタに接続され第2の出力端が
電流出力端子に接続されている電流ミラー回路とを有す
ることを特徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す回路図であり、第3図
に対してトランジスタQ4及び抵抗R1が追加されてい
る。
に対してトランジスタQ4及び抵抗R1が追加されてい
る。
又、トランジスタQz、Q3.Q4及び抵抗R2。
R3,R4からなる電流ミラー回路は、トランジスタQ
2.Q3.Q4の各コレクタ電流I2.I3.I4の電
流比が設定電流比をnとしたときに I2; II; I4:1 ; l : (n−1)
・・・・・・ (8)となるように構成されてい
る。
2.Q3.Q4の各コレクタ電流I2.I3.I4の電
流比が設定電流比をnとしたときに I2; II; I4:1 ; l : (n−1)
・・・・・・ (8)となるように構成されてい
る。
ここでトランジスタQ1のhpzをβP、トランジスタ
Q2.(h、Q、のhFEをβ、とおくと、トランジス
タQ1のコレクタ電流■1は L=L+ (I2+I!+I4)β、 となるが、(8)式より n+1 11=(1+−) ・工、 ・・・・・・(9
)β、 となり、工、は出力電流工、にほぼ等しくなる。
Q2.(h、Q、のhFEをβ、とおくと、トランジス
タQ1のコレクタ電流■1は L=L+ (I2+I!+I4)β、 となるが、(8)式より n+1 11=(1+−) ・工、 ・・・・・・(9
)β、 となり、工、は出力電流工、にほぼ等しくなる。
又、トランジスタQ1のエミッタ電流工。はとなるので
、(9)式及び(10)式より基準電流I0は■。=I
E + I + = と表すことができる。
、(9)式及び(10)式より基準電流I0は■。=I
E + I + = と表すことができる。
ここで、n=10. βp = 10 、 β、=10
0のときの実電流比n工は11式より となり、n=10. βp = 50 、 β、=
100のときはとなるので、第3図の従来例に対して設
定電流比に対する実電流比の誤差及びトランジスタのh
FKのバラツキに対する実電流比のバラツキを小さくす
ることができる。
0のときの実電流比n工は11式より となり、n=10. βp = 50 、 β、=
100のときはとなるので、第3図の従来例に対して設
定電流比に対する実電流比の誤差及びトランジスタのh
FKのバラツキに対する実電流比のバラツキを小さくす
ることができる。
第2図は本発明の第2の実施例を示した回路図である。
本実施例は、電流ミラー回路の真流入力端子と、共通ベ
ース端子の間にトランジスタQsを挿入した構成となっ
ている。このような構成とすることでトランジスタQ5
のベース電流補正分だけ更に設定電流比に対する実電流
比の誤差及びトランジスタのhFEのバラツキに対する
実電流比のバラツキを小さくすることができる。
ース端子の間にトランジスタQsを挿入した構成となっ
ている。このような構成とすることでトランジスタQ5
のベース電流補正分だけ更に設定電流比に対する実電流
比の誤差及びトランジスタのhFEのバラツキに対する
実電流比のバラツキを小さくすることができる。
以上の説明において、PNPトランジスタのベースに基
準電圧を接続し、電流ミラー回路をNPN)ランジスタ
で構成するものとしてきたが、NPN)ランジスタのベ
ースに基準電圧を接続し、電流ミラー回路をPNP )
ランジスタで構成しても同様の効果を得ることができる
。
準電圧を接続し、電流ミラー回路をNPN)ランジスタ
で構成するものとしてきたが、NPN)ランジスタのベ
ースに基準電圧を接続し、電流ミラー回路をPNP )
ランジスタで構成しても同様の効果を得ることができる
。
以上説明したように本発明は、電流ミラー回路の出力ト
ランジスタの一つを基準電流源に直接接続し、基準電流
の大部分をこの出力トランジスタに流してPNP )ラ
ンジスタを流れる電流を少なくしてPNP)ランジスタ
のベース電流の影響を小さくすることにより、設定電流
比に対する実電流比の誤差及びトランジスタのhF1+
のバラツキに対する実電流比のバラツキを小さくできる
効果がある。
ランジスタの一つを基準電流源に直接接続し、基準電流
の大部分をこの出力トランジスタに流してPNP )ラ
ンジスタを流れる電流を少なくしてPNP)ランジスタ
のベース電流の影響を小さくすることにより、設定電流
比に対する実電流比の誤差及びトランジスタのhF1+
のバラツキに対する実電流比のバラツキを小さくできる
効果がある。
第1図は本発明の第1の実施例を示す回路図、第2図は
本発明の第2の実施例を示す回路図、第3図は従来例を
示す回路図である。 1・・・・・・基準電圧入力端子、2・・・・・・電流
出力端子、3・・・・・・電源端子、VB・・・・・・
基準電圧、VCC・・・・・・電源電圧、Ql、Qi
Qs、Qi、Qi・・・・・・トランジスタ、R,、R
2,lR3,R,・・・・・・抵抗。 代理人 弁理士 内 原 晋 第 図 第2 図 第3 図
本発明の第2の実施例を示す回路図、第3図は従来例を
示す回路図である。 1・・・・・・基準電圧入力端子、2・・・・・・電流
出力端子、3・・・・・・電源端子、VB・・・・・・
基準電圧、VCC・・・・・・電源電圧、Ql、Qi
Qs、Qi、Qi・・・・・・トランジスタ、R,、R
2,lR3,R,・・・・・・抵抗。 代理人 弁理士 内 原 晋 第 図 第2 図 第3 図
Claims (1)
- 【特許請求の範囲】 1、ベースに基準電圧が印加されエミッタに電流源が接
続されたトランジスタと、入力端が前記トランジスタの
コレクタに接続され第1の出力端が前記トランジスタの
エミッタに接続され第2の出力端が電流出力端子に接続
されている電流ミラー回路とを有することを特徴とする
電流供給回路。 2、ベースが前記電流ミラー回路の入力端に接続されエ
ミッタが前記電流ミラー回路を構成するトランジスタの
共通ベース端子に接続された第2のトランジスタを有す
ることを特徴とする請求項1記載の電流供給回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2232121A JP2609749B2 (ja) | 1990-08-31 | 1990-08-31 | 電流供給回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2232121A JP2609749B2 (ja) | 1990-08-31 | 1990-08-31 | 電流供給回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04117006A true JPH04117006A (ja) | 1992-04-17 |
JP2609749B2 JP2609749B2 (ja) | 1997-05-14 |
Family
ID=16934339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2232121A Expired - Lifetime JP2609749B2 (ja) | 1990-08-31 | 1990-08-31 | 電流供給回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2609749B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7515812B2 (en) | 2003-10-10 | 2009-04-07 | Panasonic Corporation | Recording medium, reproduction device, program, and reproduction method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62117403A (ja) * | 1985-11-15 | 1987-05-28 | Nec Corp | カレントミラ−回路 |
JPS63180115A (ja) * | 1987-01-22 | 1988-07-25 | New Japan Radio Co Ltd | 定電流回路 |
-
1990
- 1990-08-31 JP JP2232121A patent/JP2609749B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62117403A (ja) * | 1985-11-15 | 1987-05-28 | Nec Corp | カレントミラ−回路 |
JPS63180115A (ja) * | 1987-01-22 | 1988-07-25 | New Japan Radio Co Ltd | 定電流回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7515812B2 (en) | 2003-10-10 | 2009-04-07 | Panasonic Corporation | Recording medium, reproduction device, program, and reproduction method |
US8107788B2 (en) | 2003-10-10 | 2012-01-31 | Panasonic Corporation | Recording medium, playback device, recording method and playback method |
US8131130B2 (en) | 2003-10-10 | 2012-03-06 | Panasonic Corporation | Recording medium, playback apparatus, recording method, and playback method |
US8406604B2 (en) | 2003-10-10 | 2013-03-26 | Panasonic Corporation | Playback apparatus, recording method, and playback method |
US8437625B2 (en) | 2003-10-10 | 2013-05-07 | Panasonic Corporation | Playback apparatus program and playback method |
US8509596B2 (en) | 2003-10-10 | 2013-08-13 | Panasonic Corporation | Recording medium, playback apparatus, program, and playback method |
Also Published As
Publication number | Publication date |
---|---|
JP2609749B2 (ja) | 1997-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61150505A (ja) | 増幅回路 | |
JPH04117006A (ja) | 電流供給回路 | |
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
JPH04189007A (ja) | 差動アンプ回路 | |
JPS62128204A (ja) | 定電流回路 | |
JPS59108411A (ja) | 電流源回路 | |
JPH03744Y2 (ja) | ||
JPH0486907A (ja) | 定電流回路 | |
JPH066607Y2 (ja) | 利得制御回路 | |
JPS6224973Y2 (ja) | ||
JPH025108A (ja) | 基準電圧回路 | |
JPS62165224A (ja) | 定電流回路 | |
JPH09204232A (ja) | 定電流回路 | |
JPH04208709A (ja) | 電圧比較用半導体装置 | |
JPH104323A (ja) | 電圧電流変換回路 | |
JPH0252884B2 (ja) | ||
JPH01115205A (ja) | 最大値出力回路 | |
JPH01123123A (ja) | 温度センサ回路 | |
JPH02199516A (ja) | 定電圧回路 | |
JPH0756938B2 (ja) | 出力回路 | |
JPH0430761B2 (ja) | ||
JPH037409A (ja) | バッファ回路 | |
JPS616715A (ja) | 定電流回路 | |
JPH02141111A (ja) | 電流オン・オフ制御回路 | |
JPS60163116A (ja) | オフセツト電圧発生回路 |