JPS63180115A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS63180115A JPS63180115A JP62011318A JP1131887A JPS63180115A JP S63180115 A JPS63180115 A JP S63180115A JP 62011318 A JP62011318 A JP 62011318A JP 1131887 A JP1131887 A JP 1131887A JP S63180115 A JPS63180115 A JP S63180115A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- trq3
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003503 early effect Effects 0.000 claims abstract description 8
- 230000000694 effects Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ラテラルトランジスタのアーリー効果による
出力電流変化を補償した定電流回路に関する。
出力電流変化を補償した定電流回路に関する。
カレントミラー回路と基準電流源とを組み合わせた定電
流回路として、第２図に示す回路がある。
流回路として、第２図に示す回路がある。
この回路は、ＦＥＴＱｌ、ツェナダイオードＤ１、抵抗
Ｒ１、及びトランジスタＱ２により基準電流Ｉ ＩＩ！
Ｆを流す基準電流源回路を構成し、このトランジスタＱ
２に直列接続されたラテラルトランジスタＱ３と別のラ
テラルトランジスタＱ４によりカレントミラー回路を構
成して、後者のトランジスタＱ４から定電流出力Ｉｏを
取り出すようにしたものである。
Ｒ１、及びトランジスタＱ２により基準電流Ｉ ＩＩ！
Ｆを流す基準電流源回路を構成し、このトランジスタＱ
２に直列接続されたラテラルトランジスタＱ３と別のラ
テラルトランジスタＱ４によりカレントミラー回路を構
成して、後者のトランジスタＱ４から定電流出力Ｉｏを
取り出すようにしたものである。
ところがこの回路は、基準電流１１１ＥＦは電源電圧Ｖ
゛の変動に対して安定しているが、トランジスタＱ４の
出力電流■０は不安定となる。これはラテラルトランジ
スタのアーリー効果、つまりトランジスタＱ４が、電源
電圧■゛が増大するとベース幅変調効果によりｈｒｔが
増大して出力電流Ｉ。
゛の変動に対して安定しているが、トランジスタＱ４の
出力電流■０は不安定となる。これはラテラルトランジ
スタのアーリー効果、つまりトランジスタＱ４が、電源
電圧■゛が増大するとベース幅変調効果によりｈｒｔが
増大して出力電流Ｉ。
が増大するからである。
そこでこれを改善するために、第３図に示すように、電
源電圧■“の変動を抵抗Ｒ２を介してトランジスタＱ２
のエミッタに帰還させ、基準電流Ｉ□Ｖを電源電圧変動
に応じて変化させるようにした回路が提案されている。
源電圧■“の変動を抵抗Ｒ２を介してトランジスタＱ２
のエミッタに帰還させ、基準電流Ｉ□Ｖを電源電圧変動
に応じて変化させるようにした回路が提案されている。
しかしこの回路も、アーリー効果によるトランジスタＱ
４のベース抵抗ｒ０と抵抗Ｒ２とをバランスさせること
は困難であり、所期の効果を達成することは出来なかっ
た。
４のベース抵抗ｒ０と抵抗Ｒ２とをバランスさせること
は困難であり、所期の効果を達成することは出来なかっ
た。
本発明の目的は、アーリー効果を補償して、安定した定
電流出力を得ることができるようにした定電流回路を提
供することである。
電流出力を得ることができるようにした定電流回路を提
供することである。
このために本発明は、カレントミラー回路と基準電流源
とから成る定電流回路において、上記カレントミラー回
路の一部の出力を上記基準電流源に負帰還させるように
構成した。
とから成る定電流回路において、上記カレントミラー回
路の一部の出力を上記基準電流源に負帰還させるように
構成した。
以下、本発明の実施例について説明する。第１図はその
一実施例の定電流回路を示す図である。
一実施例の定電流回路を示す図である。
本実施例では、トランジスタＱ３に対してトランジスタ
Ｑ４とは別のトランジスタＱ５を接続し、トランジスタ
Ｑ３とトランジスタＱ４の組板外にトランジスタＱ３と
トランジスタＱ５の組でもカレントミラー回路を構成し
、そのトランジスタＱ５の出力電流１ｏ’をトランジス
タＱ２のエミッタに帰還するようにした。なお、トラン
ジスタＱ３、Ｑ４、Ｑ５はモノリシックＩＣ内において
ラテラル構造で形成して、プロセスのバラツキにも拘わ
らず相似な特性を有するようにした。
Ｑ４とは別のトランジスタＱ５を接続し、トランジスタ
Ｑ３とトランジスタＱ４の組板外にトランジスタＱ３と
トランジスタＱ５の組でもカレントミラー回路を構成し
、そのトランジスタＱ５の出力電流１ｏ’をトランジス
タＱ２のエミッタに帰還するようにした。なお、トラン
ジスタＱ３、Ｑ４、Ｑ５はモノリシックＩＣ内において
ラテラル構造で形成して、プロセスのバラツキにも拘わ
らず相似な特性を有するようにした。
よって、電源電圧■”が変動すると、トランジスタＱ４
、Ｑ５の出力電流Ｔｏ、Ｉｏ’が変動するが、その比Ｉ
ｏ ／ Ｉ ｏ ’は変化せず一定であるので、アー
リー効果の大小に比例した量を基準電流源（トランジス
タＱ２）に対して負帰還させることができ、出力電流１
ｏの電源電圧依存性を取り除くことができる。
、Ｑ５の出力電流Ｔｏ、Ｉｏ’が変動するが、その比Ｉ
ｏ ／ Ｉ ｏ ’は変化せず一定であるので、アー
リー効果の大小に比例した量を基準電流源（トランジス
タＱ２）に対して負帰還させることができ、出力電流１
ｏの電源電圧依存性を取り除くことができる。
以上から本発明によれば、電源電圧が変動しても常に決
まった定電流出力を得ることができるようになる。
まった定電流出力を得ることができるようになる。
第１図は本発明の一実施例の定電流回路の回路図、第２
図と第３図は従来の同回路の回路図である。
図と第３図は従来の同回路の回路図である。
Claims (1)
- （１）、カレントミラー回路と基準電流源とから成る定
電流回路において、 上記カレントミラー回路の一部の出力を上記基準電流源
に負帰還させて、上記カレントミラー回路を構成するト
ランジスタのアーリー効果による出力電流変化を補償し
たことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011318A JPS63180115A (ja) | 1987-01-22 | 1987-01-22 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011318A JPS63180115A (ja) | 1987-01-22 | 1987-01-22 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180115A true JPS63180115A (ja) | 1988-07-25 |
Family
ID=11774671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62011318A Pending JPS63180115A (ja) | 1987-01-22 | 1987-01-22 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180115A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117006A (ja) * | 1990-08-31 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | 電流供給回路 |
-
1987
- 1987-01-22 JP JP62011318A patent/JPS63180115A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117006A (ja) * | 1990-08-31 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | 電流供給回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11506860A (ja) | 直流電流生成用回路配置 | |
| US4063147A (en) | Stabilized power supply circuit | |
| US7800430B2 (en) | Temperature-compensated current generator, for instance for 1-10V interfaces | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| US4644257A (en) | Band gap circuit | |
| US4325019A (en) | Current stabilizer | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH04315207A (ja) | 電源回路 | |
| US4485313A (en) | Low-value current source circuit | |
| US3412306A (en) | Circuit arrangement for controlling the speed of battery-fed electric motors | |
| JPS63180115A (ja) | 定電流回路 | |
| US5617056A (en) | Base current compensation circuit | |
| JPH0321927B2 (ja) | ||
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| US4230980A (en) | Bias circuit | |
| KR940003078Y1 (ko) | 안정화 바이어스전류 발생회로 | |
| JP2568690B2 (ja) | 定電流回路 | |
| SU1737428A1 (ru) | Стабилизатор напр жени | |
| JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
| SU729575A1 (ru) | Источник тока | |
| JPH0728540A (ja) | 基準電圧発生回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 |